JPH01293093A - 加入者回路における平衡回路網切換え回路 - Google Patents
加入者回路における平衡回路網切換え回路Info
- Publication number
- JPH01293093A JPH01293093A JP12412788A JP12412788A JPH01293093A JP H01293093 A JPH01293093 A JP H01293093A JP 12412788 A JP12412788 A JP 12412788A JP 12412788 A JP12412788 A JP 12412788A JP H01293093 A JPH01293093 A JP H01293093A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- network
- balanced
- selection signal
- subscriber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Interface Circuits In Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
加入者回路における平衡回路網（バランシングネットワ
ーク）の定数切換え回路に関し。
ーク）の定数切換え回路に関し。
種々の通信システムに共通的に用いることができる構成
の回路を実現することを目的とし。
の回路を実現することを目的とし。
平衡回路網をディジタルフィルタにより構成する加入者
回路において３種々のシステムの平衡回路網定数をまと
めて記憶する記憶回路と、システムを選択する選択信号
を外部から入力する選択信号入力回路とを具備し１選択
信号によってシステムを選択して平衡回路網の平衡回路
網定数を、記憶回路に格納された当該システム対応の平
衡回路網定数に切り替えるように構成される。
回路において３種々のシステムの平衡回路網定数をまと
めて記憶する記憶回路と、システムを選択する選択信号
を外部から入力する選択信号入力回路とを具備し１選択
信号によってシステムを選択して平衡回路網の平衡回路
網定数を、記憶回路に格納された当該システム対応の平
衡回路網定数に切り替えるように構成される。
本発明は加入者回路における平衡回路網（バランシング
ネットワーク）の切換え回路に関する。
ネットワーク）の切換え回路に関する。
Ａ／Ｄ変換器、Ｄ／Ａ変換器、ディジタル信号処理プロ
セッサ（＋）ＳＰ）、ＰＣＭ変換器等で構成される加入
者回路においては、平衡回路網がディジタル信号処理プ
ロセッサで実現されている。
セッサ（＋）ＳＰ）、ＰＣＭ変換器等で構成される加入
者回路においては、平衡回路網がディジタル信号処理プ
ロセッサで実現されている。
平衡回路網は加入者回路における２線４線変換回路で受
信信号が送信側に折り返されてエコーとなることを抑圧
するための回路であり、ディジタル回路では一般に２次
のディジタルフィルタで構成される。この平衡回路網の
特性を決定するものは係数データであり、この係数デー
タは各通信システム毎にその平衡回路網の終端回路に対
応してそれぞれ異なる値が設定される。
信信号が送信側に折り返されてエコーとなることを抑圧
するための回路であり、ディジタル回路では一般に２次
のディジタルフィルタで構成される。この平衡回路網の
特性を決定するものは係数データであり、この係数デー
タは各通信システム毎にその平衡回路網の終端回路に対
応してそれぞれ異なる値が設定される。
平衡回路網は、線路の疑似インピーダンス終端回路が第
７図に示されるように種々の通信システムＡ〜Ｅ毎（例
えば各国毎の通信システム）に異なった形態となるので
、各システム毎にその係数データが異なる。このため従
来は各システム毎にそれぞれ異なる係数データＲＯＭを
用意する必要がある。このことは平衡回路網を含む加入
者回路をＬＳＩで実現しようとする場合、ＬＳＩ品種の
数を増大させるという不都合がある。
７図に示されるように種々の通信システムＡ〜Ｅ毎（例
えば各国毎の通信システム）に異なった形態となるので
、各システム毎にその係数データが異なる。このため従
来は各システム毎にそれぞれ異なる係数データＲＯＭを
用意する必要がある。このことは平衡回路網を含む加入
者回路をＬＳＩで実現しようとする場合、ＬＳＩ品種の
数を増大させるという不都合がある。
したがって本発明の目的は９種々の通信システムに共通
的に用いることができる単一構成の加入者回路における
平衡回路網切換え回路を提供することにある。
的に用いることができる単一構成の加入者回路における
平衡回路網切換え回路を提供することにある。
第１図は本発明に係る原理ブロックである。
本発明に係る加入者回路の平衡回路網切換え回路は、平
衡回路網９１をディジタルフィルタにより構成する加入
者回路９において１種々のシステムの平衡回路網定数を
まとめて記憶する記憶回路９２と、システムを選択する
選択信号ＳＥＬを外部から入力する選択信号入力回路９
３とを具備し。
衡回路網９１をディジタルフィルタにより構成する加入
者回路９において１種々のシステムの平衡回路網定数を
まとめて記憶する記憶回路９２と、システムを選択する
選択信号ＳＥＬを外部から入力する選択信号入力回路９
３とを具備し。
選択信号ＳＥＬによってシステムを選択して平衡回路網
９１の平衡回路網定数を、記憶回路９２に格納された当
該システム対応の平衡回路網定数に切り替えるように構
成される。
９１の平衡回路網定数を、記憶回路９２に格納された当
該システム対応の平衡回路網定数に切り替えるように構
成される。
選択信号ＳＥＬによって使用するシステムの種類を指定
し、これを選択信号入力回路９３を介して外部から加入
者回路に入力する。これにより記憶回路９２から当該シ
ステム対応の平衡回路網定数が読み出されて平衡回路網
９１に設定され、平衡回路ＩＭ９１は当該システム対応
の応答特性を持つようになる。
し、これを選択信号入力回路９３を介して外部から加入
者回路に入力する。これにより記憶回路９２から当該シ
ステム対応の平衡回路網定数が読み出されて平衡回路網
９１に設定され、平衡回路ＩＭ９１は当該システム対応
の応答特性を持つようになる。
これにより通信シテスムの種類が種々に変わっても１選
択信号ＳＥＬを変えるだけで同一のハードウェアで対処
できるようになる。
択信号ＳＥＬを変えるだけで同一のハードウェアで対処
できるようになる。
以下５図面を参照して本発明の詳細な説明する。第２図
は本発明の一実施例としての加入者回路における平衡回
路網切換え回路を示すブロック図である。
は本発明の一実施例としての加入者回路における平衡回
路網切換え回路を示すブロック図である。
第２図において、ディジタルＰＣＭ回線から受信された
ディジタル信号はデコーダ２を介してディジタル信号処
理プロセッサ（ｒ）ＳＰ）Ｉに入力され、ＤＳＰＩ内の
受信フィルタ１３およびＤ／Ａ変換器３を介して２線４
線変換回路４に入力される。
ディジタル信号はデコーダ２を介してディジタル信号処
理プロセッサ（ｒ）ＳＰ）Ｉに入力され、ＤＳＰＩ内の
受信フィルタ１３およびＤ／Ａ変換器３を介して２線４
線変換回路４に入力される。
２線４線変換回路４は２線側が加入者線を介して電話端
末５に接続され、また４線の送信側がＡ／Ｄ変換器６を
介してＤＳＰＩの送信入力部に接続される。ＤＳＴ’ｌ
の送信入力部はＡ／Ｄ変換器６の出力信号と平衡回路網
１１の出力信号とを加算する加算回路１７等で構成され
ており、加算回路１７の出力信号は送信フィルタ１２を
介してコーグ７に送出され、このコーグ７を介してＰＣ
Ｍ回線に送出される。
末５に接続され、また４線の送信側がＡ／Ｄ変換器６を
介してＤＳＰＩの送信入力部に接続される。ＤＳＴ’ｌ
の送信入力部はＡ／Ｄ変換器６の出力信号と平衡回路網
１１の出力信号とを加算する加算回路１７等で構成され
ており、加算回路１７の出力信号は送信フィルタ１２を
介してコーグ７に送出され、このコーグ７を介してＰＣ
Ｍ回線に送出される。
平衡回路網は第３図に示されるような２次のディジタル
フィルタで構成される。図中、Ｉｌｌ〜１−１４は加算
回路、１１５および１１６は遅延素子、■１７〜１２１
は係数データＲＯＭである。
フィルタで構成される。図中、Ｉｌｌ〜１−１４は加算
回路、１１５および１１６は遅延素子、■１７〜１２１
は係数データＲＯＭである。
この平衡回路網の応答特性は係数ＲＯＭ１１７〜１２１
の各係数ａ□””ａ４を変えることよって変更すること
ができる。
の各係数ａ□””ａ４を変えることよって変更すること
ができる。
ｏｓｐｔは上述の平衡回路網１１．送信フィルタ１２．
受信フィルタ１３の（−に、制御プログラムを格納する
命令ＲＯＭ１４．平衡回路網１１の係数データａ。−ａ
４を格納する係数データＲ０Ｍ２Ｓ、データ処理用のＲ
ＡＭ１６等を含み構成されている。
受信フィルタ１３の（−に、制御プログラムを格納する
命令ＲＯＭ１４．平衡回路網１１の係数データａ。−ａ
４を格納する係数データＲ０Ｍ２Ｓ、データ処理用のＲ
ＡＭ１６等を含み構成されている。
係数ＲＯＭ１５の格納データの構成が第４図に示される
０図示の如＜、Ａ〜Ｈの８つのシステムにそれぞれ対応
した８種類の係数データａｏ−ａ４が、ａｇ””ａ４の
順番を変えずにそれぞれ先頭番地をｎ□−ｎ７として格
納されている。
０図示の如＜、Ａ〜Ｈの８つのシステムにそれぞれ対応
した８種類の係数データａｏ−ａ４が、ａｇ””ａ４の
順番を変えずにそれぞれ先頭番地をｎ□−ｎ７として格
納されている。
ＤＳＰＩは更に上述の８種類のシステムを選択するため
の３ビツトの選択信号５ｏ−８２が外部入力される入力
端子を備えており、この選択信号Ｓｏ〜Ｓ２で選択され
たシステムの種類に応じて係数ＲＯＭ１５の係数データ
の先頭番地が選択されて読み出され、平衡回路網１１に
セットされるように構成されている。第５図は選択信号
Ｓ。〜Ｓ２とその選択信号５ｏ−８２で選択されるシス
テムの種類およびそのシステム対応の係数ＲＯＭ先頭番
地の関係を示した図である。
の３ビツトの選択信号５ｏ−８２が外部入力される入力
端子を備えており、この選択信号Ｓｏ〜Ｓ２で選択され
たシステムの種類に応じて係数ＲＯＭ１５の係数データ
の先頭番地が選択されて読み出され、平衡回路網１１に
セットされるように構成されている。第５図は選択信号
Ｓ。〜Ｓ２とその選択信号５ｏ−８２で選択されるシス
テムの種類およびそのシステム対応の係数ＲＯＭ先頭番
地の関係を示した図である。
この実施例装置の動作を以下に説明する。まず外部選択
信号５ｏ−８２により使用する通信システムの種類を上
室する。ＤＳＰＩは第６図に示す命令制御手順で処理を
行う。すなわち選択信号ＳＯ””３２を解読して選択さ
れたシテスムは何であるかを判別しくステップＳ１）、
その選択されたシステムに対応した係数データＲＯＭ１
Ｓ中の係数データの先Ｉｊｎ番地をＲＯＭアドレスポイ
ンタに設定する（ステップＳ２）。ついで平衡回路網フ
ィルタ処理プログラムを起動しくステップＳ３）。
信号５ｏ−８２により使用する通信システムの種類を上
室する。ＤＳＰＩは第６図に示す命令制御手順で処理を
行う。すなわち選択信号ＳＯ””３２を解読して選択さ
れたシテスムは何であるかを判別しくステップＳ１）、
その選択されたシステムに対応した係数データＲＯＭ１
Ｓ中の係数データの先Ｉｊｎ番地をＲＯＭアドレスポイ
ンタに設定する（ステップＳ２）。ついで平衡回路網フ
ィルタ処理プログラムを起動しくステップＳ３）。
ＲＯＭアドレスポインタで指定される先頭番地の係数デ
ータａＱ”−８４を用いて平衡回路網を作動させる。
ータａＱ”−８４を用いて平衡回路網を作動させる。
このように本実施例では１通信システムが種々に異なっ
てもＤ Ｓ ｌ） ｌは同一のフィルタ処理プログラム
で所望の平衡回路網応答特性を実現できるようになる。
てもＤ Ｓ ｌ） ｌは同一のフィルタ処理プログラム
で所望の平衡回路網応答特性を実現できるようになる。
本発明の実施にあたっては種々の変形形態が可曲である
。例えば上述の実施例では平衡回路網を２次のディジタ
ルフィルタにより構成したが、これに限らず例えば３次
のディジタルフィルタで構成しても勿論よい。またディ
ジタルフィルタはＤＳＰにより構成する他１通常のディ
ジタル回路で構成するものであってもよい。
。例えば上述の実施例では平衡回路網を２次のディジタ
ルフィルタにより構成したが、これに限らず例えば３次
のディジタルフィルタで構成しても勿論よい。またディ
ジタルフィルタはＤＳＰにより構成する他１通常のディ
ジタル回路で構成するものであってもよい。
本発明によれば１種々の通信システムに共通的に用いる
ことができる平衡回路網を実現することができる。これ
により種々の平衡回路網に対応したデータＲＯＭを各シ
ステム別に用意する必要がなくなり２回路を１．ＳＩで
実現する場合にはＬＳＩ品種を削減できコストダウンを
図れる。
ことができる平衡回路網を実現することができる。これ
により種々の平衡回路網に対応したデータＲＯＭを各シ
ステム別に用意する必要がなくなり２回路を１．ＳＩで
実現する場合にはＬＳＩ品種を削減できコストダウンを
図れる。
第１図は本発明に係る原理ブロック図。
第２図は本発明の一実施例としての加入者回路における
平衡回路網切換え回路のブロック図。 第３図は第２図における平衡回路網の詳細なブロック図
。 第４図は第２図における係数データＲＯＭの格納データ
構成例。 第５図は選択信号とシステムおよび係数ＲＯＭ先頭番地
の関係を示す図。 第６図はディジタル信号処理プロセッサの制御手順を示
す流れ図、および 第７図は各通信システムの終端回路を示す図である。 １−・ディジタル信号処理プロセッサ ２−デコーダ ３−ディジタル／アナログ変換器 ４−２線４線変換回路 ５−１話端末 ６−アナログ／ディジタル変換器 ７−コーグ ＩＬ−−・平衡回路ｍ（バランシングネットワーク）１
２−送信フィルタ １３−受信フィルタ １４−命令ＲＯＭ （読出し専用メモリ）１５−係数デ
ータＲＯＭ （読出し専用メモリ）１６−−・ＲＡＭ（
ランダムアクセスメモリ）９′ 不発日月民力ゝ乃ゝろ屑１哩フ゛′ロヅク図第１ 図 平援〒ｌ１ｉｉ１回路網の４４成イ列 第３図 イボ牧データＲｏＭｆ）格納データの４列第４図 選択４名号とシステムおよびアトし又対応口筒５ 図 平慣↑口路糸用の命令ル１目任ｐ子用状第６図 （Ａシステム） ＣＢシステム〕 〔Ｃシス
テム〕〔Ｄシステム）ＣＥシステり 各システムの平慢１回５２各網の終端回路第７図
平衡回路網切換え回路のブロック図。 第３図は第２図における平衡回路網の詳細なブロック図
。 第４図は第２図における係数データＲＯＭの格納データ
構成例。 第５図は選択信号とシステムおよび係数ＲＯＭ先頭番地
の関係を示す図。 第６図はディジタル信号処理プロセッサの制御手順を示
す流れ図、および 第７図は各通信システムの終端回路を示す図である。 １−・ディジタル信号処理プロセッサ ２−デコーダ ３−ディジタル／アナログ変換器 ４−２線４線変換回路 ５−１話端末 ６−アナログ／ディジタル変換器 ７−コーグ ＩＬ−−・平衡回路ｍ（バランシングネットワーク）１
２−送信フィルタ １３−受信フィルタ １４−命令ＲＯＭ （読出し専用メモリ）１５−係数デ
ータＲＯＭ （読出し専用メモリ）１６−−・ＲＡＭ（
ランダムアクセスメモリ）９′ 不発日月民力ゝ乃ゝろ屑１哩フ゛′ロヅク図第１ 図 平援〒ｌ１ｉｉ１回路網の４４成イ列 第３図 イボ牧データＲｏＭｆ）格納データの４列第４図 選択４名号とシステムおよびアトし又対応口筒５ 図 平慣↑口路糸用の命令ル１目任ｐ子用状第６図 （Ａシステム） ＣＢシステム〕 〔Ｃシス
テム〕〔Ｄシステム）ＣＥシステり 各システムの平慢１回５２各網の終端回路第７図
Claims (1)
- 【特許請求の範囲】 平衡回路網（９１）をディジタルフィルタにより構成す
る加入者回路（９）において、 種々のシステムの平衡回路網定数をまとめて記憶する記
憶回路（９２）と、 システムを選択する選択信号（ＳＥＬ）を外部から入力
する選択信号入力回路（９３）と、を具備し、 該選択信号（ＳＥＬ）によってシステムを選択して該平
衡回路網（９１）の平衡回路網定数を、該記憶回路（９
２）に格納された当該システム対応の平衡回路網定数に
切り替えるように構成された平衡回路網切換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12412788A JPH01293093A (ja) | 1988-05-20 | 1988-05-20 | 加入者回路における平衡回路網切換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12412788A JPH01293093A (ja) | 1988-05-20 | 1988-05-20 | 加入者回路における平衡回路網切換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293093A true JPH01293093A (ja) | 1989-11-27 |
Family
ID=14877595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12412788A Pending JPH01293093A (ja) | 1988-05-20 | 1988-05-20 | 加入者回路における平衡回路網切換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077385A (ja) * | 2000-07-17 | 2002-03-15 | Lucent Technol Inc | ディジタル適合単純従来型電話サービス回線カードとその用法 |
-
1988
- 1988-05-20 JP JP12412788A patent/JPH01293093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077385A (ja) * | 2000-07-17 | 2002-03-15 | Lucent Technol Inc | ディジタル適合単純従来型電話サービス回線カードとその用法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2020804C (en) | Adaptive echo canceller | |
| US5327459A (en) | Semiconductor integrated circuit containing an automatic equalizer including a circuit for periodically updating a plurality of tap coefficients at varying frequencies | |
| NO157037B (no) | En digital abonnentlinjekrets. | |
| US4440988A (en) | Modem with low part count and improved demodulator | |
| JPH0669834A (ja) | ２線４線変換器 | |
| JPH01293093A (ja) | 加入者回路における平衡回路網切換え回路 | |
| JPH0720070B2 (ja) | デイジタル平衡回路を有するｐｃｍ符号復号器 | |
| JP2829760B2 (ja) | ボタン電話装置 | |
| US5838778A (en) | Reserved speech path forming method in a parallel-connected telephone system | |
| JPH0243846A (ja) | 回線終端装置 | |
| CA1058764A (en) | Serial data reception system | |
| JPH0797738B2 (ja) | アツテネ−シヨン装置 | |
| JPH0671281B2 (ja) | デジタル電話装置のハンズフリ−回路 | |
| JPH06119167A (ja) | ディジタル信号処理回路 | |
| JPH0245865B2 (ja) | Bosokuonkairo | |
| JP2646669B2 (ja) | 電子式ハイブリッド回路 | |
| JPS61121685A (ja) | 信号受信方式 | |
| JPH05145647A (ja) | ボイススイツチ回路 | |
| JP3717191B2 (ja) | ダイヤル数字受信方式 | |
| JPS63284933A (ja) | エコ−キャンセラ回路 | |
| JP3009533B2 (ja) | メモリを用いた大容量カウンタ | |
| JPH0974374A (ja) | ディジタルフィルタ | |
| JPS6143841A (ja) | 適応形２線４線変換回路 | |
| JPH0368265A (ja) | Ｉｓｄｎファクシミリ装置 | |
| JPS5850853A (ja) | ボタン電話装置の設定方法 |