JPH01293414A - レジスタの初期化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、システム初期化技術さらには半導体装置内の
レジスタへの初期値設定方式に適用して特に有効な技術
に関し、例えばマイクロコンピュータシステムにおける
電源投入時のレジスタの初期設定に利用して有効な技術
に関する。

［従来の技術］ マイクロコンピュータシステムを構成するＣＰＵチップ
や周辺ＬＳＩは、内部に多数のレジスタを有しており、
これらのレジスタの中にはシステムの立上り時にある所
定の値が入っていないと、システムが正しく稼働しない
おそれのあるものがある。そこで、電源投入時に上記の
ようなレジスタ群に対して初期値を設定することが行な
われるが、従来のシステムにおけるレジスタの初期設定
はＣＰＵがプログラムによってＲＯＭ内の初期値をレジ
スタに一つずつ書き込む方式を採っていた（例えば、■
日立製作所１９８５年発行、「日立マイクロコンピュー
タデータブック　８／１６ビツト　マイクロコンピュー
タ周辺ＬＳＩｊ　ｐ３９〜ｐ８６参照）。

［発明が解決しようとする課題］ しかるに、近年のＣＰＵや周辺ＬＳＩの高機能化に伴い
、内部レジスタの数が増加し、初期設定項目が多くなる
傾向にある。また、大規模なシステムを構成するほど初
期設定すべきレジスタの数が多くなる。そのため、電源
投入がらシステムが完全に立ち上がるまでの時間が長く
なり、ユーザの待ち時間が長くなってオペレータをイラ
イラさせるとともに、入力または出力をレジスタにより
指定可能な双方向性のポートにあっては、システムの立
上り時にしばらくの間、外部からの入力が受は付けられ
なかったり、入力と出方が競合したりして、システムが
好ましくない動作状態に陥るおそれがあった。

本発明の目的は、マイクロコンピュータシステムにおい
て、ＣＰＵ内あるいは周辺ＬＳＩ内のレジスタの初期設
定に要する時間を短縮し、もってユーザの待ち時間を減
らすとともに、入出力ボートをパワーオンリセット時か
ら直ちに用途に対応した機能に割り付けて、システムの
好ましくない動作状態を回避できるようにすることにあ
る。

この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。

［課題を解決するための手段］ 本頴において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである６すなわち、ＥＥＰ
ＲＯＭとＥ　Ｅ　Ｐ　ＲＯＭの書込み・読出し制御回路
をＣＰＵや周辺ＬＳＩのようなレジスタ群を有する半導
体装置に内蔵し、各レジスタの初期設定値を予めＥＥＰ
ＲＯＭに書き込んで保存し、電源電圧投入時に、Ｅ　Ｅ
　Ｐ　ＲＯＭの記憶内容を半導体装置のレジスタへ書き
込むようにするものである。

また、ＥＥＰＲＯＭとともに電源遮断検出回路を設け、
電源電圧の低下を検出したならば、動作中のレジスタの
内容をＥＥＰＲＯＭの書き込んで保存できるようにする
ものである。

［作用］ 上記した手段によれば、予めＥ　Ｅ　Ｐ　ＲＯＭに初期
値を書き込んでおけば電源を投入してシステムを立ち上
げる際にＥＥＰＲＯＭからレジスタに初期値を移すだけ
で初期設定が行なえるので、初期設定に要する時間が短
縮される。

また、停電時においても電源遮断検出回路がこれを検出
して動作中のレジスタの内容をＥＥＰＲＯＭに保存する
ようにすれば、電源立上りもしくは電源再投入時にレジ
スタの内容を復元できるため、システムの復旧が容易と
なる。

［実施例］ 第１図には本発明を適用した半導体装置の要部の一実施
例が示されている。ここで、半導体装置とは、マイクロ
コンピュータもしくはマイクロプロセッサやその周辺Ｌ
ＳＩ等、レジスタ群を内蔵した装置であって、各種レジ
スタおよび演算器とそれらの制御部とを備えている。図
面には、このうちレジスタ群１と、レジスタ群を外部バ
ス２に接続するためのメインバス３が示され、演算器や
制御部は省略されている。

この実施例の半導体装置では、上記レジスタ群１に対応
してそれと同一容量のＥＥＰＲＯＭ４と、その書込み・
読出し制御を行なうＥＥＰＲＯＭ制御部５と、電源遮断
検出回路６とフラグセット７およびこれらを互いに接続
するバックアップバス８が新たに設けられている。電源
遮断検出回路６は、電源電圧Ｖｃｃを監視してそれが所
定レベル以下になった場合に電源遮断検出信号ＳＥＭＳ
を出力してＥＥＰＲＯＭ制御部５を起動させることがで
きる。なお、上記回路のうちフラグセット７およびＥＥ
ＰＲＯＭ制御部５はメインバス６にも接続されている。

また、上記フラグセット７は、Ｅ　Ｅ　Ｐ　ＲＯＭ４へ
の書込みがなされているか否か示す書込み済フラグ７ａ
と、ＥＥＰＲＯＭ４への書込み実行中を示すビジィフラ
グ７ｂとからなり、このうち書込み済フラグ７ａはＥＥ
ＰＲＯＭ４を構成する不揮発性記憶素子と同じ記憶素子
で構成されている。

さらに、特に制限されないがこの実施例では、ＥＥＰＲ
ＯＭ制御部５内にモード設定用のレジスタが設けられて
おり、プログラムによっであるいは外部バスを介してシ
ステムのメインプロセッサがこのモード設定用レジスタ
に書込みを行なうことによって固定モード又はバックア
ップモードのいずれかに設定できるようになっている。

ここで、固定モードとは電源投入時に初期設定されたレ
ジスタ群１の内容をＥＥＰＲＯＭ４に保存する動作を行
なうモードであり、バックアップモードとは、電源遮断
を検出したときに初めてレジスタ群１の内容をＥＥＰＲ
ＯＭ４に退避する動作を行なうモードであり、このモー
ドに設定されているときに電源遮断が検出された場合に
のみＥＥＰＲＯＭ制御部５がレジスタの退避を行なう。

なお、上記モード設定用レジスタは書込み済フラグ７ａ
と同じく不揮発性記憶素子で構成するようにしてもよい
。

次に、上記実施例の半導体装置を使用したシステムの動
作を第２図のフローチャートおよび第３図のシステムフ
ローシャートを用いて説明する。

ＣＰＵは、電源が投入されると、先ず書込み済フラグ７
ａに「１」が立っているか否か調べる（ステップＳＬ）
。ここで、書込み済フラグ７ａに「１」が立っていると
判定すると、ＣＰＵはステップＳｌｌへ移行してＥＥＰ
ＲＯＭ制御部５を起動させる。Ｅ　Ｅ　Ｐ　ＲＯＭ制御
部５はビジィフラグ７ｂに「１」を立ててからＥＥＰＲ
ＯＭ４内に既に書き込まれているデータ（初期値）を読
み出して予め対応されたレジスタに転送（第３図（Ａ）
。

（Ｂ）参照）し、転送終了後にビジィフラグ７ｂをｒＱ
Ｊにクリアする。ビジィフラグ７ｂに「１」が立ってい
る間はＣＰＵによるＥＥＰＲＯＭ４のアクセスが禁止さ
れる。

一方、ステップＳ１の判定において、フラグ７ａが「０
」にされていると、ＣＰＵがレジスタ群１内に初期設定
値を書き込む（ステップＳ２）。

それから、ステップＳ３でモード設定用レジスタへの書
込みを行なって動作モードを設定する。次いでＥ　Ｅ　
Ｐ　ＲＯＭ制御部５が動作モードを判定する（ステップ
Ｓ４）。

ここで、固定モードと判定すると、レジスタ内の初期設
定値をそのままＥＥＰＲＯＭ４へ転送して格納し、書込
み済フラグ７ａをセットした後、半導体装置本来の機能
動作を開始する（ステップ３２１〜５２３）。

一方、ステップＳ４でバックアップモードと判定すると
、ステップＳ５へ進み、電源遮断検出回路６からの検出
信号を調べて電源遮断が否が判定する。そして、電源が
遮断されていなければそのまま半導体装置本来の機能動
作を開始しくステップＳ６）、電源が遮断されている場
合には、ＥＥＰＲＯＭ制御部５が起動されて、バックア
ップ電池等の電源を使って、電源が完全に切れるまでに
、第４図（Ａ）、（Ｂ）に示すごとく、レジスタ群１か
ら内容を読み出してそれをＥＥＰＲＯＭ４へ転送して格
納し、書込み済フラグをセットする（ステップＳ３１，
５３２）。

以上説明したように上記実施例では、ＥＥＰＲＯＭ４と
ＥＥＰＲＯＭ書込み・読出し制御回路５をＣＰＵや周辺
ＬＳＩのようなレジスタを有する半導体装置に内蔵し、
レジスタの初期設定値を予めＥＥＰＲＯＭに書き込んで
保存し、電源電圧投入時に、Ｅ　Ｅ　Ｆ　ＲＯＭの記憶
内容を半導体装置のレジスタへ書き込むようにしたので
、電源を投入してシステムを立ち上げる際にＥＥＰＲＯ
Ｍからレジスタに初期値を移すだけで初期設定が行なえ
るので、初期設定に要する時間が短縮され、ユーザの待
ち時間を減らすとともに、入出力ポートをパワーオンリ
セット時から直ちに用途に対応した機能に割り付けて、
システムが好ましくない動作状態に陥るのを回避できる
。

また、Ｅ　Ｅ　Ｐ　ＲＯＭとともに電源遮断検出回路を
設け、電源電圧の低下を検出したならば、動作中のレジ
スタの内容をＥＥＰＲＯＭの書き込んで保存できるよう
にしたので、停電時においても電源遮断検出回路がこれ
を検出して動作中のレジスタの内容をＥＥＰＲＯＭに保
存するようにすれば、電源立上りもしくは電源再投入時
にレジスタの内容を復元できるため、システムの復旧が
容易となる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば上記実施例ではレ
ジスタ群の内容をＥＥＰＲＯＭに格納すルトシたが、Ｅ
ＥＰＲＯＭ（７１代わりに電池によってバックアップさ
れたＲＡＭを使用することも可能である。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロコンピュー
タシステムを構成するＣＰＵチップおよび周辺ＬＳＩに
適用したものについて説明したが、この発明はそれに限
定されるものでなく、初期設定を必要とするレジスタを
有する半導体装置一般に利用することができる。

［発明の効果コ 本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
。

すなわち、マイクロコンピュータシステムにおいて、Ｃ
ＰＵ内あるいは周辺ＬＳＩ内のレジスタの初期設定に要
する時間を短縮し、もってユーザの待ち時間を減らすと
ともに、入出力ポートをパワーオンリセット時から直ち
に用途に対応した機能に割り付けて、システムの好まし
くない動作状態を回避することができる。

【図面の簡単な説明】

第１図は本発明を適用した半導体装置の要部の一実施例
を示すブロック図。 第２図は半導体装置における動作手順を示すフローチャ
ート。 第３図（Ａ）、第３図（Ｂ）はＥ　Ｅ　Ｐ　ＲＯＭから
レジスタ群へのデータの転送の仕方を示すシステムフロ
ーチャート、 第４図（Ａ）、第４図（Ｂ）はレジスタ群からＥＥＰＲ
ＯＭへのデータの転送の仕方を示すシステムフローチャ
ートである。 １・・・・レジスタ群、３・・・・メインバス、４・・
・・不揮発性記憶手段（ＥＥＰＲＯＭ）、５・・・・Ｅ
ＥＰＲＯＭ制御部、６・・・・電源遮断検出回路、７・
・・・フラグセット、７ａ・・・・書込み済フラグ、７
ｂ・・・・ビジィフラグ、８・・・・バックアップバス
。 第　　１　　図 ■ 第２図 第　　３　図 （Ｂン

Claims (1)

1. 【特許請求の範囲】 １、複数のレジスタを内蔵した半導体装置に、不揮発性
   記憶手段とその書込み・読出し制御手段を設け、上記レ
   ジスタ群の初期設定値を予め上記不揮発性記憶手段に格
   納しておいて、電源投入時に上記不揮発性記憶手段の内
   容を対応するレジスタに転送するようにしたことを特徴
   とするレジスタの初期化方式。 ２、電源遮断検出手段を設け、電源遮断時にレジスタ群
   の内容を不揮発性記憶手段に退避し、電源再投入時に上
   記不揮発性記憶手段の内容を対応するレジスタに復帰さ
   せるようにしたことを特徴とする請求項１記載のレジス
   タの初期化方式。 ３、書込み済みフラグを設け、レジスタの初期設定値ま
   たは動作中のレジスタの内容を不揮発性記憶手段に格納
   する際に上記フラグをセットするようにしたことを特徴
   とする請求項１もしくは請求項２記載のレジスタの初期
   化方式。