JPH0129342B2 - - Google Patents
Info
- Publication number
- JPH0129342B2 JPH0129342B2 JP4349383A JP4349383A JPH0129342B2 JP H0129342 B2 JPH0129342 B2 JP H0129342B2 JP 4349383 A JP4349383 A JP 4349383A JP 4349383 A JP4349383 A JP 4349383A JP H0129342 B2 JPH0129342 B2 JP H0129342B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- burst
- voltage
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000004044 response Effects 0.000 claims description 10
- 230000010355 oscillation Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Description
【発明の詳細な説明】
本発明はバースト信号用位相制御回路に関し、
特にバースト状信号の搬送波を基準信号とする、
位相同期ループに含まれる電圧制御発振器に対す
る周波数制御信号を生成するバースト信号用位相
制御回路の改良に関する。
特にバースト状信号の搬送波を基準信号とする、
位相同期ループに含まれる電圧制御発振器に対す
る周波数制御信号を生成するバースト信号用位相
制御回路の改良に関する。
例えば、時分割多元接続方式（Time Division
Multiple Access：略してTDMA方式という）
による衛星通信系等においては、この通信系に参
加している局数に対応して、所定のタイム・スロ
ツトの時間帯においてのみ情報を伝送するバース
ト通信方式が用いられている。このバースト通信
方式の利点は、同一の通信衛星、同一の周波数帯
を用いて、多数の地球局間を連結するTDMA方
式が有効に形成できることと、情報の伝送に要す
る消費電力が節減できるということである。
Multiple Access：略してTDMA方式という）
による衛星通信系等においては、この通信系に参
加している局数に対応して、所定のタイム・スロ
ツトの時間帯においてのみ情報を伝送するバース
ト通信方式が用いられている。このバースト通信
方式の利点は、同一の通信衛星、同一の周波数帯
を用いて、多数の地球局間を連結するTDMA方
式が有効に形成できることと、情報の伝送に要す
る消費電力が節減できるということである。
従来、このようなバースト通信方式による
TDMA方式においては、例えば前述の衛星通信
系の場合においては、参加している地球局装置に
おいて、バースト状の位相変調信号を復調するた
めに、事例として第１図および第２図にその主要
部が示される、バースト信号用位相制御回路を構
成要素として含む位相復調装置が用いられてい
る。
TDMA方式においては、例えば前述の衛星通信
系の場合においては、参加している地球局装置に
おいて、バースト状の位相変調信号を復調するた
めに、事例として第１図および第２図にその主要
部が示される、バースト信号用位相制御回路を構
成要素として含む位相復調装置が用いられてい
る。
第１図の従来例の位相復調装置は４相PSK
（Phase Shift Keying）の場合で、本発明のバー
スト信号用位相制御回路の適用対象例の一つであ
るが、その位相復調作用については、すでによく
知られているので詳細な説明は省略し、本発明の
動作説明に関連する主要点についてのみ説明す
る。端子１０１から入力されるバースト状の４相
PSK信号は、一方は位相検波器１および２に入
力され、他方は逆変調器３に入力されて、逆変調
作用を介して搬送波が再生され周波数変換器４に
送出される。周波数変換器４においては、電圧制
御発振器９の発振出力と前記再生搬送波とが混合
されて、この再生搬送波の周波数が変換され、遅
延回路５および帯域フイルタ６を経由して周波数
変換器７に入力される。この遅延回路５は必ずし
も具体的な遅延回路が挿入されているものではな
く、図示する位置に対応する増幅器、振幅制限回
路および帯域フイルタ６を含む回路における遅延
時間等をまとめて表わしたものである。周波数変
換器７においては、電圧制御発振器９の発振出力
と帯域フイルタ６の出力とを混合して、前記搬送
波周波数に相当する参照信号を生成し、一方は
π／２位相推移器８を経由して位相検波器１に供給
され、他方は直接に位相検波器２に供給される。
位相検波器１および２においては、それぞれ上記
参照信号を入力して、前記バースト状の位相変調
信号を同期検波し、端子１０２および１０３より
出力する。
（Phase Shift Keying）の場合で、本発明のバー
スト信号用位相制御回路の適用対象例の一つであ
るが、その位相復調作用については、すでによく
知られているので詳細な説明は省略し、本発明の
動作説明に関連する主要点についてのみ説明す
る。端子１０１から入力されるバースト状の４相
PSK信号は、一方は位相検波器１および２に入
力され、他方は逆変調器３に入力されて、逆変調
作用を介して搬送波が再生され周波数変換器４に
送出される。周波数変換器４においては、電圧制
御発振器９の発振出力と前記再生搬送波とが混合
されて、この再生搬送波の周波数が変換され、遅
延回路５および帯域フイルタ６を経由して周波数
変換器７に入力される。この遅延回路５は必ずし
も具体的な遅延回路が挿入されているものではな
く、図示する位置に対応する増幅器、振幅制限回
路および帯域フイルタ６を含む回路における遅延
時間等をまとめて表わしたものである。周波数変
換器７においては、電圧制御発振器９の発振出力
と帯域フイルタ６の出力とを混合して、前記搬送
波周波数に相当する参照信号を生成し、一方は
π／２位相推移器８を経由して位相検波器１に供給
され、他方は直接に位相検波器２に供給される。
位相検波器１および２においては、それぞれ上記
参照信号を入力して、前記バースト状の位相変調
信号を同期検波し、端子１０２および１０３より
出力する。
位相検波器１および２より出力される前記位相
検波出力は、他方においてバースト信号用位相制
御回路１０に入力される。これらの二つの位相検
波出力は、第１図におてe1およびe2として示され
る。バースト信号用位相制御回路１０は、これら
の位相検波出力e1およびe2を入力して、電圧制御
発振器９の発振周波数を制御する周波数制御信号
電圧ecを発生し、電圧制御発振器９に送出する。
この周波数制御信号電圧ecは、端子１０１から入
力される位相変調信号の搬送波と、電圧制御発振
器９の発振出力との間の相対的な位相差に対応し
て生成される周波数制御電圧で、この制御電圧ec
により、電圧制御発振器９の発振周波数が制御調
整され、その周波数および位相が、バースト状の
位相変調信号入力の搬送波に対して、常時位相同
期状態となるように自動制御される。この第１図
の位相復調装置においては、上述の動作過程によ
り、バースト状の位相変調信号入力における搬送
周波数変動に起因する位相復調特性の劣化を、上
記のように位相同期ループを形成することによ
り、自動的に修正している。
検波出力は、他方においてバースト信号用位相制
御回路１０に入力される。これらの二つの位相検
波出力は、第１図におてe1およびe2として示され
る。バースト信号用位相制御回路１０は、これら
の位相検波出力e1およびe2を入力して、電圧制御
発振器９の発振周波数を制御する周波数制御信号
電圧ecを発生し、電圧制御発振器９に送出する。
この周波数制御信号電圧ecは、端子１０１から入
力される位相変調信号の搬送波と、電圧制御発振
器９の発振出力との間の相対的な位相差に対応し
て生成される周波数制御電圧で、この制御電圧ec
により、電圧制御発振器９の発振周波数が制御調
整され、その周波数および位相が、バースト状の
位相変調信号入力の搬送波に対して、常時位相同
期状態となるように自動制御される。この第１図
の位相復調装置においては、上述の動作過程によ
り、バースト状の位相変調信号入力における搬送
周波数変動に起因する位相復調特性の劣化を、上
記のように位相同期ループを形成することによ
り、自動的に修正している。
この第１図の従来例の位相復調装置において
は、その構成要素の一つとして含まれるバースト
信号用位相制御回路１０として、従来、例えば第
２図にその主要部が示される位相制御回路が用い
られている。第２図において、端子１０４および
１０５からは、前記位相検波信号e1およびe2がそ
れぞれ入力される。これらのe1およびe2は、加算
器１１および減算器１２に入力されて、それぞれ
e1＋e2およびe1−e2に対応する信号を出力し、乗
算器１３において乗算される。また、上記e1およ
びe2は乗算器１４において乗算され、乗算器１３
および１４の出力は、共に乗算器１５に入力され
て乗算され、その出力はピークホールド回路１６
を介して、前記周波数制御信号電圧ecとして、端
子１０６から出力される。
は、その構成要素の一つとして含まれるバースト
信号用位相制御回路１０として、従来、例えば第
２図にその主要部が示される位相制御回路が用い
られている。第２図において、端子１０４および
１０５からは、前記位相検波信号e1およびe2がそ
れぞれ入力される。これらのe1およびe2は、加算
器１１および減算器１２に入力されて、それぞれ
e1＋e2およびe1−e2に対応する信号を出力し、乗
算器１３において乗算される。また、上記e1およ
びe2は乗算器１４において乗算され、乗算器１３
および１４の出力は、共に乗算器１５に入力され
て乗算され、その出力はピークホールド回路１６
を介して、前記周波数制御信号電圧ecとして、端
子１０６から出力される。
位相変調信号入力が４相PSK信号である場合
について見ると、前記e1およびe2は次式で表わさ
れる。
について見ると、前記e1およびe2は次式で表わさ
れる。
e1＝Asin（△θ±2n−１／４π）
e2＝Acos（△θ±2n−１／４π）
上式において、Ａは４相PSK信号の振幅にか
かわる定数、△θは４相PSK信号の搬送波と電
圧制御発振器９の発振出力との間の位相差（ラジ
アン）、ｎは１および２の整数である。上記のe1
およびe2に対して、乗算器１５からは位相誤差△
θ≒０として、次式に対応する位相誤差信号電圧
Ｅが出力される。
かわる定数、△θは４相PSK信号の搬送波と電
圧制御発振器９の発振出力との間の位相差（ラジ
アン）、ｎは１および２の整数である。上記のe1
およびe2に対して、乗算器１５からは位相誤差△
θ≒０として、次式に対応する位相誤差信号電圧
Ｅが出力される。
Ｅ＝Ｋ・（△θ） （Ｋ：定数）
しかしながら、位相復調装置に対する入力信号
が、バースト状のPSK信号であるため、前記位
相誤差信号電圧Ｅは時間的にオンオフされる形で
出力される。第３図ａ，ｂおよびｃに示されるの
は、バースト状信号のフレーム周期をTfとし、
バースト時間がそれぞれT1、T2およびT3とした
場合の、Ｅの時間波形とピークホールド回路１６
を介して出力される周波数制御信号電圧eci（ｉ＝
１、２、３）の時間波形である。ピークホールド
回路１６は、通常の検波器、抵抗およびコンデン
サ等より成る充放電回路で、定常状態において
は、第３図ａ，ｂおよびｃに示されるように、バ
ースト時間T1、T2およびT3に対応して、それぞ
れ平均出力電圧、すなわち周波数制御信号電圧
ec1，ec2およびec3を出力する。明らかにT1＜T2＜
T3に対応して、ec1＜ec2＜ec3となる。
が、バースト状のPSK信号であるため、前記位
相誤差信号電圧Ｅは時間的にオンオフされる形で
出力される。第３図ａ，ｂおよびｃに示されるの
は、バースト状信号のフレーム周期をTfとし、
バースト時間がそれぞれT1、T2およびT3とした
場合の、Ｅの時間波形とピークホールド回路１６
を介して出力される周波数制御信号電圧eci（ｉ＝
１、２、３）の時間波形である。ピークホールド
回路１６は、通常の検波器、抵抗およびコンデン
サ等より成る充放電回路で、定常状態において
は、第３図ａ，ｂおよびｃに示されるように、バ
ースト時間T1、T2およびT3に対応して、それぞ
れ平均出力電圧、すなわち周波数制御信号電圧
ec1，ec2およびec3を出力する。明らかにT1＜T2＜
T3に対応して、ec1＜ec2＜ec3となる。
従つて、従来のバースト信号用位相制御回路に
おいては、バースト時間の変動にともない、電圧
制御発振器に対する周波数制御信号の電圧レベル
が変化し、このため、前記第１図の位相復調装置
に用いられるバースト信号用位相制御回路の場合
には、前記位相検波信号e1およびe2により生成さ
れる周波数制御信号電圧ecは、位相差△θにより
変化するだけでなく、バースト時間の長短によつ
ても変動し、従つて、入力の４相PSK信号の搬
送波を基準信号として形成される位相同期ループ
において、ループ利得が４相PSK信号のバース
ト時間により変化し、結果として、このバースト
状４相PSK信号復調用の電圧制御発振器９の位
相同期性が阻害され、ひいては位相復調装置自体
の復調特性をも劣化させる要因となる。
おいては、バースト時間の変動にともない、電圧
制御発振器に対する周波数制御信号の電圧レベル
が変化し、このため、前記第１図の位相復調装置
に用いられるバースト信号用位相制御回路の場合
には、前記位相検波信号e1およびe2により生成さ
れる周波数制御信号電圧ecは、位相差△θにより
変化するだけでなく、バースト時間の長短によつ
ても変動し、従つて、入力の４相PSK信号の搬
送波を基準信号として形成される位相同期ループ
において、ループ利得が４相PSK信号のバース
ト時間により変化し、結果として、このバースト
状４相PSK信号復調用の電圧制御発振器９の位
相同期性が阻害され、ひいては位相復調装置自体
の復調特性をも劣化させる要因となる。
上記の説明においては、TDMA方式における
バースト状の位相変調信号に対応する位相復調装
置の一構成要素としての、従来例のバースト信号
用位相制御回路の動作について説明したが、この
従来のバースト信号用位相制御回路においては、
一般に、このバースト信号用位相制御回路を構成
要素とする位相同期ループにおいて、バースト状
信号入力のバースト時間の変動に対応して、この
バースト信号用位相制御回路から出力される、電
圧制御発振器に対する周波数制御電圧が変化し、
このため前記位相同期ループのループ利得を常時
適正値に保持することが不可能となり、この位相
同期ループの位相同期特性を劣化させ、結果とし
て、前記バースト状信号入力の搬送波に同期する
電圧制御発振器の位相同期機能に障害を与えると
いう欠点がある。
バースト状の位相変調信号に対応する位相復調装
置の一構成要素としての、従来例のバースト信号
用位相制御回路の動作について説明したが、この
従来のバースト信号用位相制御回路においては、
一般に、このバースト信号用位相制御回路を構成
要素とする位相同期ループにおいて、バースト状
信号入力のバースト時間の変動に対応して、この
バースト信号用位相制御回路から出力される、電
圧制御発振器に対する周波数制御電圧が変化し、
このため前記位相同期ループのループ利得を常時
適正値に保持することが不可能となり、この位相
同期ループの位相同期特性を劣化させ、結果とし
て、前記バースト状信号入力の搬送波に同期する
電圧制御発振器の位相同期機能に障害を与えると
いう欠点がある。
本発明の目的は上記の欠点を除去し、バースト
時間に対応して生起する断続的な位相誤差信号よ
り、バースト時間に関係なく、常に電圧制御発振
器に対する適正な周波数制御信号を生成する、バ
ースト信号用位相制御回路を提供することにあ
る。
時間に対応して生起する断続的な位相誤差信号よ
り、バースト時間に関係なく、常に電圧制御発振
器に対する適正な周波数制御信号を生成する、バ
ースト信号用位相制御回路を提供することにあ
る。
本発明のバースト信号用位相制御回路は、バー
スト状信号入力に対応して形成される位相同期ル
ープの一構成要素として機能し、前記位相同期ル
ープに含まれる電圧制御発振器に対する周波数制
御信号を生成するバースト信号用位相制御回路に
おいて、前記バースト状信号入力に対応して生起
する断続的な位相誤差信号を、所定の基準レベル
との比較照合により第１の２値レベル信号を生成
する２値識別回路と、この第１の２値レベル信号
をトリガとして所定の第２の２値レベル信号を発
生する発生回路と、この第２の２値レベル信号を
入力し積分作用を介して前記電圧制御発振器に対
する周波数制御信号を生成する周波数制御回路と
を備えて構成される。
スト状信号入力に対応して形成される位相同期ル
ープの一構成要素として機能し、前記位相同期ル
ープに含まれる電圧制御発振器に対する周波数制
御信号を生成するバースト信号用位相制御回路に
おいて、前記バースト状信号入力に対応して生起
する断続的な位相誤差信号を、所定の基準レベル
との比較照合により第１の２値レベル信号を生成
する２値識別回路と、この第１の２値レベル信号
をトリガとして所定の第２の２値レベル信号を発
生する発生回路と、この第２の２値レベル信号を
入力し積分作用を介して前記電圧制御発振器に対
する周波数制御信号を生成する周波数制御回路と
を備えて構成される。
以下、本発明について図面を参照して詳細に説
明する。
明する。
第４図は本発明の一実施例の主要素を示すブロ
ツク図である。第４図において、この一実施例を
参照する本発明のバースト信号用位相制御回路
は、加算器１７と、減算器１８と、乗算器１９，
２０および２１と、電圧比較回路２２、基準電圧
発生回路２３およびスライサ２４を含む２値識別
回路と、ワンシヨツト・トリガ回路２５により形
成される第２の２値レベル信号を発生する発生回
路と、可逆カウンタ２６、発振器２７およびＤ−
Ａ変換器２８を含む周波数制御回路とを備えてい
る。
ツク図である。第４図において、この一実施例を
参照する本発明のバースト信号用位相制御回路
は、加算器１７と、減算器１８と、乗算器１９，
２０および２１と、電圧比較回路２２、基準電圧
発生回路２３およびスライサ２４を含む２値識別
回路と、ワンシヨツト・トリガ回路２５により形
成される第２の２値レベル信号を発生する発生回
路と、可逆カウンタ２６、発振器２７およびＤ−
Ａ変換器２８を含む周波数制御回路とを備えてい
る。
第４図に示される本発明の一実施例は、前述の
TDMA方式におけるバースト状位相変調信号に
対応する位相復調装置（第１図参照）において、
その一構成要素として適用される従来のバースト
信号用位相制御回路の一例（第２図参照）に対す
る、改善手段としての本発明の一適用例を示す。
TDMA方式におけるバースト状位相変調信号に
対応する位相復調装置（第１図参照）において、
その一構成要素として適用される従来のバースト
信号用位相制御回路の一例（第２図参照）に対す
る、改善手段としての本発明の一適用例を示す。
第４図において、端子１０７および１０８から
は、それぞれ前述の位相検波出力e1およびe2が入
力される。このe1およびe2から、加算器１７、減
算器１８および乗算器１９，２０および２１を介
して位相誤差信号電圧Ｅを生成する動作内容は、
第２図に示される従来例の場合と同様である。こ
の位相誤差信号電圧Ｅは、電圧比較回路２２に入
力され、基準電圧発生回路２３において生成され
電圧比較回路２２に入力される所定の基準電圧
Vrを参照し、スライサ２４を介してＥ＞Vrに対
応する位相誤差信号電圧に対してはＨ（高）レベ
ルとして判定し、Ｅ≦Vrに対応する位相誤差信
号電圧に対してはＬ（低））レベルとして判定し
て、第１の２値レベル信号を生成し、ワンシヨツ
ト・トリガ回路２５に出力する。第５図ａにおい
ては、乗算器２１から出力され、所定の基準レベ
ルと比較照合される位相誤差信号電圧と基準電圧
Vrとの対応関係を示し、第５図ｂにおいては、
ワンシヨツト・トリガ回路２５に入力される前記
第１の２値レベル信号を示す。なお、第５図ａに
おいて、TfおよびＴとして示されるのは、前述
のように、それぞれバースト状信号のフレーム周
期とバースト時間とを表わしている。
は、それぞれ前述の位相検波出力e1およびe2が入
力される。このe1およびe2から、加算器１７、減
算器１８および乗算器１９，２０および２１を介
して位相誤差信号電圧Ｅを生成する動作内容は、
第２図に示される従来例の場合と同様である。こ
の位相誤差信号電圧Ｅは、電圧比較回路２２に入
力され、基準電圧発生回路２３において生成され
電圧比較回路２２に入力される所定の基準電圧
Vrを参照し、スライサ２４を介してＥ＞Vrに対
応する位相誤差信号電圧に対してはＨ（高）レベ
ルとして判定し、Ｅ≦Vrに対応する位相誤差信
号電圧に対してはＬ（低））レベルとして判定し
て、第１の２値レベル信号を生成し、ワンシヨツ
ト・トリガ回路２５に出力する。第５図ａにおい
ては、乗算器２１から出力され、所定の基準レベ
ルと比較照合される位相誤差信号電圧と基準電圧
Vrとの対応関係を示し、第５図ｂにおいては、
ワンシヨツト・トリガ回路２５に入力される前記
第１の２値レベル信号を示す。なお、第５図ａに
おいて、TfおよびＴとして示されるのは、前述
のように、それぞれバースト状信号のフレーム周
期とバースト時間とを表わしている。
前記第１の２値レベル信号をトリガとして入力
するワンシヨツト・トリガ回路２５は、例えば単
安定マルチバイブレータを用い、所定の時定数の
抵抗およびコンデンサを介して入力されるトリガ
信号を、前記Tfより大きめの所定時間の間、一
定のレベルに保持する機能を有しており、従つ
て、スライサ２４より入力される前記第１の２値
レベル信号に対応して、ワンシヨツト・トリガ回
路２５からは第５図ｃに示される第２の２値レベ
ル信号が出力される。すなわち、ワンシヨツト・
トリガ回路２５からは、バースト状信号のフレー
ム周期Tfおよびバースト時間Ｔの長短に関係な
く、前記第１の２値レベル信号のみに対応する第
２の２値レベル信号が出力され、可逆カウンタ２
６に入力される。前述のように、本実施例におい
ては、電圧制御発振器に対する周波数制御回路
は、可逆カウンタ２６と、発振器２７と、Ｄ−Ａ
変換器２８とを備えており、ワンシヨツト・トリ
ガ回路２５からの第２の２値レベル信号は、可逆
カウンタ２６に入力され、可逆カウンタ２６にお
いては、発振器２７から入力される周波数fcのク
ロツク信号を、前記第２の２値レベル信号のＨま
たはＬの両レベルに対応して、アツプまたはダウ
ンの両方向にカウントし、Ｄ−Ａ変換器２８に出
力する。Ｄ−Ａ変換器２８においては、このカウ
ンタ出力を入力してＤ−Ａ変換し、端子１０９よ
り周波数制御信号電圧ecとして出力する。第５図
ｄに示されるのは、第５図ａ，ｂおよびｃに対応
するＤ−Ａ変換器２８の出力電圧で、周波数制御
信号電圧ecは、図に示されるように、電圧Vc0を
中心電圧とする、前記電圧制御発振器に対する周
波数制御電圧として形成されていることが分か
る。明らかに、この位相同期ループは、位相量を
対象とするオンオフ制御系を構成しており、前記
の２値識別回路、ワンシヨツト・トリガ回路２５
および周波数制御回路にかかわる諸定数を適切に
選定することにより、４相PSK信号入力のバー
スト時間の長短に関係なく、常に前記位相同期ル
ープの位相同期特性を正常に保持することができ
る。従つて、前期周波数制御電圧が、前記バース
ト状の４相PSK信号の搬送波と、位相同期ルー
プに含まれる電圧制御発振器の発振出力との相対
位相誤差に対応しており、第１図に示される位相
復調装置において、電圧制御発振器９の発振周波
数が、入力搬送波に対応して、バースト時間の変
動に関係なく常に正常に制御され、前記位相復調
装置の復調特性が正常に機能することは明らかで
ある。
するワンシヨツト・トリガ回路２５は、例えば単
安定マルチバイブレータを用い、所定の時定数の
抵抗およびコンデンサを介して入力されるトリガ
信号を、前記Tfより大きめの所定時間の間、一
定のレベルに保持する機能を有しており、従つ
て、スライサ２４より入力される前記第１の２値
レベル信号に対応して、ワンシヨツト・トリガ回
路２５からは第５図ｃに示される第２の２値レベ
ル信号が出力される。すなわち、ワンシヨツト・
トリガ回路２５からは、バースト状信号のフレー
ム周期Tfおよびバースト時間Ｔの長短に関係な
く、前記第１の２値レベル信号のみに対応する第
２の２値レベル信号が出力され、可逆カウンタ２
６に入力される。前述のように、本実施例におい
ては、電圧制御発振器に対する周波数制御回路
は、可逆カウンタ２６と、発振器２７と、Ｄ−Ａ
変換器２８とを備えており、ワンシヨツト・トリ
ガ回路２５からの第２の２値レベル信号は、可逆
カウンタ２６に入力され、可逆カウンタ２６にお
いては、発振器２７から入力される周波数fcのク
ロツク信号を、前記第２の２値レベル信号のＨま
たはＬの両レベルに対応して、アツプまたはダウ
ンの両方向にカウントし、Ｄ−Ａ変換器２８に出
力する。Ｄ−Ａ変換器２８においては、このカウ
ンタ出力を入力してＤ−Ａ変換し、端子１０９よ
り周波数制御信号電圧ecとして出力する。第５図
ｄに示されるのは、第５図ａ，ｂおよびｃに対応
するＤ−Ａ変換器２８の出力電圧で、周波数制御
信号電圧ecは、図に示されるように、電圧Vc0を
中心電圧とする、前記電圧制御発振器に対する周
波数制御電圧として形成されていることが分か
る。明らかに、この位相同期ループは、位相量を
対象とするオンオフ制御系を構成しており、前記
の２値識別回路、ワンシヨツト・トリガ回路２５
および周波数制御回路にかかわる諸定数を適切に
選定することにより、４相PSK信号入力のバー
スト時間の長短に関係なく、常に前記位相同期ル
ープの位相同期特性を正常に保持することができ
る。従つて、前期周波数制御電圧が、前記バース
ト状の４相PSK信号の搬送波と、位相同期ルー
プに含まれる電圧制御発振器の発振出力との相対
位相誤差に対応しており、第１図に示される位相
復調装置において、電圧制御発振器９の発振周波
数が、入力搬送波に対応して、バースト時間の変
動に関係なく常に正常に制御され、前記位相復調
装置の復調特性が正常に機能することは明らかで
ある。
次に本発明の前記一実施例を、他の位相復調装
置に適用する場合について説明する。
置に適用する場合について説明する。
第６図は、他の方式による位相復調装置に本発
明を適用する場合における、前記位相復調装置の
主要部を示すブロツク図である。この位相復調装
置は、４相PSK信号に対する周波数逓倍形と言
われる位相復調装置の１例で、上記において、第
２図を参照して説明した本発明の一実施例は、第
６図においてバースト信号用位相制御回路３９と
して、前記位相復調装置の一構成要素として含ま
れている。
明を適用する場合における、前記位相復調装置の
主要部を示すブロツク図である。この位相復調装
置は、４相PSK信号に対する周波数逓倍形と言
われる位相復調装置の１例で、上記において、第
２図を参照して説明した本発明の一実施例は、第
６図においてバースト信号用位相制御回路３９と
して、前記位相復調装置の一構成要素として含ま
れている。
第６図の位相復調装置の位相復調作用について
簡単に説明すると、端子１１０から入力される４
相PSK信号は、２分岐されて位相検波器２９お
よび３０に送られ、他方においては、周波数逓倍
器３１に入力されて４逓倍され、無変調信号とし
て出力されて周波数変換器３２に入力される。周
波数変換器３２においては、電圧制御発振器３８
の発振出力と前記無変換出力とが混合されて、こ
の無変換信号の周波数が変換され、遅延回路５３
および帯域フイルタ３４を経由して周波数変換器
３５に入力される。この遅延回路３３は、前述の
第１図の位相復調装置の場合と同様に、必ずしも
具体的な遅延回路が挿入されているものではな
く、図示する位置に対応する増幅器、振幅制限回
路および帯域フイルタ３４を含む回路における遅
延回路等をまとめて表わしたものである。周波数
変換器３５においては、電圧制御発振器３８の発
振出力と帯域フイルタ３４の出力とを混合して、
前記無変調信号の周波数、すなわち、４相PSK
信号の搬送波周波数の４倍に対応する周波数の参
照信号を生成し、分周器３６に入力する。分周器
３６においては、この参照信号の周波数は1/4分
周され、一方はπ/2位相推移器３７を経由して位
相検波器２９に供給され、他方は、直接に位相検
波器３０に供給される。位相検波器２９および３
０において、それぞれ上記参照信号を入力して、
端子１１０から入力されるバースト状の４相
PSK信号を同期検波し、端子１１１および１１
２より、それぞれの位相検波信号を出力し、また
一方において、これらの位相検波出力が、e1およ
びe2としてバースト信号用位相制御回路３９に入
力される動作については、第１図に示される位相
復調装置の場合と同様である。また、これらの位
相検波出力e1およびe2をバースト信号用位相制御
回路３９において入力し、周波数制御信号電圧ec
を生成して電圧制御発振器３８の発振周波数を制
御調整し、位相検波器２９および３０等を含むオ
ンオフ制御系より成る位相同期ループを形成し
て、４相PSK信号のバースト時間の変動に関係
なく位相復調特性を正常に保持する作用について
も、前述の第１図の位相復調装置に本発明の一実
施例を適用する場合と全く同様である。
簡単に説明すると、端子１１０から入力される４
相PSK信号は、２分岐されて位相検波器２９お
よび３０に送られ、他方においては、周波数逓倍
器３１に入力されて４逓倍され、無変調信号とし
て出力されて周波数変換器３２に入力される。周
波数変換器３２においては、電圧制御発振器３８
の発振出力と前記無変換出力とが混合されて、こ
の無変換信号の周波数が変換され、遅延回路５３
および帯域フイルタ３４を経由して周波数変換器
３５に入力される。この遅延回路３３は、前述の
第１図の位相復調装置の場合と同様に、必ずしも
具体的な遅延回路が挿入されているものではな
く、図示する位置に対応する増幅器、振幅制限回
路および帯域フイルタ３４を含む回路における遅
延回路等をまとめて表わしたものである。周波数
変換器３５においては、電圧制御発振器３８の発
振出力と帯域フイルタ３４の出力とを混合して、
前記無変調信号の周波数、すなわち、４相PSK
信号の搬送波周波数の４倍に対応する周波数の参
照信号を生成し、分周器３６に入力する。分周器
３６においては、この参照信号の周波数は1/4分
周され、一方はπ/2位相推移器３７を経由して位
相検波器２９に供給され、他方は、直接に位相検
波器３０に供給される。位相検波器２９および３
０において、それぞれ上記参照信号を入力して、
端子１１０から入力されるバースト状の４相
PSK信号を同期検波し、端子１１１および１１
２より、それぞれの位相検波信号を出力し、また
一方において、これらの位相検波出力が、e1およ
びe2としてバースト信号用位相制御回路３９に入
力される動作については、第１図に示される位相
復調装置の場合と同様である。また、これらの位
相検波出力e1およびe2をバースト信号用位相制御
回路３９において入力し、周波数制御信号電圧ec
を生成して電圧制御発振器３８の発振周波数を制
御調整し、位相検波器２９および３０等を含むオ
ンオフ制御系より成る位相同期ループを形成し
て、４相PSK信号のバースト時間の変動に関係
なく位相復調特性を正常に保持する作用について
も、前述の第１図の位相復調装置に本発明の一実
施例を適用する場合と全く同様である。
なお、以上の説明においては、本発明の一実施
例を、第１図および第６図に示される二つの位相
復調装置に適用する場合につき説明したが、本発
明の適用例としては、これらの位相復調装置に限
定されるものではなく、位相復調装置としては、
例えば電圧制御発振器を含む再変調比較形の位相
復調装置を含め、各種の位相同期検波作用を備え
るバースト状位相変調信号に対応する位相復調装
置に適用できることは言うまでもない。また上記
のような位相復調装置を含む通信の分野のみでは
なく、レーダ、電波航法システムおよび計測制御
等の領域においても、バースト状信号の搬送波を
基準信号として、これに同期する信号の再生処理
に関して、本発明が有効に適用できることは勿論
である。
例を、第１図および第６図に示される二つの位相
復調装置に適用する場合につき説明したが、本発
明の適用例としては、これらの位相復調装置に限
定されるものではなく、位相復調装置としては、
例えば電圧制御発振器を含む再変調比較形の位相
復調装置を含め、各種の位相同期検波作用を備え
るバースト状位相変調信号に対応する位相復調装
置に適用できることは言うまでもない。また上記
のような位相復調装置を含む通信の分野のみでは
なく、レーダ、電波航法システムおよび計測制御
等の領域においても、バースト状信号の搬送波を
基準信号として、これに同期する信号の再生処理
に関して、本発明が有効に適用できることは勿論
である。
以上詳細に説明したように、本発明はバースト
状の信号入力に対応して形成される位相同期ルー
プに対し、オンオフ制御機能を有する周波数制御
手段を提供することにより、バースト状信号にお
けるバースト時間の変動に影響されることなく、
常に前記位相同期ループの位相同期特性を正常に
動作させることができるという効果がある。
状の信号入力に対応して形成される位相同期ルー
プに対し、オンオフ制御機能を有する周波数制御
手段を提供することにより、バースト状信号にお
けるバースト時間の変動に影響されることなく、
常に前記位相同期ループの位相同期特性を正常に
動作させることができるという効果がある。
第１図は本発明を構成要素として適用する、位
相復調装置の１例の主要部を示すブロツク図、第
２図は従来のバースト信号用位相制御回路の一例
の主要部を示すブロツク図、第３図ａ，ｂおよび
ｃはそれぞれ従来のバースト信号用位相制御回路
による周波数制御信号電圧生成作用説明図、第４
図は本発明の一実施例の主要部を示すブロツク
図、第５図ａ，ｂ，ｃおよびｄはそれぞれ本発明
の一実施例における動作波形図、第６図は本発明
を構成要素として適用する、他の位相復調装置の
例の主要部を示すブロツク図である。図におい
て、１，２，２９，３０……位相検波器、３……
逆変調器、４，７，３２，３５……周波数変換
器、５，３３……遅延回路、、６，３４……帯域
フイルタ、８，３７……π/2位相推移器、９，３
８……電圧制御発振器、１０，３９……バースト
信号用位相制御回路、１１，１７……加算回路、
１２，１８……減算回路、１３，１４，１５，１
９，２０，２１……乗算器、１６……ピークホー
ルド回路、２２……電圧比較回路、２３……基準
電圧発生回路、２４……スライサ、２５……ワン
シヨツト・トリガ回路、２６……可逆カウンタ、
２７……発振器、２８……Ｄ−Ａ変換器、３１…
…周波数逓倍器、３６……分周器。
相復調装置の１例の主要部を示すブロツク図、第
２図は従来のバースト信号用位相制御回路の一例
の主要部を示すブロツク図、第３図ａ，ｂおよび
ｃはそれぞれ従来のバースト信号用位相制御回路
による周波数制御信号電圧生成作用説明図、第４
図は本発明の一実施例の主要部を示すブロツク
図、第５図ａ，ｂ，ｃおよびｄはそれぞれ本発明
の一実施例における動作波形図、第６図は本発明
を構成要素として適用する、他の位相復調装置の
例の主要部を示すブロツク図である。図におい
て、１，２，２９，３０……位相検波器、３……
逆変調器、４，７，３２，３５……周波数変換
器、５，３３……遅延回路、、６，３４……帯域
フイルタ、８，３７……π/2位相推移器、９，３
８……電圧制御発振器、１０，３９……バースト
信号用位相制御回路、１１，１７……加算回路、
１２，１８……減算回路、１３，１４，１５，１
９，２０，２１……乗算器、１６……ピークホー
ルド回路、２２……電圧比較回路、２３……基準
電圧発生回路、２４……スライサ、２５……ワン
シヨツト・トリガ回路、２６……可逆カウンタ、
２７……発振器、２８……Ｄ−Ａ変換器、３１…
…周波数逓倍器、３６……分周器。
Claims (1)
- １ バースト状信号入力に対応して形成される位
相同期ループの一構成要素として機能し、前記位
相同期ループに含まれる電圧制御発振器に対する
周波数制御信号を生成するバースト信号用位相制
御回路において、前記バースト状信号入力に対応
して生起する断続的な位相誤差信号を、所定の基
準レベルとの比較照合により第１の２値レベル信
号を生成する２値識別回路と、この第１の２値レ
ベル信号をトリガとして所定の第２の２値レベル
信号を発生する発生回路と、この第２の２値レベ
ル信号を入力し積分作用を介して前記電圧制御発
振器に対する周波数制御信号を生成する周波数制
御回路とを備えることを特徴とするバースト信号
用位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349383A JPS59169257A (ja) | 1983-03-16 | 1983-03-16 | バ−スト信号用位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4349383A JPS59169257A (ja) | 1983-03-16 | 1983-03-16 | バ−スト信号用位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59169257A JPS59169257A (ja) | 1984-09-25 |
| JPH0129342B2 true JPH0129342B2 (ja) | 1989-06-09 |
Family
ID=12665235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4349383A Granted JPS59169257A (ja) | 1983-03-16 | 1983-03-16 | バ−スト信号用位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59169257A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140116165A (ko) * | 2012-01-30 | 2014-10-01 | 재팬 마린 유나이티드 가부시키가이샤 | 용접 기능 교육 지원 장치 |
-
1983
- 1983-03-16 JP JP4349383A patent/JPS59169257A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140116165A (ko) * | 2012-01-30 | 2014-10-01 | 재팬 마린 유나이티드 가부시키가이샤 | 용접 기능 교육 지원 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59169257A (ja) | 1984-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4642573A (en) | Phase locked loop circuit for demodulating suppressed carrier signals | |
| US4092606A (en) | Quadraphase demodulation | |
| JPS6119261A (ja) | 周波数変換回路 | |
| US4682118A (en) | Phase shift keying and phase modulation transmission system | |
| EP0055373B1 (en) | Method for demodulating single sideband signals | |
| US4987386A (en) | Coherent phase and frequency recovery method and circuit | |
| EP0059415B1 (en) | System for demodulation of phase-shift keying signals | |
| US3984777A (en) | Carrier wave reproducer device for use in the reception of a multi-phase phase-modulated wave | |
| US4457003A (en) | Time reference tracking loop for frequency hopping systems | |
| EP0259867A2 (en) | Demodulator for psk-modulated signals | |
| US5261120A (en) | Method and apparatus for transmitting a signal with an offset which follows a received signal | |
| JPH0129342B2 (ja) | ||
| US4031471A (en) | Automatic frequency control circuit | |
| JP2992116B2 (ja) | スペクトル拡散通信におけるディジタル変調方式 | |
| JPS60102050A (ja) | バ−スト信号用位相制御回路 | |
| US5991342A (en) | Frequency error detector | |
| JP2877177B2 (ja) | 周波数分割多元接続通信方式における受信装置 | |
| JP3462277B2 (ja) | 搬送波再生回路 | |
| JP2689579B2 (ja) | コスタスループ型復調器の疑似ロック検出回路 | |
| JPS6330049A (ja) | Ｍｓｋ復調回路 | |
| JPH0131814B2 (ja) | ||
| JPH0410777B2 (ja) | ||
| JPS6178250A (ja) | 周波数変換回路 | |
| JPH05276143A (ja) | 信号の伝送装置 | |
| JPS59128853A (ja) | プリアンブル検出器 |