JPH01293437A

JPH01293437A - １０進乗算装置

Info

Publication number: JPH01293437A
Application number: JP12416788A
Authority: JP
Inventors: Shinichi Mihashi; 伸一三橋; Eiki Kamata; 釜田　栄樹
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-05-20
Filing date: 1988-05-20
Publication date: 1989-11-27
Anticipated expiration: 2012-09-17
Also published as: JP2653470B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、絶対値と符号により表現される１０進数の乗
算を行う１０進乗算装置に関するものである。

〔従来の技術〕

従来、一般的な１０進乗算方法として、乗数の１桁の数
値に対応する回数だけ被乗数の加算を繰り返して、１桁
乗算の結果の中間積を求め、桁シフトして桁対応に１桁
乗算の演算を乗数の桁数分だけ繰り返し行って積を求め
る乗算方法がある。

この乗算方法では１乗数の桁の数値をｎ（＝０゜１、・
・・、９）とすれば、１桁当りｎ回の加算が必要である
。このため、平均４．５回／桁の加算が行われる。これ
に対して、各桁の加算を繰り返す乗算方法における各桁
の加算回数を減少して、演算を高速化するため、乗数よ
り切り出した１桁の数値ｎが大きい場合（例えば６以上
の場合）、中間積から被乗数を（１０−ｎ）回減算し、
その上位桁での加算を１回余計にする。これにより、加
算回数を減らすことができ、平均２．９回／桁の加算と
することができる。このように１桁当りの加算回数を減
少させて、乗算演算を高速化する方法がある。

また、１桁当りの加算回数を減少させて乗算演算を高速
化している他の例として１乗数の各桁に対して中間積を
求める加減算を行うために、被乗数ｎ倍数（例えば１倍
数、２倍数、４倍数、８倍数）を発生する倍数回路を設
けて、中間積を求める各桁の加減算の回数を減らす方法
がある。これによると、平均１．４回／桁の加算とする
ことができる。

このように、１桁当りの加減算の回数を減少させて乗算
演算を高速化している１０進乗算装置として、例えば、
特開昭５８−１１９０４７号公報に記載の１０進乗算装
置がある。

〔発明が解決しようとする課題〕

しかしながら、上記のような１０進乗算装置における高
速化は、いずれも乗算処理の中間積を求める乗数の各桁
の１桁当りの加算回数を減少させて乗算演算を高速化し
ているものである。このような１０進乗算装置において
は乗算演算が、乗数の各桁の１桁分の加減算を行う内側
ループ演算のステップと、桁の間の桁シフトを行う内側
ループ演算ステップとを相互に行う外側ループ演算の二
重ループ演算となっている。このため、結局、桁シフト
を行うステップと各桁の加減算を行うステップとが順次
繰り返して行われ、１０進乗算処理が行われることにな
る。したがって、乗算処理の高速化は限られたものであ
った。

本発明の目的は、１０進乗算の演算を更に高速化するこ
とにある。

本発明の他の目的は、１０乗算の演算における桁シフト
を行うステップと各桁の加減算のステップとを同時に並
列して行い、演算時間を短縮した１０進演算装置を提供
することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

〔課題を解決するための手段〕

上記目的を達成するため、本発明においては。

乗数に従って被乗数の加算を繰り返し行い、乗算結果を
求めるｌＯ進乗算装置であって、乗数の奇数桁、偶数桁
に対する中間積を別々に保持する２つのレジスタと、前
記２つのレジスタの一方の中間積と被乗数との加算を行
う１０進加算器と、前記２つのレジスタの他方の中間積
を２桁または１桁シフトするシフタと、前記２つのレジ
スタに格納されたそれぞれの中間積に対して、前記１０
進加算器による１０進加算処理と、前記シフタによる桁
シフト処理を同時に並列して行う演算制御手段とを備え
たことを特徴とする。

〔作用〕

前記手段によれば、１０進乗算装置には、乗数の奇数桁
、偶数桁に対する中間積を別々に保持する２つのレジス
タと、前記２つのレジスタの一方の中間積と被乗数との
加算を行う１０進加算器と、前記２つのレジスタの他方
の中間積２桁または１′　桁シフトするシフタが備えら
れる。演算制御手段は、前記２つのレジスタに格納され
たそれぞれの中間積に対して、前記１０進加算器による
１０進加算処理と、前記シフタによる桁シフト処理を同
時に並列して行う。

ここでは、２つのレジスタには、乗数の奇数桁。

偶数桁に対するそれぞれの中間積が常に別々に保持され
る。一方のレジスタを用いて１桁乗算演算の加算処理を
行っている間に、他方のレジスタを用いて次桁の加算処
理のための２桁右シフトを行う、このため、乗数の奇数
桁、偶数桁に対するそれぞれの中間積を同時に求めるこ
とができる。したがって、１桁乗算演算の加算のステッ
プと１桁シフトのステップを別々に処理する必要がなく
、乗算の演算時間の短縮ができる。このように、乗数の
各桁にしたがって被乗数の加算を繰り返し行う１０進乗
算の演算処理は、各桁における加算処理と桁シフト処理
とが同時に並列して、演算を進行させることができ、乗
算処理を高速に行うことができる。

〔実施例〕

以下、本発明の一実施例を図面を用いて具体的に説明す
る。

第１図は、本発明の一実施例にかかる１０進乗算装置の
要部の構成を示すブロック図である。第１図において、
１は１０進加算器、２はシフタである。シフタ２は制御
信号により１０進１桁または２桁を右に代数シフトする
桁シフトを行う、３は演算制御を行うデコーダ、４は乗
数の桁数（処理回数）を格納し、１桁の演算処理が終了
するごとに１減算していくデジットカウンタである。５
は乗数を格納する乗数レジスタ、６は被乗数を格納する
レジスタ、７は第１の中間積を格納するレジスタ、８は
第２の中間積を格納するレジスタである。９はデジット
カウンタ４の値が減算されるにしたがって切り出す乗数
の桁を最下位桁から上位桁へ順に切換えるセレクタであ
り、１０は制御信号によりレジスタ６の内容をそのまま
出力するかまたは“Ｏ”を出力するゲートである。また
、１１はセレクタであり、制御信号によりレジスタ７の
出力またはレジスタの出力をセレクトして、１０進加算
器１に供給する。ここでのシフタ２．レジスタ６、レジ
スタ８．ゲートエ０．およびセレクタ１１に供給される
制御信号は、デコーダ３により生成される。すなわち、
デコーダ３は、デジットカウンタ４の出力９乗数レジス
タ５から切り出した乗数の各桁の出力、内部カウンタの
出力等の入力条件をデコードして制御信号を生成し出力
する。

このデコーダ３からの制御信号により、乗算の演算処理
の制御が行われる。

第２図は、デコーダにおける入力の条件と出力の制御信
号の関係を規定する制御テーブルを示す図である。第２
図を参照して、１０進乗算装置の動作を説明する。

乗算演算を行うについて、乗数は、符号を除いて乗数レ
ジスタ５に右詰にセットする０乗数レジスタ５の残りの
上位桁部分には“Ｏ”をセットする。また、被乗数（符
号なし）は、乗数の桁数に符号１桁分を加えた桁数だけ
左にシフトして、レジスタ６にセットする。更に、乗数
の桁数をデジットカウンタ４にセットする。

乗算演算のスタートが指示されると、デジットカウンタ
４の値により制御されたセレクタ９が、乗数を格納して
いる乗数レジスタ５から、乗数１桁のデータをセレクト
して信号、ｌ１９Ａを介して。

デコーダ３に入力する。デコーダ３は乗数１桁のデータ
が信号線９Ａから入力されると、信号線９Ａの値、デジ
ットカウンタ４からの信号線４Ａの値、各桁の演算処理
を制御する桁演算制御フラグの信号線３Ａの値、および
内部カウンタ出力の信号、！３Ｂの値から、第２図に示
すような制御テーブルの入力の条件にしたがい、デコー
ド出力の各々の信号線３Ａ、３Ｂ、３Ｃ，３Ｄ、３Ｅ、
３Ｆに制御信号を出力する。

各信号線の出力の初期値は′０”である。デジットカウ
ンタ４の値が１１０１１でなければ、第２図の制御テー
ブルの上側部分の条件により、各々の信号線の制御信号
が出力される０桁演算制御フラグの信号線３Ａが“０”
の状態であれば、信号線９Ａの値すなわち乗数１桁の値
の０〜９にしたがって、各信号線３Ａ〜３Ｆに、それぞ
れの制御信号の値がセットされる。

信号！３Ｄおよび信号線３Ｅの制御信号は、それぞれゲ
ート１０およびセレクタ１１を制御する。レジスタ６の
出力をＡ、レジスタ７の出力をＢ、レジスタ８の出力を
Ｃとすると、ゲート１０およびセレクタ１１の制御によ
り、１０進加算器１はｒＡ＋ＢＪ　、　　ｒＡ＋ｃＪ　
、　＊ｔ：、Ｌｔ　ｒ　”Ｏ”　＋ＣＪ　ノ演算を行う
、すなわち、セレクタ１１は信号線３Ｄの値が“０”で
あるとき、レジスタ７の出力Ｂをセレクトし、信号線３
Ｄの値が１ｎであるとき、しシフタ８の出力Ｃをセレク
トする。また、ゲート１０は、信号線３Ｅの値が“０″
であるとき、レジスタ６の出力Ａをそのまま出力し、信
号線３Ｅの値が“１”であるときは、データ値“０”を
出力する。セレクタ１１およびゲート１０からの出力は
、１０進加算器１に入力され、両値の加算が行われて演
算ｒＡ＋ＢＪ　、ｒＡ＋ｃＪ　、または「“０″＋ＣＪ
が行われる。

信号線３Ｃおよび信号線３Ｆの制御信号は、レジスタ６
、レジスタ８に対するデータの入力制御およびシフタ２
の動作制御を行う、信号線３Ｃの値が“１”であるとき
、シフタ２からの出力がレジスタ８にセットされ、信号
線３Ｃの値が“Ｏ”であるとき、シフタ２の出力はレジ
スタ８にセットされない、信号線３Ｆの値が１”である
と、シフタ２は１桁右にシフトする桁シフト動作を行う
と共に、シフタ２の出力がレジスタ６にセットされる。

信号線３Ｆの値が“０”であるとき、シフタ２は２桁右
にシフトする桁シフト動作を行うが、同時に信号線３Ｆ
の制御信号によるシフタ２の出力のレジスタ６のセット
動作は行われない。

これらの制御信号による動作において、入力の条件とし
て１例えば、デジットカウンタ４の出方線４Ａの値が０
でなく（≠０）、信号線３Ａの値がＯであり、信号線９
Ａの値が「２〜９」のとき、デコーダ３は、信号線３Ｃ
，３Ｄ、３Ｅ、３Ｆにそれぞれパ１”、′１”　　Ｉ′
ＱＩ＋　、ｕＱｎを出力し、１０進加算器１はレジスタ
６の出力Ａとレジスタ８の出力Ｃとの加算を行う、また
、この加算と同時に、シフタ２はレジスタ７の出力を２
桁右にシフトし、シフト結果の出力をレジスタ８にセッ
トする。信号線９Ａの値が「２〜９」の場合には、信号
線３Ａの桁演算制御フラグの値としては１”が出力され
、当該桁における被乗数の加減算が１回で終了しなかっ
たことを示している。次のステップでは、第２図の制御
テーブルにおける条件のデジットカウンタ４の信号４！
４Ａの値がＯでなく（≠０）、信号線３Ａの値が１であ
る場合の動作状態に入る。この動作状態では、加算の残
り回数を示す信号線３Ｂの値（デコーダ３の内部カウン
タの値）を１減算すると共に、他の信号線に、第２図に
示すように、信号線３Ｃ〜３Ｆのすべてに値“Ｏ＋ｔが
出力される。これにより、レジスタ７の出力Ｂとレジス
タ６の出力Ａとの加算が１０進加算器工で行われる。こ
のとき、シフタ２はレジスタ７の出力を２桁右にシフト
するが、信号線３Ｃの値が“ｏｎとなっており、シフタ
２の出力はレジスタ８にセットされない、このように信
号線３Ａの値が“１″の状態では信号線３Ｂの値が１”
になるまで、レジスタ６の値すなわち被乗数とレジスタ
７の値である中間値のデータとの加算が繰り返し行われ
、デコーダの内部カウンタの値（信号線３Ｂの値）の減
算が行われる。その桁の加減算が終了するステップにな
ると、すなわち信号線３Ｂの値が“１”になると、信号
線３Ａには“Ｏ”をセットして、次桁の処理に移る。

また、このときに、デジットカウンタ４の値を１減算す
る。

このように、デジットカウンタ４からの信号線４Ａの値
がＯでなく（≠０）、かつ信号線３Ａの値が′Ｏｎのと
きは、２桁前までの中間積に対し加算処理を始め、同時
に前桁までの加算処理後の中間積を２桁右にシフトする
。２桁右にシフトされた値は、信号線３Ａの出力値が再
び１′０”となり１桁の処理が終るまで、加算に無関係
なレジスタ８に格納される。この操作を、乗数の最上位
桁の処理が終了する（デジットカウンタ４からの信号線
４Ａの値“０”となる）まで繰り返すことにより１乗数
の偶数桁に対する中間積と、奇数桁に対する中間積がそ
れぞれレジスタ７、レジスタ８の一方に得られる。

最終桁の最後の加算時、すなわち信号４１！４Ａの値が
“１”で、信号線３Ａおよび信号線３Ｂの値が共に１”
の状態では、第２図に示す制御テーブルの条件にしたが
って、信号線３Ａの出力の値として“０″がセットされ
、デジットカウンタ４の値が１減算されて、信号、１ｆ
ｔ４Ａの値は“Ｏ”となる０次ステップでは、このよう
な制御信号の条件を受けて、信号！３Ｆの値が１１１　
＃ｊとなるにれにより、シフタ２でレジスタ７の出力Ｂ
を１桁右にシフトした後、シフトした出力がレジスタ６
にセットされる。なお、このときの信号線３Ｃの値はＩ
ｔ　Ｏｐｐであるので、シフトした出力はレジスタ８に
はセットされない、また、このとき、次ステツプのため
に信号線３Ａには“１ｎがセットされる。

信号線３Ａの値として１１”がセットされると。

第２図の制御テーブルの条件にしたがい、信号線３Ｄの
値が１”となり、セレクタ１１がレジスタ８の出力Ｃを
セレクトする。また、信号線３Ｅの値が“０”となるの
で、ゲート１０ではレジスタ６の出力Ａが出力される。

したがって、出力Ｃと出力Ａの両値が１０進加算器１に
より加算され、この加算出力がレジスタ７にセットされ
て、乗算演算の一連の処理が終了する。この最終的な加
算の処理は、奇数桁および偶数桁に対応する２つの中間
積を加算することであり、これにより、所望の乗算結果
の積が得られる。

次に、このような１０進乗算装置における動作の理解を
容易にするため、一つの乗算の例を具体的に説明する。

ここではｒｌｌｌｌＸ１２１Ｊの乗算を行うものとする
。第３ａ図、第３ｂ図および第３ｃ図は１乗算演算の処
理例を各ステップ毎に説明する図である。第３ａ図、第
３ｂ図および第３ｃ図においては、乗算演算の処理例が
１０進加算器１とシフタ２の動作と、レジスタ６〜８の
具体的な内容として、各ステップ毎に示されている。第
３ａ図、第３ｂ図および第３ｃ図を参照して１乗算の演
算の動作例を説明する。

乗算の処理を開始するにあたって、乗数レジスタ５には
符号を除いた乗数のｒ１２１Ｊを右詰めでセットし、ま
た、レジスタ６（出力Ａ）には被乗数ｒｌ　１１１Ｊを
、乗数の桁数「３」に符号分の桁数「１」を加えた４桁
分だけ左にシフトして、数値ｒ００１１１１００００Ｊ
　をセットをする。また、レジスタ７（出力Ｂ）、レジ
スタ８（出力Ｃ）には、初期値としてｒＯＪをセットし
ておく、なお、各レジスタ長は５バイトであり、各レジ
スタには１０桁の１０進数の数値が格納される。

ステップ１では、デジットカウンタ４に格納された桁数
は「３」であるから、信号線４Ａの出力値は「３」とな
る。信号線３Ａの出力値は演算前の初期値の「ｏ」であ
る、信号線９Ａの出力値は乗数の第１番目の桁の値が切
出されて、値「１」がセットされる。このような入力の
条件によりデコーダ３では、第２図に示す制御テーブル
にしたがって、信号線４Ａの値（デジットカウンタ４の
値）を１減算し、信号線３Ａの値を「０」、信号線３Ｂ
の値「０」とすると共に、信号線３Ｃ，信号線３Ｄ、１
帯線３Ｅの制御信号の値を、それぞれ゛（ｉｌｌ　、８
１ｎ、＃Ｑｔ＃とする。これにより、１０進加算器１で
はｒＡ＋ｃＪの加算を行う、すなわちレジスタ６の出力
ＡのｒｏｏｌｌｌｌｏｏｏｏＪとレジスタ８の出力Ｃの
ｒ　００００００００００　Ｊとの加算を行い、加算結
果のｒｏｏｌｌｌｌｏｏｏｏＪをレジスタ７に格納する
。

この結果、ステップ２においては、デジットカウンタ４
に格納されている値は「２」であるから、信号線４Ａの
出力値は「２」となる、信号線３Ａの出力値は「０」と
なり、信号線９Ａの出力値は乗数の第２番目の桁の値が
切出されて、値「２」がセットされる。このような入力
の条件によりデコーダ３では、第２図に示す制御テーブ
ルにしたがって、信号線３Ａの値を「１」、信号線３Ｂ
の値をｒｌＪとすると同時に、信号線３Ｇ、信号線３Ｄ
、信号線３Ｅ、信号線３Ｆの制御信号の値をそれぞれ“
ｌｌ１％１”、′０”、′Ｏｎとする。

このため、１０進加算器１ではｒＡ＋ＣＪの加算を行う
と共に、レジスタ７の出力Ｂを２桁右シフトする。すな
わち、レジスタ６の出力ＡのｒｏｏｌｌｌｌｏｏｏｏＪ
とレジスタ８の出力Ｃのｒ　００００００００００　Ｊ
との加算を行い、加算結果のｒｏｏｌｌｌｌｏｏｏｏＪ
をレジスタ７に入れると同時に、ステップ１の処理結果
であるレジスタ７の出力Ｂ（７）　ｒｏｏｌｌｌｌｏｏ
ｏｏＪ　ヲ２桁右に桁シフトして、シフト結果のｒｏｏ
ｏｏｌｌｌｌｏｏ」をレジスタ８に格納する。

次に、ステップ３の処理となる。ステップ２の処理だけ
では、未だ第２番目の桁の処理は終了しておらず、デジ
ットカウンタ４に格納されている値は「２」であり、信
号、ｉ！４Ａの値は「２」である。信号線３Ａの値は「
１」であり、また信号線３Ｂの値は［１」である、この
ような入力の条件によりデコーダ３は、第２図に示す制
御テーブルにしたがって、信号線３Ａの値を「０」、信
号線３Ｂの値を「０」とし、信号線４Ａの値を１減算す
ると共に、信号線３Ｃ１信号ｍ３Ｄ、信号線３Ｅ、信号
線３Ｆの制御信号の値をそれぞれ“Ｏ″。

ｄＪＱｌｔ、ＪＪＱ”、“０”とする。これらの制御信
号によりｒＡ＋ＢＪの加算を行う。すなわち、レジスタ
６の出力ＡのｒｏｏｌｌｌｌｏｏｏｏＪとレジスタ７の
出力ＢのｒｏｏｌｌｌｌｏｏｏｏＪとの加算を行い、加
算結果のｒｏ０２２２２００００Ｊをレジスタ７に入れ
る。また、このとき、シフタ２はレジスタ７の出力Ｂの
値を２桁右シフトするが、このシフト出力の結果はどの
レジスタにもセットされない。

次のステップ４では、デジットカウンタ４に格納されて
いる値は「１」となり、信号線４Ａの出力値はｒｌＪと
なる。また、信号線３Ａの出力値は「Ｏ」となり、信号
線９Ａの出力値は乗数の第３番目の桁の値が切出されて
、値「１」がセットされる。このような入力の条件によ
りデコーダ３では、第２図に示す制御テーブルにしたが
って、信号線３Ａの値を「０」とし、信号線３Ｂの値を
「０」とし、信号線４Ａの値を１減算すると同時に、信
号線３Ｃ，信号線３Ｄ、信号線３Ｅ、信号線３Ｆの制御
信号の値をそれぞれ゛（ＩＰＺＪＩＰ。

“０″ｔ、ＪＪ＃とする。これより、１０進加算器１で
ｒＡ＋ｃＪの加算を行うと共に、レジスタ７の出力Ｂを
２桁右シフトする。すなわち、レジスタ６の出力Ａのｒ
ｏｏｌｌｌｌｏｏｏｏＪとレジスタ８の出力ｃ〕ｒ００
００１１ＨＯＯＪ　トノｍ算ヲ行イ、加算ａ　果のｒｏ
ｏ１１２２１１００Ｊをレジスタ７に入れると同時に、
ステップ３の処理結果であるレジスタ７の出力Ｂのｒ０
０２２２２００００Ｊを２桁右に桁シフトして、シフト
結果のｒｏｏｏ０２２２２００Ｊをレジスタ８に格納す
る。

この結果、次にステップ５においては、デジットカウン
タ４に格納されている値は「０」となり、信号線４Ａの
出力値は「０」となる、また、信号線３Ａの出力値は「
０」となる。この結果、このような入力の条件によりデ
コーダ３では、第２図に示す制御、テーブルにしたがっ
て、信号線３Ａの値を「１」とすると同時に、信号線３
Ｃ２信号線３Ｆの制御信号の値をそれぞれ“Ｏ”、′１
”として、レジスタ７の出力Ｂの右１桁シフトを行う。

すなわち、レジスタ７ノ出力ＢノｒＯ０１１２２１１０
０」を１桁右に桁シフトして、シフト結果のｒｏｏ０１
１２２１１０Ｊをレジスタ６に格納する。なお、このと
きのシフト結果はレジスタ８には格納されず、レジスタ
８には前のステップ４のシフト結果のｒ　ｏｏｏ。

２２２２００」がそのまま保持されている。

次のステップ６においては、信号線４Ａの出力値がｒＱ
Ｊであり、信号線３Ａの出力値が「１」となっている、
この結果、このような入力の条件によりデコーダ３では
、第２図に示す制御テーブルにしたがって、信号線３Ｃ
，信号線３Ｄ、信号線３Ｅの制御信号の値をそれぞれ“
Ｏ”、′１”。

“０”とする、したがって、１０進加算器ｌにおいては
ｒＡ＋ｃＪの加算を行う。すなわち、レジスタ６の出力
Ａのｒｏｏｏ１１２２１１０Ｊとレジスタ８の出力Ｃの
ｒ００００２２２２００Ｊとの加算を行い、それと同時
に加算結果の右端に符号を入れ、結果の「０００１３４
４３１ＣＪをレジスタ７に入れる。ここでの符号“Ｃ”
は“＋”を意味する。

以上説明したように、本実施例によれば、１０進乗算装
置において、乗数の偶数桁、奇数桁の中間桁の中間積を
別々に保持する２つのレジスタを備えることにより、一
方の中間積に対する加算処理と、他方の中間積の２桁の
桁シフトを同時に行うことができ、演算時間の短縮が可
能となる。

このような１０進乗算装置における乗算演算方式は、各
桁の加減算のステップと桁シフトのステップを順次繰り
返して乗算を行う他の一般の乗算装置に対応可能である
。また、本実施例では２つのレジスタにおける偶数桁と
奇数桁に対する中間積をレジスタ間でやりとりしている
が、それぞれ偶数桁と奇数桁に対する中間積を保持する
レジスタを固定的に設けて、各レジスタ間で中間積をや
りとりしないで処理するような構成とすることもできる
。

以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。

〔発明の効果〕

以上、説明したように１本発明によれば、１０進乗算装
置において、乗数の奇数桁、偶数桁に対する中間積を別
々に保持しておくための２つのレジスタと、このレジス
タの一方の中間積と被乗数の加算を行う１０進加算器と
、２つのレジスタの他方の中間積を１桁または２桁シフ
トするシックを備えることにより、中間積の一方の加算
処理を行っている間に、他方の中間積は次の桁の加算処
理のための桁シフトを行うことが可能となる。このため
、各桁の加算ステップと桁の間に桁シフトステップを順
次別々に処理する必要がなくなり、演算時間が短縮でき
る。

【図面の簡単な説明】

第１図は、本発明の一実施例にかかる１０進乗算装置の
要部の構成を示すブロック図、第２図は、デコーダにお
ける入力の条件と出力の制御信号の関係を規定する制御
テーブルを示す図、第３ａ図、第３ｂ図および第３ｃ図は１乗算演算の処理
例を各ステップ毎に説明する図である。図中、１・・・１０追加算器、２・・・シフタ、３・・
・デコーダ、４・・・デジットカ°ウンタ、５・・・乗
数レジスタ、６，７．８・・・レジスタ、９，１１・・
・セレクタ、１０・・・ゲート。

Claims

【特許請求の範囲】１、乗数に従って被乗数の加算を繰り返し行い、乗算結
果を求める１０進乗算装置であって、乗数の奇数桁、偶
数桁に対する中間積を別々に保持する２つのレジスタと
、前記２つのレジスタの一方の中間積と被乗数との加算
を行う１０進加算器と、前記２つのレジスタの他方の中
間積を２桁または１桁シフトするシフタと、前記２つの
レジスタに格納されたそれぞれの中間積に対して、前記
１０進加算器による１０進加算処理と、前記シフタによ
る桁シフト処理を同時に並列して行う演算制御手段とを
備えたことを特徴とする１０進乗算装置。２、前記１０進加算器による１０進加算処理は、Ｎ桁の
乗数から切り出した１桁の値ｎに従い、桁シフトを行っ
た被乗数をｎ回加算する処理を行い、または被乗数を（
１０−ｎ）回減算してその上位桁で１回余分に加算を行
う処理であることを特徴とする前記特許請求の範囲第１
項に記載の１０進乗算装置。３、前記演算制御手段は、前記Ｎ桁または前記Ｎ桁に符
号部分１桁を含めた桁数だけシフトした被乗数の加算を
、Ｎ桁の乗数から切り出した各桁の値ｎにしたがって繰
り返す内側ループ演算の制御を行い、更に、桁シフトを
行って該内側ループ演算をＮ回行う外側ループ演算の制
御を行うことを特徴とする前記特許請求の範囲第１項に
記載の１０進乗算装置。