JPH01293529A - フレキシブルなドット・ウエーハ・プローブ - Google Patents
フレキシブルなドット・ウエーハ・プローブInfo
- Publication number
- JPH01293529A JPH01293529A JP63185317A JP18531788A JPH01293529A JP H01293529 A JPH01293529 A JP H01293529A JP 63185317 A JP63185317 A JP 63185317A JP 18531788 A JP18531788 A JP 18531788A JP H01293529 A JPH01293529 A JP H01293529A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- integrated circuit
- probe
- tested
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 232
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 239000004020 conductor Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000012360 testing method Methods 0.000 claims description 89
- 239000011248 coating agent Substances 0.000 claims description 30
- 238000000576 coating method Methods 0.000 claims description 30
- 239000012528 membrane Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 230000013011 mating Effects 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 claims 4
- 238000007790 scraping Methods 0.000 claims 1
- 238000010998 test method Methods 0.000 claims 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 132
- 238000006880 cross-coupling reaction Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000001154 acute effect Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000010002 mechanical finishing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000012858 resilient material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/0735—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card arranged on a flexible frame or film
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、半導体ウェーハ・プローブと該半導体ウェ
ーハ・プローブを使用する方法に関し、さらに詳しく言
えば、半導体ウェーハの電気的な完全性と性能を集積さ
れた状態で試験するプローブ・システムに使用されるフ
レキシブルなプローブに関する。
ーハ・プローブを使用する方法に関し、さらに詳しく言
えば、半導体ウェーハの電気的な完全性と性能を集積さ
れた状態で試験するプローブ・システムに使用されるフ
レキシブルなプローブに関する。
(従来の技術)
単一体の回路と超高速ディジタル回路を包有した高密度
集積回路は、半導体ウェーハ上に複数の集積回路を形成
することにより作られている。半導体ウェーハを個々の
回路チップ、ダイまたはデバイスに細かく分割する前に
、各チップ、ダイまたはデバイスは、欠陥を有する回路
を識別するため機能的に試験されなければならない。集
積回路を試験するにさいし、1つの目的は、使用状態の
もとて回路のパラメターと性能を正確に表示することで
ある。使用される装置と方法が高い周波数と高速度での
試験に貢献するものであり、製作が簡単であり、耐久性
を有し、試験のさい実装と固定に必要な手間を最小程度
に抑えることができるものでなければならない。
集積回路は、半導体ウェーハ上に複数の集積回路を形成
することにより作られている。半導体ウェーハを個々の
回路チップ、ダイまたはデバイスに細かく分割する前に
、各チップ、ダイまたはデバイスは、欠陥を有する回路
を識別するため機能的に試験されなければならない。集
積回路を試験するにさいし、1つの目的は、使用状態の
もとて回路のパラメターと性能を正確に表示することで
ある。使用される装置と方法が高い周波数と高速度での
試験に貢献するものであり、製作が簡単であり、耐久性
を有し、試験のさい実装と固定に必要な手間を最小程度
に抑えることができるものでなければならない。
相互に接続された回路要素の個々の要素のパラメーター
と性能を正確に表示するため、効果的なプローブ・シス
テムによれば、はぼ同じ平面に位置しているICチップ
の接触要素が係合され、電気的な試験信号を確実かつ繰
り返し可能に伝達するよう、ICチップの接触要素間の
適切な係合が確保されるようになっている。鏡像状態の
接触要素を使用したプレーナー化されたプローブ・シス
テム(planarized probesyste
m)によれば、プローブ・システムの接触要素とICチ
ップの接触要素との間に許容可能なレベルの係合力を確
実に保持することができ、しかして、接触パッドかつ/
または下に位置する半導体の基体が受ける物理的な損傷
を最小程度に抑えることができるとともに、ウェーハ・
プローブ要素の変形を効果的になくすことができるよう
になっている。
と性能を正確に表示するため、効果的なプローブ・シス
テムによれば、はぼ同じ平面に位置しているICチップ
の接触要素が係合され、電気的な試験信号を確実かつ繰
り返し可能に伝達するよう、ICチップの接触要素間の
適切な係合が確保されるようになっている。鏡像状態の
接触要素を使用したプレーナー化されたプローブ・シス
テム(planarized probesyste
m)によれば、プローブ・システムの接触要素とICチ
ップの接触要素との間に許容可能なレベルの係合力を確
実に保持することができ、しかして、接触パッドかつ/
または下に位置する半導体の基体が受ける物理的な損傷
を最小程度に抑えることができるとともに、ウェーハ・
プローブ要素の変形を効果的になくすことができるよう
になっている。
この分野の産業で一般に使用されている半導体ウェーハ
試験体系が、第1図に例示されている。
試験体系が、第1図に例示されている。
個々の集積回路、すなわち、チップ、ダイまたはデバイ
スが多数、第1の段階で半導体ウェーハ上に形成される
。個々の集積回路は、第2の段階で直流を使用して電気
的な完全性について試験される。しかるのち、個々の集
積回路は、第3の段階で使用可能な輪郭に実装される。
スが多数、第1の段階で半導体ウェーハ上に形成される
。個々の集積回路は、第2の段階で直流を使用して電気
的な完全性について試験される。しかるのち、個々の集
積回路は、第3の段階で使用可能な輪郭に実装される。
例えば、前記集積回路は、フラットパック(f Iat
pack)または二重のインライン・パッケイジ(du
alin−1inepackage)の中に取り付けら
れる。しかるのち、取り付けられた集積回路は、最後の
段階で性能について試験される。欠陥を有する個々の集
積回路は、第2の段階と最後の段階のどちらかで不合格
品として取り除かれる。一般に、集積回路のうち約60
から80%が、第2の段階で合格となり、実装された集
積回路のうち約85%が、最後の段階で合格となる。
pack)または二重のインライン・パッケイジ(du
alin−1inepackage)の中に取り付けら
れる。しかるのち、取り付けられた集積回路は、最後の
段階で性能について試験される。欠陥を有する個々の集
積回路は、第2の段階と最後の段階のどちらかで不合格
品として取り除かれる。一般に、集積回路のうち約60
から80%が、第2の段階で合格となり、実装された集
積回路のうち約85%が、最後の段階で合格となる。
(発明が解決しようとする課題)
上述のウェーハ試験体系に付随していくつかの欠点があ
ることが明らかにされている。第3の段階で集積回路を
実装するさいに最も費用がかかる。
ることが明らかにされている。第3の段階で集積回路を
実装するさいに最も費用がかかる。
この結果、最後の段階で不合格品として取り除かれた実
装ずみの集積回路が非常に費用がかかることが明らかに
なっている。図示された試験体系に必要な全体の期間は
12週間にも及ぶ。もし、最後の段階で実施された性能
試験の結果、集積回路が欠陥のあるやり方で製造されて
いることが判明したときは、最初の段階におけるウェー
ハの製造プロセスを修正するためのフィードバックが時
機を失っしたことになり、半導体の製造を中止しなけれ
ばならない結果となる。
装ずみの集積回路が非常に費用がかかることが明らかに
なっている。図示された試験体系に必要な全体の期間は
12週間にも及ぶ。もし、最後の段階で実施された性能
試験の結果、集積回路が欠陥のあるやり方で製造されて
いることが判明したときは、最初の段階におけるウェー
ハの製造プロセスを修正するためのフィードバックが時
機を失っしたことになり、半導体の製造を中止しなけれ
ばならない結果となる。
従来の方法の1つは、試験されるICチップの末端接触
パッドと物理的に係合する先端を有する複数のプローブ
・ニードルを採用している。このような従来の技術の代
表的な例が、米国特許第4.382.228号と、同第
4.518.914号と、同第4.567.433号と
、同第4.593.243号に開示され、図解されてい
る。ニードル・プローブ・システムは、−殻内には低密
度のICチップのパラメーターを判定する効果的な手段
であるが、いくつかの欠点を備えているので、高密度な
ICチップを試験するために前記システムを利用するこ
とは少なくなっている。
パッドと物理的に係合する先端を有する複数のプローブ
・ニードルを採用している。このような従来の技術の代
表的な例が、米国特許第4.382.228号と、同第
4.518.914号と、同第4.567.433号と
、同第4.593.243号に開示され、図解されてい
る。ニードル・プローブ・システムは、−殻内には低密
度のICチップのパラメーターを判定する効果的な手段
であるが、いくつかの欠点を備えているので、高密度な
ICチップを試験するために前記システムを利用するこ
とは少なくなっている。
まず、複数のニードルの先端がほぼ同じ平面内に位置す
るためには、プローブ・ニードルは、ニードルの先端を
所要の許容公差の範囲、すなわち、所要のプレーナー化
度(degree ofp Iana r i za
t ton)の範囲内に入れるために砂かけまたはや
すりかけによる機械的な仕上げを必要としている。ニー
ドルの先端仕上げは時間を費やし、費用のかかるプロセ
スであるので、プローブ・アッセンブリ自身が損傷を受
ける結果を招くおそれがある。
るためには、プローブ・ニードルは、ニードルの先端を
所要の許容公差の範囲、すなわち、所要のプレーナー化
度(degree ofp Iana r i za
t ton)の範囲内に入れるために砂かけまたはや
すりかけによる機械的な仕上げを必要としている。ニー
ドルの先端仕上げは時間を費やし、費用のかかるプロセ
スであるので、プローブ・アッセンブリ自身が損傷を受
ける結果を招くおそれがある。
ニードル・タイプのプローブはICチップの接触パッド
と物理的に係合するので、初期の係合の間、えぐり取り
のごとき作業によりパッドのために損傷を受ける傾向が
見られる。さらに、係合したニードルに不均一に圧力が
作用すると、接触圧力がパッドを介して下に位置してい
るウェーハ組織に伝達され、ウェーハ組織が損傷をこう
むる結果となるおそれがある。
と物理的に係合するので、初期の係合の間、えぐり取り
のごとき作業によりパッドのために損傷を受ける傾向が
見られる。さらに、係合したニードルに不均一に圧力が
作用すると、接触圧力がパッドを介して下に位置してい
るウェーハ組織に伝達され、ウェーハ組織が損傷をこう
むる結果となるおそれがある。
ニードル・タイプのプローブ・アッセンブリと関連した
別の問題は、ニードルを適切にプローブ・アッセンブリ
に接続させるために実施しなければならない時間と熟練
の面から見た手間の程度である。そのほか、プローブ・
ニードル・システムで可能な小型化の程度に関する下限
が、高密度のICチップを試験するためにニードル・タ
イプのプローブを利用することを制約している。さらに
、(1メガヘルツ以上の)高い周波数では、ニードルと
該ニードルを外部の試験装置に接続する線状の導体との
間の特徴的なインピーダンスを制御することが困難であ
る。
別の問題は、ニードルを適切にプローブ・アッセンブリ
に接続させるために実施しなければならない時間と熟練
の面から見た手間の程度である。そのほか、プローブ・
ニードル・システムで可能な小型化の程度に関する下限
が、高密度のICチップを試験するためにニードル・タ
イプのプローブを利用することを制約している。さらに
、(1メガヘルツ以上の)高い周波数では、ニードルと
該ニードルを外部の試験装置に接続する線状の導体との
間の特徴的なインピーダンスを制御することが困難であ
る。
電気的に相互に接続されるデバイス間の非プレーナー化
(nonplanarization)を補償する別の
方法は、米国特許第4.453.795号と同第4.1
25.310号に開示されているように、2列の正しく
合わさった接触パッドのうちに一方の上に金属製の導電
性ボタンを形成することであ。正しく合わさった列をな
す接触パッドは、加圧された状態のもとで押し合わされ
ることにより電気的に相互に接続される。接触パッド間
のブレナリテイ(planarity)の偏差は、金属
製のボタンの対応した変形と圧縮パッドの対応した変形
により補償されている。
(nonplanarization)を補償する別の
方法は、米国特許第4.453.795号と同第4.1
25.310号に開示されているように、2列の正しく
合わさった接触パッドのうちに一方の上に金属製の導電
性ボタンを形成することであ。正しく合わさった列をな
す接触パッドは、加圧された状態のもとで押し合わされ
ることにより電気的に相互に接続される。接触パッド間
のブレナリテイ(planarity)の偏差は、金属
製のボタンの対応した変形と圧縮パッドの対応した変形
により補償されている。
これらの相互接続の欠点の1つは、接触パッドと弾性を
有する金属製のボタンが硬い基体上に形成されているこ
とである。基体は外部のプレッシャー・プレートにより
加圧状態のもとで押し合わされるので、過剰な力が金属
製のボタンによりボタンのない接触パッドに伝達され、
該接触パッドまたは下に位置している硬い基体が損傷を
受けるおそれがある。加えて、金属製のボタンが塑性変
形する結果、変形が生じた箇所で電気的な不連続部が現
れ、このため、パラメーターかつ/または性能上の情報
がプローブ・システムから消失する結果となる。
有する金属製のボタンが硬い基体上に形成されているこ
とである。基体は外部のプレッシャー・プレートにより
加圧状態のもとで押し合わされるので、過剰な力が金属
製のボタンによりボタンのない接触パッドに伝達され、
該接触パッドまたは下に位置している硬い基体が損傷を
受けるおそれがある。加えて、金属製のボタンが塑性変
形する結果、変形が生じた箇所で電気的な不連続部が現
れ、このため、パラメーターかつ/または性能上の情報
がプローブ・システムから消失する結果となる。
(課題を解決するための手段)
従来のウェーハ・プローブ・システムに付随する欠点を
解消するため、本発明は、半導体ウェーハ上で、すなわ
ち、第1図に点線により図示されている第2の段階で集
積回路の電気的な完全性と性能の両方を試験するために
使用することができるフレキシブルなドット・ウェーハ
・プローブであつて、ウェーハ・プローブ・システムを
提供するものである。両方の特性について試験された結
果がパスした集積回路だけが、引き続き使用に供するた
めに実装される。これにより、実装された集積回路のう
ち不良品を取り除くことに関連した費用をなくすことが
できる。さらに、この段階で完全な試験を行うことによ
り、実質的には不適切に製造された半導体ウェーハを取
り除くことより成る製造状態の修正を行うため、−殻内
には数時間内に時機を得たフィードバックを行うことが
可能である。
解消するため、本発明は、半導体ウェーハ上で、すなわ
ち、第1図に点線により図示されている第2の段階で集
積回路の電気的な完全性と性能の両方を試験するために
使用することができるフレキシブルなドット・ウェーハ
・プローブであつて、ウェーハ・プローブ・システムを
提供するものである。両方の特性について試験された結
果がパスした集積回路だけが、引き続き使用に供するた
めに実装される。これにより、実装された集積回路のう
ち不良品を取り除くことに関連した費用をなくすことが
できる。さらに、この段階で完全な試験を行うことによ
り、実質的には不適切に製造された半導体ウェーハを取
り除くことより成る製造状態の修正を行うため、−殻内
には数時間内に時機を得たフィードバックを行うことが
可能である。
(作用と効果)
本発明に係るウェーハ・プローブは、ICチップの接触
要素または下に位置する半導体の基体を損傷させるおそ
れなく、良好な電気的な連続性を確保することができる
許容可能なレベルの力でウェーハ・プローブの丸められ
た接触要素または突起を強制的に試験されるICチップ
の接触要素と物理的かつ電気的に係合させるためにZ軸
方向にフレキシブルな輪郭を備えている。
要素または下に位置する半導体の基体を損傷させるおそ
れなく、良好な電気的な連続性を確保することができる
許容可能なレベルの力でウェーハ・プローブの丸められ
た接触要素または突起を強制的に試験されるICチップ
の接触要素と物理的かつ電気的に係合させるためにZ軸
方向にフレキシブルな輪郭を備えている。
フレキシブルなドット・ウェーハ・プローブであつて、
ウェーハ・プローブは、複数のインターフェイス接触パ
ッドを有するプローブ基板と、向きぎめ開口と、プロー
ブ基板を電気的に外部の試験装置に統合する手段とを備
えている。ウェーハ・プローブはまた、プローブ基板と
電気的に統合されるようにされたウェー7トプローブ・
ヘッドを備えており、該ウェーハ・プローブ・ヘッドは
、支持部材上に取り付けられているあらかじめ形成され
た弾性を有する皮膜を備えている。支持部材は、プロー
ブ基板の向きぎめ開口と整列した中心開口を備えており
、これにより、試験されるICチップを妨げられること
なく目視することが可能である。プレッシャー・パッド
は、皮膜のために弾性を有する係合支持体を提供すると
ともに、正しく合わさった状態で支持部材上に皮膜を取
り付けることができるようにするための整列ピンを提供
している。
ウェーハ・プローブは、複数のインターフェイス接触パ
ッドを有するプローブ基板と、向きぎめ開口と、プロー
ブ基板を電気的に外部の試験装置に統合する手段とを備
えている。ウェーハ・プローブはまた、プローブ基板と
電気的に統合されるようにされたウェー7トプローブ・
ヘッドを備えており、該ウェーハ・プローブ・ヘッドは
、支持部材上に取り付けられているあらかじめ形成され
た弾性を有する皮膜を備えている。支持部材は、プロー
ブ基板の向きぎめ開口と整列した中心開口を備えており
、これにより、試験されるICチップを妨げられること
なく目視することが可能である。プレッシャー・パッド
は、皮膜のために弾性を有する係合支持体を提供すると
ともに、正しく合わさった状態で支持部材上に皮膜を取
り付けることができるようにするための整列ピンを提供
している。
皮膜は、基面と、該基部とほぼ平行に位置するよう基部
から対称的または非対称的に延在したタブとを備えたフ
レキシブルな輪郭に弾性を有する誘電材料から形成され
ている。各タブは、支持部材上に皮膜を適切に取り付け
るようにするため、対応した整列ピンを差し入れるよう
にされた整列オリフィスを備えている。ウェーハ整列開
口は、基面に形成されていて、中心開口と向きぎめ開口
と組み合わされた状態で、フレキシブルなドット・ウェ
ーハ・プローブであつて、ウェーハ・プローブを通りZ
軸に沿った遮られることがない目視線を提供している。
から対称的または非対称的に延在したタブとを備えたフ
レキシブルな輪郭に弾性を有する誘電材料から形成され
ている。各タブは、支持部材上に皮膜を適切に取り付け
るようにするため、対応した整列ピンを差し入れるよう
にされた整列オリフィスを備えている。ウェーハ整列開
口は、基面に形成されていて、中心開口と向きぎめ開口
と組み合わされた状態で、フレキシブルなドット・ウェ
ーハ・プローブであつて、ウェーハ・プローブを通りZ
軸に沿った遮られることがない目視線を提供している。
−列の突起が、プローブ基板のインターフェイス接触パ
ッド・パターンに対応した鏡像パターンをなして各タブ
上に形成されている。突起は、変形を伴うことなく、プ
ローブ基板の対応したインターフェイス接触パッドと物
理的かつ電気的に係合している。各列の突起は、支持部
材の対応した弾性を有するプレッシャー・パッドと正し
く合わさった状態に整列されている。
ッド・パターンに対応した鏡像パターンをなして各タブ
上に形成されている。突起は、変形を伴うことなく、プ
ローブ基板の対応したインターフェイス接触パッドと物
理的かつ電気的に係合している。各列の突起は、支持部
材の対応した弾性を有するプレッシャー・パッドと正し
く合わさった状態に整列されている。
ウェーハ接触パッドは、ウェーハ整列開口の回りで基部
部材上に形成されている。ウェーハ接触バッドは、試験
されるICチップまたは複数のICチップのフラットな
接触要素のパターンに対応した鏡像パターンをなして形
成されている。突起は、各ウェーハ接触パッド上に形成
されており、変形を伴うことなく、対応したICチップ
接触要素と物理的かつ電気的に係合するよう機能する。
部材上に形成されている。ウェーハ接触バッドは、試験
されるICチップまたは複数のICチップのフラットな
接触要素のパターンに対応した鏡像パターンをなして形
成されている。突起は、各ウェーハ接触パッド上に形成
されており、変形を伴うことなく、対応したICチップ
接触要素と物理的かつ電気的に係合するよう機能する。
試験されるICチップの接触要素が半田付けされたカラ
ムである場合、突起はなくともよい。ウェーハ接触パッ
ドの列は、弾性を有するプレッシャー・パッドと正しく
合わさった状態に整列されている。
ムである場合、突起はなくともよい。ウェーハ接触パッ
ドの列は、弾性を有するプレッシャー・パッドと正しく
合わさった状態に整列されている。
同平面の線状の導体が、ウェーハ接触パッドとタブ上に
形成された突起の列との間に電気的な連続性を提供する
よう皮膜上に形成されている。同平面の線状の導体のパ
ターンは、フレキシブルなドツト−ウェーハ・プローブ
にユニークで特徴的なインピーダンスを提供するよう設
定されている。
形成された突起の列との間に電気的な連続性を提供する
よう皮膜上に形成されている。同平面の線状の導体のパ
ターンは、フレキシブルなドツト−ウェーハ・プローブ
にユニークで特徴的なインピーダンスを提供するよう設
定されている。
ウェーハ整列開口が形成されているので、フレキシブル
なドット・ウェーハ・プローブであつて、ウェーハ・プ
ローブを試験されるIcチップの接触要素と容易に整列
させることができる。ウェーハ整列開口を利用すること
によりX軸方向とY軸方向に整列を行うことができる。
なドット・ウェーハ・プローブであつて、ウェーハ・プ
ローブを試験されるIcチップの接触要素と容易に整列
させることができる。ウェーハ整列開口を利用すること
によりX軸方向とY軸方向に整列を行うことができる。
試験されるICチップに関してフレキシブルなドット・
ウェーハ・プローブであつて、ウェーハ・プローブを相
対的に微小移動させると、接触要素がすりみがかれるか
、またはこすられるので、酸化物の層を取り除くことが
でき、これにより、試験されるIcチップに関するフレ
キシブルなドット・ウェーハ・プローブであつて、ウェ
ーハ・プローブの電気的な完全性を高めることができる
。
ウェーハ・プローブであつて、ウェーハ・プローブを相
対的に微小移動させると、接触要素がすりみがかれるか
、またはこすられるので、酸化物の層を取り除くことが
でき、これにより、試験されるIcチップに関するフレ
キシブルなドット・ウェーハ・プローブであつて、ウェ
ーハ・プローブの電気的な完全性を高めることができる
。
ウェーハを試験するにさいしては、ウェーハ・プローブ
・ヘッドは、プローブ基板と組み合わされた状態で、半
導体ウェーハと外部の電子的な試験装置との間でインタ
ーフェイスされるので、ウェーハ接触パッドの突起はI
Cチップ接触要素と物理的かつ電気的に係合する。フレ
キシブルなドット・ウェーハ・プローブであつて、ウェ
ーハ・プローブはフレキシブルに形成されているから、
各突起は、許容可能なレベルの力、すなわち、良好な電
気的連続性を確保するには十分であるが、インターフェ
イス接触要素または下に位置する半導体の基体を損傷さ
せないようなレベルの力で対応したICチップ接触要素
と強制的に係合することになる。したがって、フレキシ
ブルなドット・ウェーハ・プローブであつて、ウェーハ
・プローブは、試験装置と試験されるICチップとの間
で電気的な連続性を維持することができる。許容可能な
力のレベルで突起が変形することはない。
・ヘッドは、プローブ基板と組み合わされた状態で、半
導体ウェーハと外部の電子的な試験装置との間でインタ
ーフェイスされるので、ウェーハ接触パッドの突起はI
Cチップ接触要素と物理的かつ電気的に係合する。フレ
キシブルなドット・ウェーハ・プローブであつて、ウェ
ーハ・プローブはフレキシブルに形成されているから、
各突起は、許容可能なレベルの力、すなわち、良好な電
気的連続性を確保するには十分であるが、インターフェ
イス接触要素または下に位置する半導体の基体を損傷さ
せないようなレベルの力で対応したICチップ接触要素
と強制的に係合することになる。したがって、フレキシ
ブルなドット・ウェーハ・プローブであつて、ウェーハ
・プローブは、試験装置と試験されるICチップとの間
で電気的な連続性を維持することができる。許容可能な
力のレベルで突起が変形することはない。
添付図面を参照した以下の詳細な説明を精読することに
より、本発明をより完全に理解することができるととも
に、本発明に付随する特長と特徴をより容易に理解する
ことができよう。
より、本発明をより完全に理解することができるととも
に、本発明に付随する特長と特徴をより容易に理解する
ことができよう。
(実施例)
以下、同じ要素または類似した要素には同じ参照数字が
付されている添付図面を参照しながら本発明の詳細な説
明する。
付されている添付図面を参照しながら本発明の詳細な説
明する。
本発明に係るフレキシブルなドット・ウェーハ・プロー
ブであつて、ウェーハ・プローブ10(以下、単にウェ
ーハ・プローブと称す)の横断面図が第2図に示されて
いる。
ブであつて、ウェーハ・プローブ10(以下、単にウェ
ーハ・プローブと称す)の横断面図が第2図に示されて
いる。
ウェーハ・プローブ10は、ウェーハ・プローブ・ヘッ
ド12と、プローブ基板14と、応力解放部材16と、
組み立て用のねじ18とより成る。
ド12と、プローブ基板14と、応力解放部材16と、
組み立て用のねじ18とより成る。
組み立て用のねじ18は、応力解放部材16とプローブ
基板14に形成された穴を通って挿入され、ウェーハ・
プローブ・ヘッド2の対応したねじ穴に螺合される。プ
ローブ基板14は、応力解放部材16の近傍に配置され
ている外部の試験装置(図示せず)と接続されている。
基板14に形成された穴を通って挿入され、ウェーハ・
プローブ・ヘッド2の対応したねじ穴に螺合される。プ
ローブ基板14は、応力解放部材16の近傍に配置され
ている外部の試験装置(図示せず)と接続されている。
ウェーハ・プローブ・ヘッド12は、以下に詳述されて
いるように試験されるICチップ、グイまたはデバイス
と接続される。
いるように試験されるICチップ、グイまたはデバイス
と接続される。
この明細書に使用されている試験されるICチップを言
う場合、一般に、半導体上に形成された集積回路がこれ
に含まれている。すなわち、ICチップには、1つまた
は複数のチップ、または1つまたは複数のグイ、または
1つまたは複数の電子デバイスまたはこれらを組み合わ
せたものが含まれていることを理解していただきたい。
う場合、一般に、半導体上に形成された集積回路がこれ
に含まれている。すなわち、ICチップには、1つまた
は複数のチップ、または1つまたは複数のグイ、または
1つまたは複数の電子デバイスまたはこれらを組み合わ
せたものが含まれていることを理解していただきたい。
チップは、この明細書には書面による開示を容易にすた
め、単一の呼び名で使用されている。エウーハ・プロー
ブ10はまた、多数のチップ、グイまたはデバイスまた
はこれらを組み合わせたものを同時に試験するために利
用することができることを理解していただきたい。
め、単一の呼び名で使用されている。エウーハ・プロー
ブ10はまた、多数のチップ、グイまたはデバイスまた
はこれらを組み合わせたものを同時に試験するために利
用することができることを理解していただきたい。
第3A図と第3B図に分解した状態の斜視図により示さ
れているウェーハ・プローブ・ヘッド12は、皮膜支持
部材22上で所定の整列状態に取り付けられた弾性を有
する形成可能な皮膜20を備えている。第3A図と第3
B図を参照すれば、弾性を有する形成可能な皮膜20と
支持部材22の主表面の斜視図が示されている。図面に
示されている支持部材22は、X軸とY軸の両方向に見
て最も広い部分の長さが約66mm (2,6インチ)
のへ角形の構造を呈していて、(Y軸の方向に見た)厚
さが約4.7mm (0,18フインチ)である。
れているウェーハ・プローブ・ヘッド12は、皮膜支持
部材22上で所定の整列状態に取り付けられた弾性を有
する形成可能な皮膜20を備えている。第3A図と第3
B図を参照すれば、弾性を有する形成可能な皮膜20と
支持部材22の主表面の斜視図が示されている。図面に
示されている支持部材22は、X軸とY軸の両方向に見
て最も広い部分の長さが約66mm (2,6インチ)
のへ角形の構造を呈していて、(Y軸の方向に見た)厚
さが約4.7mm (0,18フインチ)である。
陽極処理されたアルミニウムから形成されている皮膜支
持部材22は、第3A図と第3B図には矩形の形状とし
て示されている中央開口24と、シリコーンのごとき弾
性を有する材料から形成されていて主表面上に設けられ
た弾性を有するプレッシャー・パッド26と28とを備
えている。4つのプレッシャー・パッド26は、中央開
口24の回りに該中央開口24から同距離のところで長
方形の幾何学的な形状をなして第1の主表面上に設けら
れている。矩形のプレッシャー・パッド28は、第3B
図に示されている第2の主表面上に設けられている。
持部材22は、第3A図と第3B図には矩形の形状とし
て示されている中央開口24と、シリコーンのごとき弾
性を有する材料から形成されていて主表面上に設けられ
た弾性を有するプレッシャー・パッド26と28とを備
えている。4つのプレッシャー・パッド26は、中央開
口24の回りに該中央開口24から同距離のところで長
方形の幾何学的な形状をなして第1の主表面上に設けら
れている。矩形のプレッシャー・パッド28は、第3B
図に示されている第2の主表面上に設けられている。
多数の整列用ピン30が第3A図に示されている支持部
材22の一方の主表面から突設されており、このうちの
2つの整列用ピン30は、以下に詳述されている皮膜2
0の要素に対応してシリコーン製のプレッシャー・パッ
ド26と関連して配置されている。第3B図に例示され
ているように、整列用ピン30のうちの2つは、支持部
材22に関する皮膜20の整列を容易に行うことできる
ようにするため、支持部材22に貫設されている。
材22の一方の主表面から突設されており、このうちの
2つの整列用ピン30は、以下に詳述されている皮膜2
0の要素に対応してシリコーン製のプレッシャー・パッ
ド26と関連して配置されている。第3B図に例示され
ているように、整列用ピン30のうちの2つは、支持部
材22に関する皮膜20の整列を容易に行うことできる
ようにするため、支持部材22に貫設されている。
整列用ピン30はまた、プローブ基板14に対するウェ
ーハ・プローブ・ヘッド12の整列を容易に行うことが
できる働きをしている。
ーハ・プローブ・ヘッド12の整列を容易に行うことが
できる働きをしている。
皮膜20への接近を可能にするため、中央開口24と各
プレッシャー・パッド26との間で支持部材22を貫通
して細長い開口32が形成されている。皮膜20に形成
されたコンデンサーCを取り外すための隙間を用意する
ため、第3B図に示されているように、支持部材22に
スロット34が形成されいる。ウェーハ・プローブ・ヘ
ッド12をプローブ基板14に結合するためのねし穴3
6が、支持用部材22の周囲の回りに対称的に形成され
ている。
プレッシャー・パッド26との間で支持部材22を貫通
して細長い開口32が形成されている。皮膜20に形成
されたコンデンサーCを取り外すための隙間を用意する
ため、第3B図に示されているように、支持部材22に
スロット34が形成されいる。ウェーハ・プローブ・ヘ
ッド12をプローブ基板14に結合するためのねし穴3
6が、支持用部材22の周囲の回りに対称的に形成され
ている。
第3A図と第3B図を参照すれば、例示されている皮膜
20は、フレクシプルな形状を呈していて、内表面と外
表面とを有する基面38と、該基面38から対称的に延
在した内表面と外表面とを有する4つのタブ40を備え
ている。また、タブ40の数は4つより多くてもさしつ
かえないことと、タブ40を他の形状に形成してもさし
つかえないことと、特殊な用途に応じて、基面38から
非対称的にタブ40を延在させてもさしつかえないこと
とを理解していただきたい。タブ40はU字状のプロヒ
ールをなして基面38から延在しているので、タブ40
の末端は、基面38の内表面にほぼ平行な面内に位置し
ている。2つの整列用間口42は、各タブ40の末端の
近傍に形成されていて、支持部材22から突設されてい
る対応した固定の整列用ピン30を差し入れることがで
きるよう寸法ぎめされている。
20は、フレクシプルな形状を呈していて、内表面と外
表面とを有する基面38と、該基面38から対称的に延
在した内表面と外表面とを有する4つのタブ40を備え
ている。また、タブ40の数は4つより多くてもさしつ
かえないことと、タブ40を他の形状に形成してもさし
つかえないことと、特殊な用途に応じて、基面38から
非対称的にタブ40を延在させてもさしつかえないこと
とを理解していただきたい。タブ40はU字状のプロヒ
ールをなして基面38から延在しているので、タブ40
の末端は、基面38の内表面にほぼ平行な面内に位置し
ている。2つの整列用間口42は、各タブ40の末端の
近傍に形成されていて、支持部材22から突設されてい
る対応した固定の整列用ピン30を差し入れることがで
きるよう寸法ぎめされている。
主として、皮膜20を形成している間、皮膜20を整列
させるため、第3A図に示されているように、2つの補
足的な整列用開口44が基面38を貫通して形成されて
いる。これらの開口44は、第3Bに示されているよう
に、支持部材22の主表面から突設された整列用ピン3
0を差し入れることができるよう寸法ぎめされている。
させるため、第3A図に示されているように、2つの補
足的な整列用開口44が基面38を貫通して形成されて
いる。これらの開口44は、第3Bに示されているよう
に、支持部材22の主表面から突設された整列用ピン3
0を差し入れることができるよう寸法ぎめされている。
図示されているフレキシブルな皮膜20には、基面26
の中心に透明な矩形46が形成されている。第3A図に
示されている基面38の内表面は、金属製の基準面とし
て形成されていて、コンデンサー〇を備えている。これ
らのコンデンサー〇のうち1つだけが図示されているに
すぎない。
の中心に透明な矩形46が形成されている。第3A図に
示されている基面38の内表面は、金属製の基準面とし
て形成されていて、コンデンサー〇を備えている。これ
らのコンデンサー〇のうち1つだけが図示されているに
すぎない。
図解の目的上、三角形として第3A図と第3B図に示さ
れているウェーハ配列用開口48は、透明な矩形46を
貫通して中心に形成されていて、斜辺50と第1の辺5
2と第2の辺54とを備えている。辺に沿いかつ直角の
頂点に配置された3つの基準マークが、ウェーハ・プロ
ーブ10を試験されるICチップに関しX軸とY軸とY
軸の方向に整列させるために使用されていることは理解
していたでけよう。したがって、図示されているウェー
ハ整列用開口48の代わりに、3つのウェーハ整列用の
穴50′と52′と54′または同等の要素を使用して
さしつけないことは理解していただけよう。
れているウェーハ配列用開口48は、透明な矩形46を
貫通して中心に形成されていて、斜辺50と第1の辺5
2と第2の辺54とを備えている。辺に沿いかつ直角の
頂点に配置された3つの基準マークが、ウェーハ・プロ
ーブ10を試験されるICチップに関しX軸とY軸とY
軸の方向に整列させるために使用されていることは理解
していたでけよう。したがって、図示されているウェー
ハ整列用開口48の代わりに、3つのウェーハ整列用の
穴50′と52′と54′または同等の要素を使用して
さしつけないことは理解していただけよう。
本発明に係るウェーハ・プローブ・ヘッド12は、第1
の辺52と第2の辺54が既知の寸法X詠Ylを有する
よう設計され製造されている。第1と第2の辺52と5
4に関する突起またはウェーハ接触パッドのX軸方向と
Y軸方向の位置も既知の設計上のパラメーターである。
の辺52と第2の辺54が既知の寸法X詠Ylを有する
よう設計され製造されている。第1と第2の辺52と5
4に関する突起またはウェーハ接触パッドのX軸方向と
Y軸方向の位置も既知の設計上のパラメーターである。
同様に、試験されるICチップの外側の寸法は、ウェー
ハ製遺業者により特別に設定された既知にパラメーター
X、とY、である。X!とY、に関係したICチップの
接触要素の位置も、既知の設計上のパラメーターである
。
ハ製遺業者により特別に設定された既知にパラメーター
X、とY、である。X!とY、に関係したICチップの
接触要素の位置も、既知の設計上のパラメーターである
。
試験されるICチップの対応したエツジと正しく合わさ
れた状態にウェーハ整列開口48の第1と第2の辺52
と54を位置ぎめすることにより整列を行わしめること
ができる。XlとX、とYlとY、を使用して代数方程
式を設定することができるとともに、試験されるICチ
ップの接触要素に関してウェーハ・プローブ・ヘッド1
2の突起またはウェーハ接触パッドを正確に整列させる
ために、ウェーハ・プローブ・ヘッド12を並進させな
ければならない寸法ΔXsとΔY、を提供するよう前記
代数方程式を解(ことができる。接触要素を整列させる
ことを必要とする場合、ウェーハ整列開口48の軸の回
りで角度θだけウェーハ・プローブ・ヘッド12を回転
させることができる。
れた状態にウェーハ整列開口48の第1と第2の辺52
と54を位置ぎめすることにより整列を行わしめること
ができる。XlとX、とYlとY、を使用して代数方程
式を設定することができるとともに、試験されるICチ
ップの接触要素に関してウェーハ・プローブ・ヘッド1
2の突起またはウェーハ接触パッドを正確に整列させる
ために、ウェーハ・プローブ・ヘッド12を並進させな
ければならない寸法ΔXsとΔY、を提供するよう前記
代数方程式を解(ことができる。接触要素を整列させる
ことを必要とする場合、ウェーハ整列開口48の軸の回
りで角度θだけウェーハ・プローブ・ヘッド12を回転
させることができる。
皮膜20は、ウェーハ・プローブ・ヘッドI2がZ軸方
向にフレキシブルであるよう弾性を有する導電材料から
作られている。ポリイミドのような耐熱性を有するポリ
マーは、すぐれた電気的な特性を有するとともに、曲げ
ることが可能な薄いフレキシブルな皮膜に容易に形成す
ることができる代表的な誘電材料である。皮膜20は、
単層体として形成してもよく、多層体として形成しても
さしつかえない。多層体の構造の場合、接地用の径路と
給電用の径路と信号用の径路に使用されるそれぞれの平
面が包有されている。多局体のそれぞれの周を対応した
突起またはウェーハ接触パッドと電気的に相互に接続す
るためにバイアスが使用される。 ゛ 第4A図に例示されているタブ40の末端部分の詳細図
を参照すれば、一連の突起56が所定のパターンをなし
て前記タブ40上に形成されている。現在の形成技術の
レベルによれば、突起56は、あらかじめ形成された接
触パッド56′上から隆起した組織として形成されてい
る。しかし、皮11Q20の表面上に直接突起56を形
成することが好ましい。
向にフレキシブルであるよう弾性を有する導電材料から
作られている。ポリイミドのような耐熱性を有するポリ
マーは、すぐれた電気的な特性を有するとともに、曲げ
ることが可能な薄いフレキシブルな皮膜に容易に形成す
ることができる代表的な誘電材料である。皮膜20は、
単層体として形成してもよく、多層体として形成しても
さしつかえない。多層体の構造の場合、接地用の径路と
給電用の径路と信号用の径路に使用されるそれぞれの平
面が包有されている。多局体のそれぞれの周を対応した
突起またはウェーハ接触パッドと電気的に相互に接続す
るためにバイアスが使用される。 ゛ 第4A図に例示されているタブ40の末端部分の詳細図
を参照すれば、一連の突起56が所定のパターンをなし
て前記タブ40上に形成されている。現在の形成技術の
レベルによれば、突起56は、あらかじめ形成された接
触パッド56′上から隆起した組織として形成されてい
る。しかし、皮11Q20の表面上に直接突起56を形
成することが好ましい。
図示のように、5列の突起56aと56bと56Cと5
6dは、接地用の列と信号用の列と第2の接地用の列と
第2の信号用の列と給電かつ接地用の列をそれぞれ表し
ている互い違いに並んだ列のパターンをなして配置され
ている。このパターンは例示の目的のためにすぎず、列
の機能と数は、特定の用途に応じて設定される設計上の
考慮事項である。
6dは、接地用の列と信号用の列と第2の接地用の列と
第2の信号用の列と給電かつ接地用の列をそれぞれ表し
ている互い違いに並んだ列のパターンをなして配置され
ている。このパターンは例示の目的のためにすぎず、列
の機能と数は、特定の用途に応じて設定される設計上の
考慮事項である。
突起56は、導電材料から形成されていて、タブ40の
表面から外に向かって延設されている。
表面から外に向かって延設されている。
突起56は、以下に詳述されているやり方でプローブ基
板14との電気的な連続性を提供している。
板14との電気的な連続性を提供している。
第4A図と第4B図に示されているように、同平面の線
状の導体58が所定のパターンをなして突起56の列か
ら延在し、基面38で終わっている。第4A図に示され
ているように、同平面の線状の導体58aと5’ 8
bと58Gは平行に延在しているが、第1と第2と第3
の列の突起56と56bと56Cから延在しているにす
ぎない。線状の導体58のパターンは特定の用途次第で
決定されることは理解していただけよう。
状の導体58が所定のパターンをなして突起56の列か
ら延在し、基面38で終わっている。第4A図に示され
ているように、同平面の線状の導体58aと5’ 8
bと58Gは平行に延在しているが、第1と第2と第3
の列の突起56と56bと56Cから延在しているにす
ぎない。線状の導体58のパターンは特定の用途次第で
決定されることは理解していただけよう。
一方のタブ40から放射している導体のパターンの代表
的な例を示している第4B図を参照すれば、基面38の
エツジから内向きに延在している同平面の線状の導体5
8は、基面の中間線60に向かって収斂している。第1
の列の突起56aと電気的に連続している同平面の接地
用の線状の導体58aは、中間線60の回りで第1の鋭
角のパターン62を限定している仮想線に沿って収斂し
て、終わっている。第2列の突起56bと電気的に連続
している同平面の信号用の線状の導体58bは、第1の
鋭角のパターン62に収斂し、該パターン62から平行
で内向きに延在している。
的な例を示している第4B図を参照すれば、基面38の
エツジから内向きに延在している同平面の線状の導体5
8は、基面の中間線60に向かって収斂している。第1
の列の突起56aと電気的に連続している同平面の接地
用の線状の導体58aは、中間線60の回りで第1の鋭
角のパターン62を限定している仮想線に沿って収斂し
て、終わっている。第2列の突起56bと電気的に連続
している同平面の信号用の線状の導体58bは、第1の
鋭角のパターン62に収斂し、該パターン62から平行
で内向きに延在している。
同平面の接地用の線状の導線58aは、対応した同平面
の信号用の線状の導体58bから遮断されており、これ
により隣接した信号用の線状の導体58bとの間で信号
が漏話(crosstalk)することが防止されてい
る。第1の鋭角のパターン62で終わっている線状の導
体58のパターンは、現在の形成技術のレベルにより課
せられている拘束である。同平面の接地用の線状の導体
58aは、内向きにウェーハ接触パッド66の近傍まで
延在していることが好ましい。
の信号用の線状の導体58bから遮断されており、これ
により隣接した信号用の線状の導体58bとの間で信号
が漏話(crosstalk)することが防止されてい
る。第1の鋭角のパターン62で終わっている線状の導
体58のパターンは、現在の形成技術のレベルにより課
せられている拘束である。同平面の接地用の線状の導体
58aは、内向きにウェーハ接触パッド66の近傍まで
延在していることが好ましい。
鋭角のパターン62から内向きに延在している同平面の
信号用の線状の導体58bは再び収斂し、第2の鋭角の
パターン64を限定している。同平面の線状の導体58
bは、第2の鋭角のパターン64から平行に内に向かっ
て延在し、ウエーノ1接触パッド66の列で終わってい
る。ウェーハ接触バッド66は、試験されるICチップ
の接触要素の鏡像であるウェーハ配列開口46の回りで
所定のパターンを形成している。
信号用の線状の導体58bは再び収斂し、第2の鋭角の
パターン64を限定している。同平面の線状の導体58
bは、第2の鋭角のパターン64から平行に内に向かっ
て延在し、ウエーノ1接触パッド66の列で終わってい
る。ウェーハ接触バッド66は、試験されるICチップ
の接触要素の鏡像であるウェーハ配列開口46の回りで
所定のパターンを形成している。
導電材料から作られている突起56は、試験されるIC
チップが同平面の接触パッドだけを備えているような用
途に使用される各ウェーハ接触パッド66上に形成する
ようにしてもよい。突起56は、ウェーハ接触バッド6
6と試験されているICチップとの間で電気的な連続を
提供している。
チップが同平面の接触パッドだけを備えているような用
途に使用される各ウェーハ接触パッド66上に形成する
ようにしてもよい。突起56は、ウェーハ接触バッド6
6と試験されているICチップとの間で電気的な連続を
提供している。
接触要素として半田付けされたカラムが組み入れられら
れているICチップについては、半田付けされたカラム
と直接接触することができる対応したウェーハ接触パッ
ド66上に突起を設けることを必要としない。
れているICチップについては、半田付けされたカラム
と直接接触することができる対応したウェーハ接触パッ
ド66上に突起を設けることを必要としない。
第4B図に示されているウェーハ接触パブドロ6の所定
の矩形のパターンは、ICチップ(図示せず)の接触要
素の代表的な矩形のエッジ・パターンの鏡像である。ウ
ェーハ接触バッド66のパターンは、内部に形成された
接触要素のパターンまたは内部接触要素とエツジ接触要
素が組み合わされたもののパターンを有するICチップ
を鏡像化させたものでもよい。また、ICチップは、接
触要素としてチップまたはダイの表面から垂下している
半田付けされたカラムを使用してもさしつかえない。こ
の場合、ウェーハ接触バッド66は対応した垂下してい
る半田付けされたカラムと電気的かつ物理的に接触して
いるので、突起56を設けることを必要としない。
の矩形のパターンは、ICチップ(図示せず)の接触要
素の代表的な矩形のエッジ・パターンの鏡像である。ウ
ェーハ接触バッド66のパターンは、内部に形成された
接触要素のパターンまたは内部接触要素とエツジ接触要
素が組み合わされたもののパターンを有するICチップ
を鏡像化させたものでもよい。また、ICチップは、接
触要素としてチップまたはダイの表面から垂下している
半田付けされたカラムを使用してもさしつかえない。こ
の場合、ウェーハ接触バッド66は対応した垂下してい
る半田付けされたカラムと電気的かつ物理的に接触して
いるので、突起56を設けることを必要としない。
列をなしている突起56と、同表面の線状の導体58と
、ウェーハ接触バッド66は、従来の写1、″L平板法
により電解的にメツキされた銅のごとき導電材料から形
成されている。突起58は、写真平板法、メツキまたは
両方の方法を組み合わせたものによりタブ40とウェー
ハ接触パッド66上に形成されている。導電特性にすぐ
れた導電材料のメツキ層を補足的に突起56に形成して
もさしつかえない。同平面の線状の導体58のパターン
を設定することにより、ウェーハ・プローブ10の特徴
的なインピーダンスを所定の値に制御することができる
。
、ウェーハ接触バッド66は、従来の写1、″L平板法
により電解的にメツキされた銅のごとき導電材料から形
成されている。突起58は、写真平板法、メツキまたは
両方の方法を組み合わせたものによりタブ40とウェー
ハ接触パッド66上に形成されている。導電特性にすぐ
れた導電材料のメツキ層を補足的に突起56に形成して
もさしつかえない。同平面の線状の導体58のパターン
を設定することにより、ウェーハ・プローブ10の特徴
的なインピーダンスを所定の値に制御することができる
。
第4B図に示されている同平面の線状の導体58を使用
することにより、クロスカップリング。
することにより、クロスカップリング。
バイアス68を形成してもよい。クロスカップリング・
バイアス68は、支持部材22の細長い開口32と一列
に並ぶよう形成されている。これに伴って、選択された
同平面の線状の導体58を半田付けによりクロスカップ
リングさせることによって、ウェーハ・プローブ・ヘッ
ド12のフレキシビリティを増大させることができる。
バイアス68は、支持部材22の細長い開口32と一列
に並ぶよう形成されている。これに伴って、選択された
同平面の線状の導体58を半田付けによりクロスカップ
リングさせることによって、ウェーハ・プローブ・ヘッ
ド12のフレキシビリティを増大させることができる。
ウェーハ・プローブ・ヘッド12は、支持部材22を基
面38の内表面と接触した状態に設けることにより組み
立てられているので、皮膜20のタブ40は、第3A図
に示されているウェーハ・プローブ・ヘッド12の第1
の主表面上に配置されることになる。整列用開口42を
支持部材22の対応した整列ピン38上に嵌合させるよ
う各タブ40に力を作用させる。
面38の内表面と接触した状態に設けることにより組み
立てられているので、皮膜20のタブ40は、第3A図
に示されているウェーハ・プローブ・ヘッド12の第1
の主表面上に配置されることになる。整列用開口42を
支持部材22の対応した整列ピン38上に嵌合させるよ
う各タブ40に力を作用させる。
上述のように、皮膜12が支持部材22上に取り付けら
れると、各タブ40の突起56の列は、対応したプレッ
シャー・パッド26と正しく合わさった状態に配置され
るとともに、ウェーハ接触パッド66は、プレッシャー
・パッド28と正しく合わさった状態に配置される。ウ
ェーハ整列開口48のX軸側とY軸側は、支持部材22
の中央開口24の対応したエツジと一列に並ぶこになる
。
れると、各タブ40の突起56の列は、対応したプレッ
シャー・パッド26と正しく合わさった状態に配置され
るとともに、ウェーハ接触パッド66は、プレッシャー
・パッド28と正しく合わさった状態に配置される。ウ
ェーハ整列開口48のX軸側とY軸側は、支持部材22
の中央開口24の対応したエツジと一列に並ぶこになる
。
このように配置されことにより、目視線を(第6A図と
第6B図の紙面に直角に)ウェーハ・プローブ10の中
心を通って2軸に沿って延在させることができる。基面
38の内表面から垂下したクロスカップリング・バイア
ス68は、上述のように容易にクロスカップリングさせ
るよう支持部材22の対応した細長い開口32内に配列
される。
第6B図の紙面に直角に)ウェーハ・プローブ10の中
心を通って2軸に沿って延在させることができる。基面
38の内表面から垂下したクロスカップリング・バイア
ス68は、上述のように容易にクロスカップリングさせ
るよう支持部材22の対応した細長い開口32内に配列
される。
ウェーハ・プローブ・ヘッドI2は、外部の試験装置(
図示せず)に電気的かつ物理的に相互に接続された第3
図に示されている環状のプローブ基板70に物理的に対
合させられる。環状のプローブ基板70は、向きぎめ開
ロア2と、間隙間ロア4と、4つの対合開口アロとを備
えている。応力解放部材16に設けられた対応した穴と
対合開口アロを通ってねじ18を挿入し、支持部材22
のねじ穴36に螺合させることにより、環状のプローブ
基板70とウェーハ・プローブ・ヘッド12との間の対
合が行われる。整列ピン30は、間隙間ロア4の中に摺
動可能に挿入される。環状プローブ基板70の周囲に配
置された固定用間ロア8は、環状のプローブ基板70と
ウェーハ・プローブ・ヘッド12とを組み合わせたもの
を外部の試験装置(図示せず)に固定するために使用さ
れる。
図示せず)に電気的かつ物理的に相互に接続された第3
図に示されている環状のプローブ基板70に物理的に対
合させられる。環状のプローブ基板70は、向きぎめ開
ロア2と、間隙間ロア4と、4つの対合開口アロとを備
えている。応力解放部材16に設けられた対応した穴と
対合開口アロを通ってねじ18を挿入し、支持部材22
のねじ穴36に螺合させることにより、環状のプローブ
基板70とウェーハ・プローブ・ヘッド12との間の対
合が行われる。整列ピン30は、間隙間ロア4の中に摺
動可能に挿入される。環状プローブ基板70の周囲に配
置された固定用間ロア8は、環状のプローブ基板70と
ウェーハ・プローブ・ヘッド12とを組み合わせたもの
を外部の試験装置(図示せず)に固定するために使用さ
れる。
環状のプローブ基板70は、ウェーハ・プローブ・ヘッ
ド12上に形成された突起56の列の鏡像である4列の
インターフェイス接触パッド80を備えている。インタ
ーフェイス接触パッド80は、メツキされた貫通穴84
として第5図に示されている試験装置の接触要素の半径
方向の列に導電径路82により選択的に接続されている
。メ。
ド12上に形成された突起56の列の鏡像である4列の
インターフェイス接触パッド80を備えている。インタ
ーフェイス接触パッド80は、メツキされた貫通穴84
として第5図に示されている試験装置の接触要素の半径
方向の列に導電径路82により選択的に接続されている
。メ。
キされた貫通穴84の形状とパターンは、一般に試験装
置の製造業者により決定されている。導電径路82は、
プローブ基板70のユニークで特徴的なインピーダンス
を提供するよう所定のパターンをなし形成されている。
置の製造業者により決定されている。導電径路82は、
プローブ基板70のユニークで特徴的なインピーダンス
を提供するよう所定のパターンをなし形成されている。
試験装置は、外部の試験装置から環状のプローブ基板7
0のメツキされた貫通穴84まで電気的な信号の連続状
態を提供するよう選択的に付勢される、米国特許第4.
636.026号に記載されているようなスプリングの
作用で片寄らされる電気的な試験用プローブ(図示せず
)のごとき信号伝達要素を備えている。電気的な試験信
号は、インターフェイス接触パッド80を通り導電径路
82をへて環状プローブ基板70とウェーハ・プローブ
・ヘッド12を組み合わせたものに伝達されるとともに
、試験されているICチップの接触要素に伝達される。
0のメツキされた貫通穴84まで電気的な信号の連続状
態を提供するよう選択的に付勢される、米国特許第4.
636.026号に記載されているようなスプリングの
作用で片寄らされる電気的な試験用プローブ(図示せず
)のごとき信号伝達要素を備えている。電気的な試験信
号は、インターフェイス接触パッド80を通り導電径路
82をへて環状プローブ基板70とウェーハ・プローブ
・ヘッド12を組み合わせたものに伝達されるとともに
、試験されているICチップの接触要素に伝達される。
ICチップの電気的な完全性と性能は、上述のウェーハ
・プローブ10を使用して試験することができる。
・プローブ10を使用して試験することができる。
ウェーハ・プローブ・ヘッド12が第2図と第6A図と
第6B図に例示されているような環状のプローブ基板7
0に物理的に対合されると、ウェーハ・プローブ・ヘッ
ド12、すなわち、プレッシャー・パッド26と組み合
わされた皮膜20の輪郭がフレキシブルであるので、タ
ブ40の突起56は、許容可能な係合力の作用により強
制的に対応したインターフェイス接触パッド80と係合
し、ウェーハ・プローブ・ヘッドI2と環状のプローブ
基板70との間の1気的な完全性を確保することができ
る。
第6B図に例示されているような環状のプローブ基板7
0に物理的に対合されると、ウェーハ・プローブ・ヘッ
ド12、すなわち、プレッシャー・パッド26と組み合
わされた皮膜20の輪郭がフレキシブルであるので、タ
ブ40の突起56は、許容可能な係合力の作用により強
制的に対応したインターフェイス接触パッド80と係合
し、ウェーハ・プローブ・ヘッドI2と環状のプローブ
基板70との間の1気的な完全性を確保することができ
る。
半導体のウェーハを試験するにさいしては、つ工−ハ・
プローブ10は、外部の試験装置と半導体のウェーハ上
に形成された集積回路との間の電気的なインターフェイ
スとして機能する。IC接触要素がウェーハ・プローブ
10のウェーハ接触パッド66の近傍に配置されるよう
、半導体ウェーハはウェーハ取扱装置(図示せず)の中
に取り付けられる。ウェーハ接触パッド66上に形成さ
れた突起56を有する実施例の場合、突起56は、試験
されているICチップの接触要素の近傍に配置される。
プローブ10は、外部の試験装置と半導体のウェーハ上
に形成された集積回路との間の電気的なインターフェイ
スとして機能する。IC接触要素がウェーハ・プローブ
10のウェーハ接触パッド66の近傍に配置されるよう
、半導体ウェーハはウェーハ取扱装置(図示せず)の中
に取り付けられる。ウェーハ接触パッド66上に形成さ
れた突起56を有する実施例の場合、突起56は、試験
されているICチップの接触要素の近傍に配置される。
Z軸方向に移動すると、ウェーハ接触パッド66または
突起56を有するウェーハ接触パッド66は、試験され
るICチップの対応した接触要素と強制的に物理的かつ
電気的な係合状態となる。
突起56を有するウェーハ接触パッド66は、試験され
るICチップの対応した接触要素と強制的に物理的かつ
電気的な係合状態となる。
弾性を有するプレッシャー・パッド28が設けられてい
るので、Z軸方向に移動している間、皮膜20が支持部
材22に接面してたわんだ状態で圧縮されても、皮膜2
0が損傷することはなく、また突起56が変形すること
はない。突起56は、許容可能な力のレベル、すなわち
、IC接触要素かっ/またはICチップまたはダイの下
に位置している半導体の基体が係合力の作用により受け
る損傷を可能な限り最低の程度に抑えながら、つ工−ハ
・プローブ10と外部の試験装置とICチップとの間に
良好な電気的な連続性を確保することができる力のレベ
ルで、対応した接触要素と強制的に物理的かつ電気的な
係合状態となる。
るので、Z軸方向に移動している間、皮膜20が支持部
材22に接面してたわんだ状態で圧縮されても、皮膜2
0が損傷することはなく、また突起56が変形すること
はない。突起56は、許容可能な力のレベル、すなわち
、IC接触要素かっ/またはICチップまたはダイの下
に位置している半導体の基体が係合力の作用により受け
る損傷を可能な限り最低の程度に抑えながら、つ工−ハ
・プローブ10と外部の試験装置とICチップとの間に
良好な電気的な連続性を確保することができる力のレベ
ルで、対応した接触要素と強制的に物理的かつ電気的な
係合状態となる。
上述のウェーハ・プローブの別の特長は、ウェーハ整列
開口48と中央開口24とにより用意された遮られるこ
とがないZ軸の目視線のおかげで、試験されるICチッ
プを上述のウェーハ・プローブ10と容易に整列させる
ことができることである。これに加えて、ウェーハ・プ
ローブが試験を行うよう位置ぎめされている状態で、試
験されるICチップに関してウェーハ・プローブが相対
的に微小移動すると、突起とIC接触要素との間でこす
り作用またはすりみがき作用が生じる。この作用のおか
げで、電気的な接触要素から酸化物の堆積層を効果的に
取り除くことができるので、電気的な接触要素間の電気
的な接続状態を高めることができる。
開口48と中央開口24とにより用意された遮られるこ
とがないZ軸の目視線のおかげで、試験されるICチッ
プを上述のウェーハ・プローブ10と容易に整列させる
ことができることである。これに加えて、ウェーハ・プ
ローブが試験を行うよう位置ぎめされている状態で、試
験されるICチップに関してウェーハ・プローブが相対
的に微小移動すると、突起とIC接触要素との間でこす
り作用またはすりみがき作用が生じる。この作用のおか
げで、電気的な接触要素から酸化物の堆積層を効果的に
取り除くことができるので、電気的な接触要素間の電気
的な接続状態を高めることができる。
上記の開示は、半導体ウェーハの電気的な完全性と性能
を試験するプローブ試験システムに使用されるウェーハ
・プローブを借問したものであるが、ウェーハ・プロー
ブのフレキシブルな輪郭は、分離距離に偏差があること
が予想される隣接した印刷回路基板のごとき隔置されて
いる装置間の電気的な相互接続体として利用することが
できることは理解していただけよう。例えば、製造上の
許容公差、熱の発生等のため、分離のさいに偏差が生じ
るおそれがる電気的に集積された複数の組の同平面の印
刷回路基板間の電気的なインターフェイスとしてウェー
ハ・プローブを使用することができる。
を試験するプローブ試験システムに使用されるウェーハ
・プローブを借問したものであるが、ウェーハ・プロー
ブのフレキシブルな輪郭は、分離距離に偏差があること
が予想される隣接した印刷回路基板のごとき隔置されて
いる装置間の電気的な相互接続体として利用することが
できることは理解していただけよう。例えば、製造上の
許容公差、熱の発生等のため、分離のさいに偏差が生じ
るおそれがる電気的に集積された複数の組の同平面の印
刷回路基板間の電気的なインターフェイスとしてウェー
ハ・プローブを使用することができる。
上記の教示に徴して、本発明にいろいろな修正や変更を
加えることが可能である。したがって、請求項の範囲か
ら逸脱しない限り、特に上述した態様以外の態様で本発
明を実施してさしつかえないことは理解していたでけよ
う。
加えることが可能である。したがって、請求項の範囲か
ら逸脱しない限り、特に上述した態様以外の態様で本発
明を実施してさしつかえないことは理解していたでけよ
う。
第1図は、半導体ウェーハ上に形成されるICチ、ブや
ダイやデバイスに使用される従来の試験体系を図解した
ブロック・ダイグラム。第2図は、本発明に係るフレキ
シブルなドット・ウェーハ・プローブであつて、ウェー
ハ・プローブの横断面図。第3A図は、本発明に係るウ
ェーハ・プローブ・ヘッドの第1の分解斜視図。 第3B図は、第3A図に示されているウェーハ・プロー
ブ・ヘッドの第2の分解斜視図。第4A図は、第3A図
と第3B図に示されている皮膜のうちの1つのタブの末
端部に形成された一連の突起と接触パッドの詳細平面図
。第4Bl11は、第3A図と第3B図に示されている
皮膜の基面上に形成された同平面の線状の導体とウェー
ハ接触パッドの詳細平面図。第5図は、本発明に係るフ
レキシブルなドット・ウェーハ・プローブであつて、ウ
ェーハ・プローブを形成するため、第3A図と第3B図
に示されているウェーハ・プローブ・ヘッドと組み合わ
せて使用するようにされた環状のプローブ基板の部分的
な平面図。第6A図は、外部の試験装置と結合するよう
にされたフレキシブルなドット・ウェーハ・プローブで
あつて、ウェーハ・プローブと環状のプローブ基板との
組み合わせたものの主表面の平面図。第6B図は、試験
されるIcチップとダイとデバイスと結合するようにさ
れた第6A図に示されている組み合わせたものの他の主
表面の平面図。 10 −一 ドット・ウェーハ・プローブであつて、ウ
ェーハ・プローブ、12 −− プローブ・ヘッド、1
4−− プローブ基板、16−一 応力解放部材、18
−− ねじ、20−一 皮膜支持部材、24−一 中央
開口、26.28−一 プレッシャー・パッド、30−
一 整列用ピン、32−−細長い開口、34−− スロ
ット、 36−− ねじ穴、 38−一 基面、40−
一タブ、42.44−一 整列用開口、46−−矩形、
48−一 三角形、50−一 斜辺、52−一 第1の
辺、54−一 第2の辺、50’ 、52’ 、54’
−一 整列用の穴、56−− 突起、56′−一 接
触パッド、58−一 導体、60 −一 中間線、62
−一 第1のパターン、64−一 第2のパターン、6
6−一 ウェーハ接触パッド、68−一 クロスカップ
リング・バイアス、70−一環状のプローブ基板、72
−一 向きぎめ開口、74−一 間隙開口、76−一
対合開口、78−一 固定用開口、80−− インター
フニス接続パッド、82−一 導電径路、84−一貫通
穴。 手続補正書 平成1年2月23日
ダイやデバイスに使用される従来の試験体系を図解した
ブロック・ダイグラム。第2図は、本発明に係るフレキ
シブルなドット・ウェーハ・プローブであつて、ウェー
ハ・プローブの横断面図。第3A図は、本発明に係るウ
ェーハ・プローブ・ヘッドの第1の分解斜視図。 第3B図は、第3A図に示されているウェーハ・プロー
ブ・ヘッドの第2の分解斜視図。第4A図は、第3A図
と第3B図に示されている皮膜のうちの1つのタブの末
端部に形成された一連の突起と接触パッドの詳細平面図
。第4Bl11は、第3A図と第3B図に示されている
皮膜の基面上に形成された同平面の線状の導体とウェー
ハ接触パッドの詳細平面図。第5図は、本発明に係るフ
レキシブルなドット・ウェーハ・プローブであつて、ウ
ェーハ・プローブを形成するため、第3A図と第3B図
に示されているウェーハ・プローブ・ヘッドと組み合わ
せて使用するようにされた環状のプローブ基板の部分的
な平面図。第6A図は、外部の試験装置と結合するよう
にされたフレキシブルなドット・ウェーハ・プローブで
あつて、ウェーハ・プローブと環状のプローブ基板との
組み合わせたものの主表面の平面図。第6B図は、試験
されるIcチップとダイとデバイスと結合するようにさ
れた第6A図に示されている組み合わせたものの他の主
表面の平面図。 10 −一 ドット・ウェーハ・プローブであつて、ウ
ェーハ・プローブ、12 −− プローブ・ヘッド、1
4−− プローブ基板、16−一 応力解放部材、18
−− ねじ、20−一 皮膜支持部材、24−一 中央
開口、26.28−一 プレッシャー・パッド、30−
一 整列用ピン、32−−細長い開口、34−− スロ
ット、 36−− ねじ穴、 38−一 基面、40−
一タブ、42.44−一 整列用開口、46−−矩形、
48−一 三角形、50−一 斜辺、52−一 第1の
辺、54−一 第2の辺、50’ 、52’ 、54’
−一 整列用の穴、56−− 突起、56′−一 接
触パッド、58−一 導体、60 −一 中間線、62
−一 第1のパターン、64−一 第2のパターン、6
6−一 ウェーハ接触パッド、68−一 クロスカップ
リング・バイアス、70−一環状のプローブ基板、72
−一 向きぎめ開口、74−一 間隙開口、76−一
対合開口、78−一 固定用開口、80−− インター
フニス接続パッド、82−一 導電径路、84−一貫通
穴。 手続補正書 平成1年2月23日
Claims (19)
- (1)半導体ウェーハ上に形成された少なくとも1つの
集積回路の電気的な完全性と性能を試験するために使用
されるフレキシブルなドット・ウェーハ・プローブであ
って、ウェーハ・プローブ試験システムが、フレキシブ
ルなドット・ウェーハ・プローブと、各集積回路の電気
的な完全性と性能を試験する電気的な試験信号を提供す
るため所定のパターンをなして配置された信号伝達要素
を有する外部の試験装置とを備えており、試験される集
積回路がそれぞれ、電気的な試験信号を受信するように
された所定のパターンを有する接触要素を備えているよ
う構成されたフレキシブルなドット・ウェーハ・プロー
ブにおいて、該フレキシブルなドット・ウェーハ・プロ
ーブが、 外部の試験装置の対応した信号伝達要素と 電気的にインターフェイスする試験装置の接触要素を有
するプローブ基板手段と、該プローブ基板手段がさらに
、所定のパターンをなして配置されたインターフェイス
接触パッドを備えていることと、 前記プローブ基板手段と試験される各集積 回路との間をインターフェイスするために前記プローブ
基板手段と組み合わされた状態に配置されたウェーハ・
プローブ・ヘッド手段と、該ウェーハ・プローブ・ヘッ
ド手段が、前記プローブ基板手段のインターフェイス接
触パッドと試験される各集積回路の接触要素との間を弾
性的にインターフェイスする皮膜手段を備えていて、電
気的な試験信号のため前記インターフェイス接触パッド
と前記接触要素との間の電気的な連続性を提供すること
と、前記皮膜手段が、第1の表面を有するとともに、さ
らに、 前記インターフェイス接触パッドの前記所 定のパターンに対応した鏡像パターンをなして前記皮膜
手段の前記第1の表面上に形成された複数の突起と、該
突起が変形不可能なやり方で前記インターフェイス接触
パッドと物理的かつ電気的に係合し、電気的な試験信号
のために前記突起と前記インターフェイス接触パッドと
の間の電気的な連続性を提供することと、 試験される各集積回路の接触要素の所定の パターンに対応した鏡像パターンをなして前記皮膜手段
の前記第1の表面上に形成された複数のウェーハ接触パ
ッドと、該ウェーハ接触パッドが、試験される各集積回
路の対応した接触要素とこするが変形不可能なやり方で
物理的かつ電気的に係合し、電気的な試験信号のために
前記ウェーハ接触パッドと前記接触パッドとの間の増大
した電気的な連続性を提供することと、 前記突起を前記ウェーハ接触パッドのうち の対応したものに電気的に相互に接続し、前記プローブ
基板手段と試験される集積回路チップとの間の電気的な
連続性を提供するよう前記皮膜手段の前記第1の表面上
に形成された同平面の線状の導体と、しかして、試験装
置からの電気的な試験信号が、前記係合されたインター
フェイス接触パッドと前記突起とをへて前記プローブ基
板手段に伝達されるとともに、前記ウェーハ・プローブ
・ヘッド手段に伝達されることと、電気的な試験信号が
さらに、前記突起より前記同平面の線状の導体手段をへ
て前記複数のウェーハ接触パッドに伝達されるとともに
、前記係合されたウェーハ接触パッドと試験される集積
回路の接触要素とを通って集積回路に伝達され、集積回
路の電気的な完全性と性能を判定することとを有するこ
とと より成るフレキシブルなドット・ウェーハ・プローブ。 - (2)前記複数のウェーハ接触パッドがそれぞれさらに
、該ウェーハ接触パッドから垂下した突起を備えており
、該突起がそれぞれ、試験される各集積回路の対応した
接触要素と前記こするが変形不可能なやり方で物理的か
つ電気的に係合し、電気的な試験信号のために前記突起
と前記接触要素との間の増大した電気的な連続性を提供
して、集積回路の電気的な完全性と性能を判定すること
を特徴とする請求項1記載のフレキシブルなドット・ウ
ェーハ・プローブ。 - (3)前記複数の突起がそれぞれ、前記皮膜手段の前記
第1の表面上に形成された同平面の接触パッドを備えて
いることを特徴とする請求項1記載のフレキシブルなド
ット・ウェーハ・プローブ。 - (4)前記皮膜手段がさらに、前記ウェーハ・プローブ
・ヘッド手段の前記ウェーハ接触パッドを試験される各
集積回路チップの対応した接触要素と目視可能に整列さ
せる手段を備えており、しかして、前記ウェーハ接触パ
ッドと接触要素が、前記ウェーハ接触パッドと前記接触
要素との間の相対的な同平面状の移動により試験を行う
よう物理的かつ電気的に正しく合わさった状態で整列さ
れていることを特徴とする請求項1記載のフレキシブル
なドット・ウェーハ・プローブ。 - (5)試験される集積回路が所定の寸法の外部エッジを
有し、集積回路の接触回路が、前記集積回路の外部エッ
ジに関して既知の位置関係を有することと、 前記整列手段が、第1の辺と約90度の角 度をなして前記第1の辺から突設している第2の辺と前
記第1の辺と第2の辺を接続している斜辺とを有する三
角形のウェーハ整列開口より成り、前記第1の辺と第2
の辺が、所定の長さを有することと、前記三角形状のウ
ェーハ整列開口の前記第1の辺と第2の辺が、試験され
る集積回路の対応したエッジと整列されており、前記第
1の辺と第2の辺の所定の長さと試験される集積回路の
所定の寸法にもとずく代数方程式が、ΔXとΔYとΔθ
の値を提供し、前記ウェーハ接触パッドと接触要素との
間の相対的な同平面状の移動により試験を行うためウェ
ーハ接触パッドと接触要素を正しく合わさった状態に整
列させるよう解くようにされていることを特徴とする請
求項4記載のフレキシブルなドット・ウェーハ・プロー
ブ。 - (6)試験される集積回路が所定の寸法の外部エッジを
有し、集積回路の接触要素が、前記集積回路の外部エッ
ジに関して既知の位置関係を有していることと、 前記整列手段が、少なくとも第1と第2と 第3のウェーハ整列開口より成り、前記第1のウェーハ
整列開口が直角の頂点を限定していて、前記第2と第3
のウェーハ整列開口が、限定された直角に沿って前記第
1のウェーハ整列開口から所定の距離に配置されている
ことと、前記第1と第2と第3のウェーハ整列開口が、
試験される集積回路の対応したエッジと整列されていて
、前記所定の距離と試験される集積回路の所定の寸法に
もとずく代数方程式が、AXとΔYとΔθの値を提供し
、前記ウェーハ接触パッドと接触要素との間の相対的な
同平面状の移動により試験を行うため前記ウェーハ接触
パッドと接触要素を正しく合わさった状態に整列させる
よう解くようにされていることとを特徴とする請求項4
記載のフレキシブルなドット・ウェーハ・プローブ。 - (7)前記プローブ・ヘッド手段がさらに、前記皮膜手
段のフレキシブルな移動を制御する支持部材手段を備え
ており、しかして、前記ウェーハ接触パッドが、電気的
な試験信号のために前記ウェーハ接触パッドと試験され
る各集積回路の対応した接触要素との間の増大した電気
的な連続性を提供するよう前記試験される各集積回路の
対応した接触要素と前記こするが変形不可能なやり方で
物理的かつ電気的に係合することとを特徴とする請求項
1記載のフレキシブルなドット・ウェーハ・プローブ。 - (8)前記プローブ・ヘッド手段がさらに、前記皮膜手
段のフレキシブルな移動を制御する支持部材を備えてお
り、しかして、前記ウェーハ接触パッドから垂下した前
記突起が、電気的な試験信号のために前記突起と試験さ
れる各集積回路の対応した接触要素との間の増大した電
気的な連続性を提供するよう前記試験される各集積回路
の対応した接触要素と前記こするが変形不可能なやり方
で物理的かつ電気的に係合することを特徴とする請求項
2記載のフレキシブルなドット・ウェーハ・プローブ。 - (9)前記支持部材手段が、前記皮膜手段のフレキシブ
ルな移動を制御するよう前記皮膜手段と相互に作用する
弾性を有するプレッシャー・パッド手段を備えており、
しかして、前記ウェーハ接触パッドが、電気的な試験信
号のために前記ウェーハ接触パッドと試験される各集積
回路の対応した接触要素との間の増大した電気的な連続
性を提供するよう前記試験される各集積回路の対応した
接触要素と前記こするが変形不可能なやり方で物理的か
つ電気的に係合することと、前記弾性を有するプレッシ
ャー・パッド手段が、前記突起と前記フレキシブルな皮
膜手段の前記ウェーハ接触パッドと正しく合わさった状
態で整列されることとを特徴とする請求項7記載のフレ
キシブルなドット・ウェーハ・プローブ。 - (10)前記プローブ基板手段が、前記フレキシブルな
ドット・ウェーハ・プローブを形成するよう前記プロー
ブ基板手段に関して前記ウェーハ・プローブ・ヘッド手
段を容易に整列せしめるための間隙開口を備えているこ
とと、前記皮膜手段が、基面と、該基面にほぼ平行に配
置された末 端を有する前記基面から延在しているタブとを備えた弾
性を有する曲げ可能な皮膜とより成ることと、前記複数
の突起が、前記インターフェイス接触パッドの前記所定
のパターンに対応した前記鏡像パターンをなして前記タ
ブ上に形成されており、前記複数のウェーハ接触パッド
が、試験される集積回路の接触要素の所定のパターンに
対応した前記鏡像パターンをなして前記基面上に形成さ
れていて、前記同平面の線状の導体が、前記プローブ基
板手段と試験される集積回路チップとの間の電気的な連
続性を提供するよう前記基面と前記タブ上に形成されて
いることと、 前記タブの末端と前記基面とを貫通して整 列開口が形成されていることと、 前記支持部材手段が、前記弾性を有する曲 げ可能な皮膜の前記整列開口に対応した所定のパターン
をなして配置された複数の整列ピンを備えており、該整
列ピンが、前記弾性を有する曲げ可能な皮膜を正しい向
きに取り付け、前記プローブ・ヘッド手段を形成するよ
う前記複数の整列オリフィスのうちの対応したものの中
に挿入されることと、さらに、前記複数の整列ピンのう
ちの選択されたものが、前記プローブ基板手段に関し前
記ウェーハ・プローブ・ヘッド手段を適切に整列させる
よう前記プローブ基板手段の前記間隙開口の中に挿入さ
れることとを特徴とする請求項7記載のフレキシブルな
ドット・ウェーハ・プローブ。 - (11)前記第1の表面上に形成された前記同平面の線
状の導体手段が、前記フレキシブルなドット・ウェーハ
・プローブの特徴的なインピーダンスを所定の値に限定
するよう所定の輪郭に形成され、所定のパターンをなし
て配置された複数の線状の導体より成ることを特徴とす
る請求項1記載のフレキシブルなドット・ウェーハ・プ
ローブ。 - (12)半導体ウェーハ上に形成された少なくとも1つ
の集積回路の電気的な完全性と性能を試験するために使
用されるフレキシブルなドット・ウェーハ・プローブで
あって、ウェーハ・プローブ試験システムが、フレキシ
ブルなドット・ウェーハ・プローブと、各集積回路の電
気的な完全性と性能を試験する電気的な試験信号を提供
するため所定のパターンをなして配置された信号伝達要
素を有する外部の試験装置とを備えており、集積回路が
それぞれ、電気的な試験信号を受信するようにされた所
定のパターンを有する接触要素を備えている構成された
フレキシブルなドット・ウェーハ・プローブにおいて、
該フレキシブルなドット・ウェーハ・プローブが、 外部の試験装置とインターフェイスするプ ローブ基板と、該プローブ基板が、 外部の試験装置の信号伝達要素と電気的に インターフェイスするための所定のパターン手段を有す
るインターフェイス接触パッドと、 該インターフェイス接触パッドと前記電気 的なインターフェイス手段と を備えていることと、 前記プローブ基板と物理的かつ電気的に統 合されるとともに、試験される各集積回路とインターフ
ェイスするよう形成されたウェーハ・プローブと、該ウ
ェーハ・プローブが、 基面と、該基面とほぼ平行に配置された末 端部を有する前記基面から延在しているタブとを備えた
弾性を有する曲げ可能な皮膜と、 前記プローブ基板の前記インターフェイス 接触パッドの前記所定のパターンに対応した鏡像パター
ンをなして前記タブ上に形成された複数の突起と、該複
数の突起が、電気的な試験信号のために前記突起と前記
インターフェイス接触パッドとの間の電気的な連続性を
提供するよう変形不可能なやり方で物理的かつ電気的に
前記インターフェイス接触パッドと係合していることと
、 試験される各集積回路の接触要素の前記所 定のパターンに対応した鏡像パターンをなして前記基面
上に形成された複数のウェーハ接触パッドと、該ウェー
ハ接触パッドが、電気的な試験信号のために前記ウェー
ハ接触パッドと試験される各集積回路の対応した接触パ
ッドとの間の増大した電気的な連続性を提供するよう試
験される各集積回路の前記対応した接触要素とこするが
変形不可能なやり方で物理的かつ電気的に係合している
ことと、 前記複数の突起と前記複数のウェーハ接触 パッドのうち対応したものを電気的に相互に接続するよ
う前記基面と前記タブ上に形成された複数の同平面の線
状の導体と、しかして、電気的な試験信号が、前記イン
ターフェイス接触パッドから前記複数の突起に伝達され
、前記複数の同平面の線状の導体をへて前記複数の突起
から前記ウェーハ接触パッドに伝達されるとともに、前
記ウェーハ接触パッドから試験される集積回路の接触要
素に伝達されて、集積回路の電気的な完全性と性能を判
定することとを有することと より成るフレキシブルなドット・ウェーハ・プローブ。 - (13)前記ウェーハ・プローブ・ヘッドがさらに、第
1と第2の主表面を備えており、前記皮膜が、前記第1
の主表面の近傍で前記基面を有するとともに、前記第2
の主表面の近傍で前記タブを有していて、前記支持部材
がさらに、前記皮膜のフレキシブルな移動を制御するた
め、前記複数のウェーハ接触パッドと前記複数の突起そ
れぞれと正しく合わさった状態で前記第1と第2の主表
面上に配置された弾性を有するプレッシャー・パッドを
備えており、しかして、前記複数のウェーハ接触パッド
が、電気的な試験信号のために前記ウェーハ接触パッド
と試験される各集積回路の対応した接触要素との間で増
大した電気的な連続性を提供するよう試験される各集積
回路の前記対応した接触要素と前記こするが変形不可能
なやり方で係合しており、前記複数の突起が、電気的な
試験信号と前記複数の突起のため該突起と前記プローブ
基板の対応したインターフェイス接触パッドとの間の電
気的な連続性を提供するよう前記変形不可能なやり方で
前記プローブ基板の前記対応したインターフェイス接触
パッドと係合していることを特徴とする請求項12記載
のフレキシブルなドット・ウェーハ・プローブ。 - (14)前記複数の突起がそれぞれ、前記皮膜手段の前
記第1の表面上に形成された平面状の接触パッドを備え
ていることを特徴とする請求項12記載のフレキシブル
なドット・ウェーハ・プローブ。 - (15)前記複数のウェーハ接触パッドがそれぞれさら
に、該ウェーハ接触パッドから垂下した突起を備えてお
り、該突起がそれぞれ、電気的な試験信号のため突起と
試験される各集積回路の対応した接触要素との間の増大
した電気的な連続性を提供するよう試験される各集積回
路の前記対応した接触要素と前記こするが変形不可能な
やり方で物理的かつ電気的に係合し、集積回路の電気的
な完全性と性能を判定することを特徴とする請求項12
記載のフレキシブルなドット。ウェーハ・プローブ。 - (16)試験される集積回路が所定の寸法の外部エッジ
を有するとともに、集積回路の接触要素が外部エッジに
関し既知の位置関係を有し、 前記支持部材を貫通して延在した中心の開 口が前記支持部材に形成されており、 前記プローブ基板を貫通して延在した向き ぎめ開口が前記プローブ基板に設けられていて、三角形
のウェーハ整列開口が、第1の辺と、約90度の角度を
なして前記第1の辺から突設している第2の辺と、前記
第1と第2の辺を接続する斜辺とを有し、前記第1と第
2の辺が所定の長さを有していることと、前記三角形の
整列開口の前記第1と第2の辺が、試験される集積回路
の対応したエッジと整列されていて、前記第1と第2の
辺の所定の長さと試験される集積回路の所定の寸法にも
とずいた代数方程式が、ΔXとΔYとΔθの値を提供し
、前記ウェーハ接触パッドと接触要素との間の相対的な
同平面状の移動により試験するよう正しく合わさった状
態で前記ウェーハ接触パッドと接触要素を整列させるよ
う解くようにされており、前記三角形の開口と、前記向
きぎめ開口と、前記中心開口とが、試験される集積回路
の遮られることのない目視線を提供するよう前記フレキ
シブルなドット・ウェーハ・プーブのZ軸に沿って同軸
的に整列されていることを特徴とする請求項13記載の
フレキシブルなドット・ウェーハ・プローブ。 - (17)試験される集積回路が所定の寸法の外部エッジ
を有するとともに、集積回路の接触要素が外部エッジに
関し既知の位置関係を有し、 前記支持部材を貫通して延在した中心開口 が形成されており、 前記プローブ基板を貫通して延在した向き ぎめ開口が設けられていることと、前記ウェーハ・プロ
ーブが、 少なくとも第1と第2と第3のウェーハ整 列開口を有し、前記第1のウェーハ整列開口が直角の頂
点を限定し、前記第2と第3のウェーハ整列開口が、限
定された直角に沿った前記第1のウェーハ整列開口から
所定の距離に配置されていることと、前記第1と第2と
第3のウェーハ開口が試験される集積回路の対応したエ
ッジと整列されていて、前記所定の距離と試験される集
積回路の所定の寸法にもとずく代数方程式が、ΔXとΔ
YとΔθの値を提供し、前記ウェーハ接触パッドと接触
要素との間の相対的な同平面状の移動により試験するた
め、前記ウェーハ接触パッドと接触要素を正しく合わさ
った状態で整列させるよう解くようにされており、前記
向きぎめ開口と、前記三角形の整列開口と、前記中心開
口とが、試験される集積回路の遮られることのない目視
線を提供するよう前記フレキシブルなドット・ウェーハ
・プローブのZ軸に沿って同軸的に整列されていること
を特徴とする請求項13記載のフレキシブルなドット・
ウェーハ・プローブ。 - (18)前記複数の同率面の線状の導体が、所定の輪郭
を有していて、所定の値で前記フレキシブルなドット・
ウェーハ・プローブの特徴的なインピーダンスを限定す
るよう所定のパターンをなして配置されていることを特
徴とする請求項12記載のフレキシブルなドット・ウェ
ーハ・プローブ。 - (19)電気的な試験信号を提供して各集積回路の電気
的な完全性と性能を試験するよう所定のパターンをなし
て配置された信号伝達要素を有する外部の試験装置を使
用して半導体ウェーハ上に形成された少なくとも1つの
集積回路の電気的な完全性と性能を試験する方法であっ
て、試験される集積回路が、電気的な試験信号を受信す
るようにされた所定のパターンを有する接触要素を備え
ているようにされた方法において、該方法が、下記の工
程、すなわち、 外部の試験装置と試験される集積回路との 間で電気的にインターフェイスするフレキシブルなドッ
ト・ウェーハ・プローブであって、外部の試験装置とイ
ンターフェイスするプローブ基板を備えていて、該プロ
ーブ基板が、該プローブ基板を貫通して形成された向き
ぎめ開口を有し、さらに所定のパターンを有するインタ
ーフェイス接触パッドと、外部の試験装置の信号伝達要
素と電気的にインターフェイスする手段と、前記インタ
ーフェイス接触パッドと前記電気的なインターフェイス
手段とを電気的に相互に接続する手段とを備えているよ
うにされたフレキシブルなドット・ウェーハ・プローブ
と、前記プローブ基板と物理的かつ電気的に統合されて
いて、試験される各集積回路とインターフェイスするウ
ェーハ・プローブ・ヘッドであって、第1と第2の主表
面を有する支持部材と該支持部材を貫通して形成された
中心開口を備えているウェーハ・プローブ・ヘッドと、
基面と、該基面とほぼ平行に配置されていて末端部を有
する前記基面から延在しているタブと、前記フレキシブ
ルなドット・ウェーハ・プローブを試験される集積回路
と整列させるよう前記基面を貫通して形成されたウェー
ハ整列手段とを備えた弾性を有する曲げ可能な皮膜でっ
て、前記ウェーハ整列手段が、前記向きぎめ開口と前記
中心開口が組み合わされた状態でZ軸に沿い前記フレキ
シブルなドット・ウェーハ・プローブを貫通した遮られ
ることのない目視線を形成しており、前記皮膜が、前記
第1の主表面に隣接して前記基面を有するとともに、前
記第2の主表面に隣接して前記タブを有するよう前記支
持部材上に取り付けられるようにされた皮膜と、前記プ
ローブ基板の前記インターフェイス接触パッドの前記所
定のパターンに対応した鏡像のパターンをなして前記タ
ブ上に形成された複数の突起であって、電気的な試験信
号のため前記突起と前記インターフェイス接触パッドと
の間の電気的な連続性を提供するよう変形不可能なやり
方で物理的かつ電気的に前記インターフェイス接触パッ
ドと係合している突起と、試験される各集積回路の接触
要素の前記所定のパターンに対応した鏡像パターンをな
して前記基面上に形成された複数のウェーハ接触パッド
であって、電気的な試験信号のため前記ウェーハ接触パ
ッドと試験される各集積回路の対応した接触要素との間
の増大した電気的な連続性を提供するよう試験される各
集積回路の前記対応した接触要素とこするが変形不可能
なやり方で物理的かつ電気的に係合するウェーハ接触パ
ッドと、前記複数の突起と前記複数のウェーハ接触パッ
ドのうち対応したものを電気的に相互に接続するよう前
記基面と前記タブ上に形成された複数の線状の導体とを
形成することと、前記複数のウェーハ接触パッドが、試
験される集積回路のエッジに沿って前記 ウェーハ整列手段を位置ぎめし、 前記ウェーハ整列手段と、前記ウェーハ接 触パッドと、試験される集積回路のエッジと、試験され
る集積回路の接触要素の既知の寸法にもとずいた方程式
を解き、ΔXとΔYとΔθの値を作り、試験のために正
しく合わさった状態で前記ウェーハ接触パッドと接触要
素を整列させ、 前記ウェーハ接触パッドと試験される集積 回路の接触要素を正しく合わせるため前記ウェーハ接触
パッドと試験される集積回路の接触要素との間で相対的
な同平面状の移動を生ぜしめることにより、前記フレキ
シブルなドット・ウェ ーハ・プローブを試験される集積回路と整列させること
と、 前記フレキシブルなドット・ウェーハ・プ ローブをZ軸方向に移動させ、前記ウェーハ接触パッド
を試験される集積回路の接触要素と物理的かつ電気的に
変形不可能なやり方で係合させて、電気的な試験信号の
ため前記ウェーハ接触パッドと試験される集積回路の接
触要素との間の電気的な連続性を提供することと、 前記物理的に係合されたウェーハ接触パッ ドと接触要素との間から酸化物の皮膜をこすりだし、前
記ウェーハ接触パッドと前記接触要素との間の電気的な
連続性を増大させるよう、前記ウェーハ接触パッドと前
記接触要素との間で相対的な微小移動を行わしめること
と、 電気的な試験信号が、前記インターフェイ ス・パッドに伝達されるとともに、前記インターフェイ
ス接触パッドから前記複数の突起に伝達され、前記複数
の同平面の線状の導体をへて前記複数の突起から前記ウ
ェーハ接触パッドに伝達され、前記ウェーハ接触パッド
から試験される集積回路の接触要素に伝達され、もって
試験される各集積回路の電気的な完全性と性能を判定す
るよう、外部の試験装置から信号伝達要素に電気的な試
験信号を提供することと より成る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US196,048 | 1988-05-19 | ||
| US07/196,048 US4899099A (en) | 1988-05-19 | 1988-05-19 | Flex dot wafer probe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293529A true JPH01293529A (ja) | 1989-11-27 |
Family
ID=22723927
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63185317A Pending JPH01293529A (ja) | 1988-05-19 | 1988-07-25 | フレキシブルなドット・ウエーハ・プローブ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4899099A (ja) |
| EP (1) | EP0343021A1 (ja) |
| JP (1) | JPH01293529A (ja) |
Families Citing this family (61)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US5829128A (en) | 1993-11-16 | 1998-11-03 | Formfactor, Inc. | Method of mounting resilient contact structures to semiconductor devices |
| US4968931A (en) * | 1989-11-03 | 1990-11-06 | Motorola, Inc. | Apparatus and method for burning in integrated circuit wafers |
| US5521518A (en) * | 1990-09-20 | 1996-05-28 | Higgins; H. Dan | Probe card apparatus |
| US5589781A (en) * | 1990-09-20 | 1996-12-31 | Higgins; H. Dan | Die carrier apparatus |
| US5541524A (en) * | 1991-08-23 | 1996-07-30 | Nchip, Inc. | Burn-in technologies for unpackaged integrated circuits |
| WO1993004375A1 (en) * | 1991-08-23 | 1993-03-04 | Nchip, Inc. | Burn-in technologies for unpackaged integrated circuits |
| US5304922A (en) * | 1991-08-26 | 1994-04-19 | Hughes Aircraft Company | Electrical circuit with resilient gasket support for raised connection features |
| US5293516A (en) * | 1992-01-28 | 1994-03-08 | International Business Machines Corporation | Multiprobe apparatus |
| US6741085B1 (en) * | 1993-11-16 | 2004-05-25 | Formfactor, Inc. | Contact carriers (tiles) for populating larger substrates with spring contacts |
| US7064566B2 (en) * | 1993-11-16 | 2006-06-20 | Formfactor, Inc. | Probe card assembly and kit |
| US20020053734A1 (en) * | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| US6525555B1 (en) * | 1993-11-16 | 2003-02-25 | Formfactor, Inc. | Wafer-level burn-in and test |
| US7073254B2 (en) * | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
| US20030199179A1 (en) * | 1993-11-16 | 2003-10-23 | Formfactor, Inc. | Contact tip structure for microelectronic interconnection elements and method of making same |
| US5455518A (en) * | 1993-11-23 | 1995-10-03 | Hughes Aircraft Company | Test apparatus for integrated circuit die |
| US5467020A (en) * | 1994-03-29 | 1995-11-14 | International Business Machines Corporation | Testing fixture and method for circuit traces on a flexible substrate |
| US5416429A (en) * | 1994-05-23 | 1995-05-16 | Wentworth Laboratories, Inc. | Probe assembly for testing integrated circuits |
| US5491426A (en) * | 1994-06-30 | 1996-02-13 | Vlsi Technology, Inc. | Adaptable wafer probe assembly for testing ICs with different power/ground bond pad configurations |
| US5621333A (en) * | 1995-05-19 | 1997-04-15 | Microconnect, Inc. | Contact device for making connection to an electronic circuit device |
| US20100065963A1 (en) * | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
| JP3001182B2 (ja) * | 1995-08-29 | 2000-01-24 | 信越ポリマー株式会社 | 液晶パネル検査装置およびその製造方法 |
| US8033838B2 (en) * | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US6046599A (en) * | 1996-05-20 | 2000-04-04 | Microconnect, Inc. | Method and device for making connection |
| US5828226A (en) * | 1996-11-06 | 1998-10-27 | Cerprobe Corporation | Probe card assembly for high density integrated circuits |
| US6690185B1 (en) | 1997-01-15 | 2004-02-10 | Formfactor, Inc. | Large contactor with multiple, aligned contactor units |
| US5952843A (en) * | 1998-03-24 | 1999-09-14 | Vinh; Nguyen T. | Variable contact pressure probe |
| US6343369B1 (en) * | 1998-09-15 | 2002-01-29 | Microconnect, Inc. | Methods for making contact device for making connection to an electronic circuit device and methods of using the same |
| US6137297A (en) * | 1999-01-06 | 2000-10-24 | Vertest Systemsn Corp. | Electronic test probe interface assembly and method of manufacture |
| US7215131B1 (en) | 1999-06-07 | 2007-05-08 | Formfactor, Inc. | Segmented contactor |
| US6468098B1 (en) | 1999-08-17 | 2002-10-22 | Formfactor, Inc. | Electrical contactor especially wafer level contactor using fluid pressure |
| US6496026B1 (en) | 2000-02-25 | 2002-12-17 | Microconnect, Inc. | Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground |
| US7262611B2 (en) * | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
| US7396236B2 (en) | 2001-03-16 | 2008-07-08 | Formfactor, Inc. | Wafer level interposer |
| JP4689070B2 (ja) * | 2001-04-12 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体素子試験装置およびこれを用いた半導体素子試験方法 |
| EP1407280B1 (en) * | 2001-07-11 | 2005-11-23 | Formfactor, Inc. | Method of manufacturing a probe card |
| US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| JP2003347372A (ja) * | 2002-05-27 | 2003-12-05 | Nec Electronics Corp | 被測定ウエハおよびそのウエハ試験装置 |
| US7512504B2 (en) * | 2002-09-19 | 2009-03-31 | Marvell World Trade Ltd. | Testing system using configurable integrated circuit |
| US6970794B2 (en) * | 2002-09-19 | 2005-11-29 | Marvell International Ltd. | Semiconductor having reduced configuration pins and method thereof |
| US7324715B2 (en) * | 2002-12-12 | 2008-01-29 | Delphi Technologies, Inc. | Optical information processing circuit assembly |
| US20050162177A1 (en) * | 2004-01-28 | 2005-07-28 | Chou Arlen L. | Multi-signal single beam probe |
| DE102004027886A1 (de) * | 2004-05-28 | 2005-12-22 | Feinmetall Gmbh | Prüfeinrichtung zur elektrischen Prüfung eines Prüflings sowie Verfahren zur Herstellung einer Prüfeinrichtung |
| US7362119B2 (en) * | 2005-08-01 | 2008-04-22 | Touchdown Technologies, Inc | Torsion spring probe contactor design |
| US7245135B2 (en) * | 2005-08-01 | 2007-07-17 | Touchdown Technologies, Inc. | Post and tip design for a probe contact |
| US20070075717A1 (en) * | 2005-09-14 | 2007-04-05 | Touchdown Technologies, Inc. | Lateral interposer contact design and probe card assembly |
| US7382143B2 (en) * | 2006-05-18 | 2008-06-03 | Centipede Systems, Inc. | Wafer probe interconnect system |
| WO2008005112A2 (en) * | 2006-07-06 | 2008-01-10 | Marvell World Trade Ltd. | Configurable voltage regulator |
| US7442045B1 (en) | 2007-08-17 | 2008-10-28 | Centipede Systems, Inc. | Miniature electrical ball and tube socket with self-capturing multiple-contact-point coupling |
| US7888955B2 (en) * | 2007-09-25 | 2011-02-15 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled resources |
| US7977959B2 (en) * | 2007-09-27 | 2011-07-12 | Formfactor, Inc. | Method and apparatus for testing devices using serially controlled intelligent switches |
| US20090164931A1 (en) * | 2007-12-19 | 2009-06-25 | Formfactor, Inc. | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System |
| US20090224793A1 (en) * | 2008-03-07 | 2009-09-10 | Formfactor, Inc. | Method And Apparatus For Designing A Custom Test System |
| US8122309B2 (en) * | 2008-03-11 | 2012-02-21 | Formfactor, Inc. | Method and apparatus for processing failures during semiconductor device testing |
| US8095841B2 (en) * | 2008-08-19 | 2012-01-10 | Formfactor, Inc. | Method and apparatus for testing semiconductor devices with autonomous expected value generation |
| US7944225B2 (en) | 2008-09-26 | 2011-05-17 | Formfactor, Inc. | Method and apparatus for providing a tester integrated circuit for testing a semiconductor device under test |
| TWI368743B (en) | 2008-11-04 | 2012-07-21 | King Yuan Electronics Co Ltd | Probe card assembly and probes therein |
| US8760187B2 (en) * | 2008-12-03 | 2014-06-24 | L-3 Communications Corp. | Thermocentric alignment of elements on parts of an apparatus |
| TWI482678B (zh) * | 2012-11-30 | 2015-05-01 | 宏碁股份有限公司 | 定位結構及定位方法 |
| CN103889199A (zh) * | 2012-12-20 | 2014-06-25 | 宏碁股份有限公司 | 定位结构及定位方法 |
| TWI847231B (zh) * | 2021-10-01 | 2024-07-01 | 致茂電子股份有限公司 | 晶圓檢測方法與檢測設備 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US31114A (en) * | 1861-01-15 | Improvement in grain-separators | ||
| US3654585A (en) * | 1970-03-11 | 1972-04-04 | Brooks Research And Mfg Inc | Coordinate conversion for the testing of printed circuit boards |
| US4065717A (en) * | 1970-09-15 | 1977-12-27 | Signetics Corporation | Multi-point microprobe for testing integrated circuits |
| US3832632A (en) * | 1971-11-22 | 1974-08-27 | F Ardezzone | Multi-point probe head assembly |
| US3882597A (en) * | 1971-12-17 | 1975-05-13 | Western Electric Co | Method for making a test probe for semiconductor devices |
| US4382228A (en) * | 1974-07-15 | 1983-05-03 | Wentworth Laboratories Inc. | Probes for fixed point probe cards |
| USRE31114E (en) | 1975-11-13 | 1982-12-28 | Tektronix, Inc. | Electrical connector |
| US4453795A (en) * | 1975-12-01 | 1984-06-12 | Hughes Aircraft Company | Cable-to-cable/component electrical pressure wafer connector assembly |
| US4125310A (en) * | 1975-12-01 | 1978-11-14 | Hughes Aircraft Co | Electrical connector assembly utilizing wafers for connecting electrical cables |
| US4523144A (en) * | 1980-05-27 | 1985-06-11 | Japan Electronic Materials Corp. | Complex probe card for testing a semiconductor wafer |
| JPS5929151B2 (ja) * | 1981-08-03 | 1984-07-18 | 日本電子材料株式会社 | 半導体ウエハ−試験装置 |
| JPS5979527A (ja) * | 1982-10-29 | 1984-05-08 | Hitachi Ltd | パタ−ン検出装置 |
| US4643579A (en) * | 1983-11-21 | 1987-02-17 | Canon Kabushiki Kaisha | Aligning method |
| US4649339A (en) * | 1984-04-25 | 1987-03-10 | Honeywell Inc. | Integrated circuit interface |
| US4636722A (en) * | 1984-05-21 | 1987-01-13 | Probe-Rite, Inc. | High density probe-head with isolated and shielded transmission lines |
| US4585727A (en) * | 1984-07-27 | 1986-04-29 | Probe-Tronics, Inc. | Fixed point method and apparatus for probing semiconductor devices |
| US4593243A (en) * | 1984-08-29 | 1986-06-03 | Magnavox Government And Industrial Electronics Company | Coplanar and stripline probe card apparatus |
| FR2571861B1 (fr) * | 1984-10-16 | 1987-04-17 | Radiotechnique Compelec | Tete de mesure pour tester sous pointes des circuits |
| JPS6197580A (ja) * | 1984-10-19 | 1986-05-16 | Hitachi Ltd | プリント基板検査装置 |
| US4755750A (en) * | 1985-04-08 | 1988-07-05 | Sgs Semiconductor Corporation | Wafer keys for wafer probe alignment |
| US4782289A (en) * | 1986-05-30 | 1988-11-01 | Hilevel Technology, Inc. | Positioning fixture for integrated circuit chip testing board |
| US4758785A (en) * | 1986-09-03 | 1988-07-19 | Tektronix, Inc. | Pressure control apparatus for use in an integrated circuit testing station |
| KR880004322A (ko) * | 1986-09-05 | 1988-06-03 | 로버트 에스. 헐스 | 집적회로 프로브시스템 |
| EP0259163A3 (en) * | 1986-09-05 | 1989-07-12 | Tektronix, Inc. | Semiconductor wafer probe |
-
1988
- 1988-05-19 US US07/196,048 patent/US4899099A/en not_active Expired - Fee Related
- 1988-07-25 JP JP63185317A patent/JPH01293529A/ja active Pending
-
1989
- 1989-04-11 EP EP89400995A patent/EP0343021A1/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US4899099A (en) | 1990-02-06 |
| EP0343021A1 (en) | 1989-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01293529A (ja) | フレキシブルなドット・ウエーハ・プローブ | |
| US5621333A (en) | Contact device for making connection to an electronic circuit device | |
| US6320397B1 (en) | Molded plastic carrier for testing semiconductor dice | |
| US6343940B1 (en) | Contact structure and assembly mechanism thereof | |
| US5205741A (en) | Connector assembly for testing integrated circuit packages | |
| US7056131B1 (en) | Contact grid array system | |
| US6046599A (en) | Method and device for making connection | |
| US6705876B2 (en) | Electrical interconnect assemblies and methods | |
| US5829988A (en) | Socket assembly for integrated circuit chip carrier package | |
| US5166609A (en) | Adapter and test fixture for an integrated circuit device package | |
| US5133119A (en) | Shearing stress interconnection apparatus and method | |
| US6496026B1 (en) | Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground | |
| US5089772A (en) | Device for testing semiconductor integrated circuits and method of testing the same | |
| JPH0517705B2 (ja) | ||
| US6256879B1 (en) | Compression connector | |
| JPH07321170A (ja) | Ic回路試験用プローブ集成体 | |
| TWI708060B (zh) | 接觸單元及檢查輔助具 | |
| JPH0619371B2 (ja) | 電気コネクタ | |
| US5456018A (en) | Alignment system for planar electronic devices arranged in parallel fashion | |
| US5202622A (en) | Adapter and test fixture for an integrated circuit device package | |
| JPH01287484A (ja) | プローブヘッド及びその製造方法とそれを用いた半導体lsi検査装置 | |
| KR102309675B1 (ko) | 필름 형태의 프로브카드 | |
| US6641406B1 (en) | Flexible connector for high density circuit applications | |
| JPH04363671A (ja) | プローブボード | |
| JP2571516B2 (ja) | プローブカード |