JPH0129475B2 - - Google Patents
Info
- Publication number
- JPH0129475B2 JPH0129475B2 JP58181706A JP18170683A JPH0129475B2 JP H0129475 B2 JPH0129475 B2 JP H0129475B2 JP 58181706 A JP58181706 A JP 58181706A JP 18170683 A JP18170683 A JP 18170683A JP H0129475 B2 JPH0129475 B2 JP H0129475B2
- Authority
- JP
- Japan
- Prior art keywords
- defect
- memory
- solid
- state image
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/68—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は固体撮像素子の欠陥補償回路に関する
ものである。
ものである。
＜従来技術＞
CCD等を用いた固体撮像素子は無欠陥な素子
を製造するのが困難であり、製造歩留りが悪いこ
とが問題となつている。そのため電気的な回路を
付加して欠陥補償を行ない、数点の欠陥を含む素
子を実用レベルにし、実質的な歩留りを向上させ
る方法が種々考案されている。それらの方法の１
つに欠陥位置をあらかじめメモリに記憶させてお
き、欠陥点のデータを近接する正常点のデータに
置換するという補正方法がある。
を製造するのが困難であり、製造歩留りが悪いこ
とが問題となつている。そのため電気的な回路を
付加して欠陥補償を行ない、数点の欠陥を含む素
子を実用レベルにし、実質的な歩留りを向上させ
る方法が種々考案されている。それらの方法の１
つに欠陥位置をあらかじめメモリに記憶させてお
き、欠陥点のデータを近接する正常点のデータに
置換するという補正方法がある。
第１図に従来の欠陥補償装置の１例を示す。１
は固体撮像素子、２は遅延回路、３はアナログス
イツチ、４は固体撮像素子１の欠陥位置情報を記
憶するメモリ、５はメモリ４のアドレスを計数す
るカウンタ、６は画素の位置を計数するカウン
タ、７は各回路の制御信号を与えるパルス発生器
である。メモリ４には、基準点から１番目の欠陥
点まで何クロツク離れているかの情報I1と、ｎ番
め以降の欠陥点がｎ―１番めの欠陥点から何クロ
ツク離れているかの情報In（ｎ≧２）が記憶され
ている。固体撮像素子１より１画面出力されるご
とにアドレスカウンタ５が０にリセツトされ、メ
モリ４の先頭に記憶された情報I1が読み出されて
カウンタ６にロードされる。カウンタ６は固体撮
像素子１の転送クロツクに同期したパルス発生器
７から出力されるクロツクφ5により減算される。
カウンタ６に転送された情報I1の値は、固体撮像
素子１が１番めの欠陥点のデータを出力する時に
丁度カウンタ６が０になり、補正パルスＴが出力
される関係に設定される。このようにして欠陥点
のデータに同期した補正パルスＴが出力される。
補正パルスＴはアナログスイツチ３に与えられて
接点の切換えを制御し、欠陥データが検出された
画素は遅延回路２をとおつた近接点の正常なデー
タに置換される。
は固体撮像素子、２は遅延回路、３はアナログス
イツチ、４は固体撮像素子１の欠陥位置情報を記
憶するメモリ、５はメモリ４のアドレスを計数す
るカウンタ、６は画素の位置を計数するカウン
タ、７は各回路の制御信号を与えるパルス発生器
である。メモリ４には、基準点から１番目の欠陥
点まで何クロツク離れているかの情報I1と、ｎ番
め以降の欠陥点がｎ―１番めの欠陥点から何クロ
ツク離れているかの情報In（ｎ≧２）が記憶され
ている。固体撮像素子１より１画面出力されるご
とにアドレスカウンタ５が０にリセツトされ、メ
モリ４の先頭に記憶された情報I1が読み出されて
カウンタ６にロードされる。カウンタ６は固体撮
像素子１の転送クロツクに同期したパルス発生器
７から出力されるクロツクφ5により減算される。
カウンタ６に転送された情報I1の値は、固体撮像
素子１が１番めの欠陥点のデータを出力する時に
丁度カウンタ６が０になり、補正パルスＴが出力
される関係に設定される。このようにして欠陥点
のデータに同期した補正パルスＴが出力される。
補正パルスＴはアナログスイツチ３に与えられて
接点の切換えを制御し、欠陥データが検出された
画素は遅延回路２をとおつた近接点の正常なデー
タに置換される。
第２図にアナログスイツチ３の入力S0，S1と出
力信号S2を示す。S0が固体撮像素子１からの直接
の信号、S1が遅延回路２の出力信号、Ｔが補償パ
ルス、S2がアナログスイツチ３の出力信号で、欠
陥補償がなされた結果である。画素位置カウンタ
６から補正パルスＴが出力されるとアドレスカウ
ンタ５は１つ加算され、メモリ４に記憶された情
報I2がカウンタ６にロードされる。続いて上記動
作と同様にカウンタ６がφsにより減算され、０に
なつた時補正ハルスＴが出力される。以上のくり
かえしにより、メモリ４に記憶された情報に従い
欠陥補償が行なわれる。
力信号S2を示す。S0が固体撮像素子１からの直接
の信号、S1が遅延回路２の出力信号、Ｔが補償パ
ルス、S2がアナログスイツチ３の出力信号で、欠
陥補償がなされた結果である。画素位置カウンタ
６から補正パルスＴが出力されるとアドレスカウ
ンタ５は１つ加算され、メモリ４に記憶された情
報I2がカウンタ６にロードされる。続いて上記動
作と同様にカウンタ６がφsにより減算され、０に
なつた時補正ハルスＴが出力される。以上のくり
かえしにより、メモリ４に記憶された情報に従い
欠陥補償が行なわれる。
ところでこのような欠陥補償方式で欠陥位置を
記憶するのに必要な情報量は、固体撮像素子１の
分解能を縦500×横400程度とすると、 500×400＝200000となり、 217＜200000＜218であるので、１画面の位置情報
を記憶するためには18ビツト必要である。ところ
が、現在市場にあるメモリは８ビツト構成が主体
であり、これを使用すれば、18ビツトを記憶する
ために８×３の24ビツト使用することになり、メ
モリの記憶効率が悪くなる。またビツト数が24ビ
ツトに増えることにより回路が複雑化し、欠陥補
償回路を安価に構成する妨げとなつていた。
記憶するのに必要な情報量は、固体撮像素子１の
分解能を縦500×横400程度とすると、 500×400＝200000となり、 217＜200000＜218であるので、１画面の位置情報
を記憶するためには18ビツト必要である。ところ
が、現在市場にあるメモリは８ビツト構成が主体
であり、これを使用すれば、18ビツトを記憶する
ために８×３の24ビツト使用することになり、メ
モリの記憶効率が悪くなる。またビツト数が24ビ
ツトに増えることにより回路が複雑化し、欠陥補
償回路を安価に構成する妨げとなつていた。
＜発明の目的＞
本発明は上記従来の欠陥補償回路の欠点を除去
し、所定のビツト数（例えば16ビツト）のメモリ
に位置情報を記憶させるようにした回路におい
て、上記の所定のビツト数では表現出来ない欠陥
（間隔が所定のビツト数以上である欠陥位置）を、
仮の欠陥点を設けることにより、所定のビツト数
で表現できるようになして、メモリの利用効率を
高め得る固体撮像素子の欠陥補償回路を提供する
ものである。
し、所定のビツト数（例えば16ビツト）のメモリ
に位置情報を記憶させるようにした回路におい
て、上記の所定のビツト数では表現出来ない欠陥
（間隔が所定のビツト数以上である欠陥位置）を、
仮の欠陥点を設けることにより、所定のビツト数
で表現できるようになして、メモリの利用効率を
高め得る固体撮像素子の欠陥補償回路を提供する
ものである。
＜実施例＞
まず第３図ａ，ｂは奇数フイールド、偶数フイ
ールドを示す固体撮像素子のインタレース方式に
よる走査の様子を示したもので、図中Ａが実際の
表示期間、Ｂが水平帰線期間、Ｃが垂直帰線期間
にあたる。
ールドを示す固体撮像素子のインタレース方式に
よる走査の様子を示したもので、図中Ａが実際の
表示期間、Ｂが水平帰線期間、Ｃが垂直帰線期間
にあたる。
第４図は固体撮像素子の１フレーム中の基本ク
ロツクパルスを示したものである。Ａ期間内のパ
ルスが転送クロツクに相当し、このパルスに同期
して画像情報が送出され、水平帰線期間Ｂと垂直
帰線期間Ｃ間では画像情報は送出されない。ここ
でメモリ領域の効率的な利用を図つて欠陥位置情
報を記憶させるために、第４図のように基本クロ
ツクパルスに先頭から番号を付け、最初の欠陥位
置はそのパルス番号を記憶し、ｎを２以上の数と
してｎ番目の欠陥位置はそのパルスとｎ―１番め
の欠陥に対応するパルスとの間に存在するパルス
の数によつて相対距離を記憶させる。この相対距
離がとりうる最大の値は１フレームに含まれるパ
ルス数程度であり、その数Ｎは縦500横400の分解
能を持つ固体撮像素子では217＜Ｎ＜218である。
このように相対距離は16ビツトでは表現できない
場合がありうる。この場合に対処するため実際の
欠陥と欠陥の間に予め仮の欠陥を数点設定し、欠
陥点と欠陥点との相対距離をすべて216未満とす
る。即ち８ビツトの整数倍で且つより少ない容量
内で記憶させる。
ロツクパルスを示したものである。Ａ期間内のパ
ルスが転送クロツクに相当し、このパルスに同期
して画像情報が送出され、水平帰線期間Ｂと垂直
帰線期間Ｃ間では画像情報は送出されない。ここ
でメモリ領域の効率的な利用を図つて欠陥位置情
報を記憶させるために、第４図のように基本クロ
ツクパルスに先頭から番号を付け、最初の欠陥位
置はそのパルス番号を記憶し、ｎを２以上の数と
してｎ番目の欠陥位置はそのパルスとｎ―１番め
の欠陥に対応するパルスとの間に存在するパルス
の数によつて相対距離を記憶させる。この相対距
離がとりうる最大の値は１フレームに含まれるパ
ルス数程度であり、その数Ｎは縦500横400の分解
能を持つ固体撮像素子では217＜Ｎ＜218である。
このように相対距離は16ビツトでは表現できない
場合がありうる。この場合に対処するため実際の
欠陥と欠陥の間に予め仮の欠陥を数点設定し、欠
陥点と欠陥点との相対距離をすべて216未満とす
る。即ち８ビツトの整数倍で且つより少ない容量
内で記憶させる。
また、補償回路を簡略化するためには、上記設
定された仮の欠陥は実際の欠陥と区別せず同等に
扱う方が都合がよい。ところが仮の欠陥点にも補
償を行なえば画像によつてその点に補償誤差が生
ずるという問題がある。
定された仮の欠陥は実際の欠陥と区別せず同等に
扱う方が都合がよい。ところが仮の欠陥点にも補
償を行なえば画像によつてその点に補償誤差が生
ずるという問題がある。
そのため本実施例では、上記仮の欠陥点を表示
に関係ない水平帰線期間Ｂ内の点に設定する。即
ち欠陥点の位置情報をパルスの相対位置を使用し
て記憶させ、もしその情報量が16ビツトを越える
場合は欠陥点の間の適当な水平帰線期間内の数点
を仮の欠陥点として記憶させることにより、各欠
陥点間の相対距離を、216未満にする。仮の欠陥
点をどの水平帰線期間のどのパルスに設定するか
は何通りにも設定できるが、どのように選ぶかは
本質的な問題ではない。また必要な仮の欠陥数は
218÷216＝４であるから、最大４〜５点設定すれ
ばよくメモリの容量に影響を与えるものではな
い。
に関係ない水平帰線期間Ｂ内の点に設定する。即
ち欠陥点の位置情報をパルスの相対位置を使用し
て記憶させ、もしその情報量が16ビツトを越える
場合は欠陥点の間の適当な水平帰線期間内の数点
を仮の欠陥点として記憶させることにより、各欠
陥点間の相対距離を、216未満にする。仮の欠陥
点をどの水平帰線期間のどのパルスに設定するか
は何通りにも設定できるが、どのように選ぶかは
本質的な問題ではない。また必要な仮の欠陥数は
218÷216＝４であるから、最大４〜５点設定すれ
ばよくメモリの容量に影響を与えるものではな
い。
以上の説明は２番目以降の欠陥位置とその１つ
前の欠陥位置との相対距離に関して述べたが、１
番目の欠陥位置が216個以上のパルスを計数した
位置に存在する場合でも、同様の考え方で１番め
の欠陥より前に仮の欠陥点を数点設定することに
より、欠陥位置を16ビツトで表現することができ
る。第５図は実際の欠陥点がA1とA2である撮像
素子について水平帰線期間Ｂ内にB1，B2，B3の
仮の欠陥点を設定することにより各欠陥点の相対
距離を216未満にできることを示す。
前の欠陥位置との相対距離に関して述べたが、１
番目の欠陥位置が216個以上のパルスを計数した
位置に存在する場合でも、同様の考え方で１番め
の欠陥より前に仮の欠陥点を数点設定することに
より、欠陥位置を16ビツトで表現することができ
る。第５図は実際の欠陥点がA1とA2である撮像
素子について水平帰線期間Ｂ内にB1，B2，B3の
仮の欠陥点を設定することにより各欠陥点の相対
距離を216未満にできることを示す。
第６図に本発明の一実施例の回路ブロツク図を
示す。図中メモリを除く他の構成は第１図と同じ
で説明を略する。メモリ８には実際の欠陥点と上
述のように表示に関係のない期間を選んで与えた
仮の欠陥点の位置を与える16ビツトの情報が記憶
されている。
示す。図中メモリを除く他の構成は第１図と同じ
で説明を略する。メモリ８には実際の欠陥点と上
述のように表示に関係のない期間を選んで与えた
仮の欠陥点の位置を与える16ビツトの情報が記憶
されている。
まず固体撮像素子１より１画面が出力されるご
とにアドレスカウンタ５は０にリセツトされ、メ
モリ８の先頭に記憶された16ビツトの情報I1′が
カウンタ６にロードされる。次に固体撮像素子１
の基本クロツクφによりカウンタ６は減算され
る。I1′の値は最初の欠陥点もしくは、仮の欠陥
点のパルス位置で、カウンタ６が０になり補正パ
ルスＴが出力される値にあらかじめ設定される。
補正パルスＴの制御によりアナログスイツチ３が
切換えられ、固体撮像素子１の出力は遅延回路２
をとおつた近接点のデータに置換される。ここで
実際の欠陥点であれば第２図のように欠陥の補償
が行なわれる。また仮の欠陥点であれば同じくデ
ータの置換が行なわれるが、仮の欠陥点は水平帰
線期間Ｂ内の点に選んでいるため表示にはなんら
影響を与えない。補正パルスＴが出力されるとア
ドレスカウンタ５は１つ加算され、メモリ８に記
憶された16ビツトの情報I2′がカウンタ６にロー
ドされる。以上の動作をくりかえしてカウンタ６
がφにより減算され、内容が０になつた時次の補
正パルスＴが出力される。
とにアドレスカウンタ５は０にリセツトされ、メ
モリ８の先頭に記憶された16ビツトの情報I1′が
カウンタ６にロードされる。次に固体撮像素子１
の基本クロツクφによりカウンタ６は減算され
る。I1′の値は最初の欠陥点もしくは、仮の欠陥
点のパルス位置で、カウンタ６が０になり補正パ
ルスＴが出力される値にあらかじめ設定される。
補正パルスＴの制御によりアナログスイツチ３が
切換えられ、固体撮像素子１の出力は遅延回路２
をとおつた近接点のデータに置換される。ここで
実際の欠陥点であれば第２図のように欠陥の補償
が行なわれる。また仮の欠陥点であれば同じくデ
ータの置換が行なわれるが、仮の欠陥点は水平帰
線期間Ｂ内の点に選んでいるため表示にはなんら
影響を与えない。補正パルスＴが出力されるとア
ドレスカウンタ５は１つ加算され、メモリ８に記
憶された16ビツトの情報I2′がカウンタ６にロー
ドされる。以上の動作をくりかえしてカウンタ６
がφにより減算され、内容が０になつた時次の補
正パルスＴが出力される。
以上の説明から明らかなように本発明では固体
撮像素子の基本クロツクパルスのうち、表示が行
なわれない期間の適当な点を仮の欠陥点としてメ
モリに記憶させることにより欠陥点と欠陥点との
間に間隔を216未満等の所定の値未満にし、また
その間隔の値をメモリに記憶させて、その情報に
従つて欠陥補償を行なうことにより仮の欠陥点を
もうけない従来の方式と同等の補償効果を得るこ
とができる。本発明の方式を用いれば欠陥点の位
置情報が16ビツトで与えられるので、現在主流の
８ビツト構成のメモリを有効に利用することがで
きる。
撮像素子の基本クロツクパルスのうち、表示が行
なわれない期間の適当な点を仮の欠陥点としてメ
モリに記憶させることにより欠陥点と欠陥点との
間に間隔を216未満等の所定の値未満にし、また
その間隔の値をメモリに記憶させて、その情報に
従つて欠陥補償を行なうことにより仮の欠陥点を
もうけない従来の方式と同等の補償効果を得るこ
とができる。本発明の方式を用いれば欠陥点の位
置情報が16ビツトで与えられるので、現在主流の
８ビツト構成のメモリを有効に利用することがで
きる。
＜効 果＞
以上本発明によれば、欠陥点の位置をメモリに
効率よく記憶させることができ、所定のビツト数
のメモリに位置情報を記憶させるに際し、所定の
ビツト数では表現出来ない欠陥を、仮の欠陥点を
設けることによつて所定のビツト数のメモリで記
憶させるようになしているため、結果として比較
的大画素数の固体撮像素子についても、欠陥の補
償回路を従来の方法に比して安価に構成でき、実
用価値の高い補償回路を得ることができる。
効率よく記憶させることができ、所定のビツト数
のメモリに位置情報を記憶させるに際し、所定の
ビツト数では表現出来ない欠陥を、仮の欠陥点を
設けることによつて所定のビツト数のメモリで記
憶させるようになしているため、結果として比較
的大画素数の固体撮像素子についても、欠陥の補
償回路を従来の方法に比して安価に構成でき、実
用価値の高い補償回路を得ることができる。
第１図は従来装置のブロツク図、第２図は欠陥
補償動作を説明するための波形図、第３図はイン
タレース方式の走査を示す図、第４図及び第５図
は本発明の一実施例を説明するための画素走査と
欠陥画素との関係図、第６図は本発明による一実
施例のブロツク図である。 １：固定撮像素子、３：アナログスイツチ、
５：アドレスカウンタ、６：カウンタ、７：パル
ス発生器、８：メモリ。
補償動作を説明するための波形図、第３図はイン
タレース方式の走査を示す図、第４図及び第５図
は本発明の一実施例を説明するための画素走査と
欠陥画素との関係図、第６図は本発明による一実
施例のブロツク図である。 １：固定撮像素子、３：アナログスイツチ、
５：アドレスカウンタ、６：カウンタ、７：パル
ス発生器、８：メモリ。
Claims (1)
- 【特許請求の範囲】 １ 複数の撮像画素を配列してなる固体撮像素子
と、固体撮像素子の欠陥位置を示す位置情報を記
憶するメモリとを備え、上記メモリから読み出さ
れた位置情報に基いて上記固体撮像素子の欠陥画
素の信号を該欠陥画素と相関の高い他の画素の信
号で置き換える欠陥補償回路において、 所定のビツト数でメモリに記憶する位置情報は
隣接する欠陥の間隔によつて与えられ、該間隔が
上記所定のビツト数以上である欠陥位置は、上記
隣接する欠陥間に位置し、且つ画面に表示されな
い帰線期間内の点を予め設定して該点の位置を仮
の欠陥位置として、その位置を示す位置情報をメ
モリに記憶させてなる。 固体撮像素子の欠陥補償回路。 ２ 前記固体撮像素子は撮像画素数Ｎ（2i≦Ｎ＜
2i+1）からなり、8m≦ｉ＜８（ｍ＋１）とすると
欠陥を記憶する前記メモリは一つの欠陥位置情報
を最大8mビツトで表現し記憶してなることを特
徴とする特許請求の範囲第１項記載の固体撮像素
子の欠陥補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181706A JPS6070879A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181706A JPS6070879A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6070879A JPS6070879A (ja) | 1985-04-22 |
| JPH0129475B2 true JPH0129475B2 (ja) | 1989-06-12 |
Family
ID=16105429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181706A Granted JPS6070879A (ja) | 1983-09-27 | 1983-09-27 | 固体撮像素子の欠陥補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6070879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301571B2 (en) | 2003-01-17 | 2007-11-27 | Fujifilm Corporation | Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6034872B2 (ja) * | 1977-01-28 | 1985-08-10 | ソニー株式会社 | 固体撮像装置の雑音除去回路 |
| JPS574862U (ja) * | 1980-06-10 | 1982-01-11 |
-
1983
- 1983-09-27 JP JP58181706A patent/JPS6070879A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301571B2 (en) | 2003-01-17 | 2007-11-27 | Fujifilm Corporation | Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information |
| US7872680B2 (en) | 2003-01-17 | 2011-01-18 | Fujifilm Corporation | Method and imaging apparatus for correcting defective pixel of solid-state image sensor, and method for creating pixel information |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6070879A (ja) | 1985-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4167754A (en) | Solid state television camera with noise eliminating circuit | |
| GB2119198A (en) | Image data masking apparatus | |
| US4581721A (en) | Memory apparatus with random and sequential addressing | |
| JP2000287134A (ja) | 画像処理装置及び処理方法 | |
| JP3801242B2 (ja) | 縮小画像表示装置 | |
| JPS644191B2 (ja) | ||
| US4563752A (en) | Series/parallel/series shift register memory comprising redundant parallel-connected storage registers, and display apparatus comprising a picture memory thus organized | |
| US4951143A (en) | Memory configuration for unsynchronized input and output data streams | |
| EP0238232A2 (en) | Video memory control device | |
| JPH0129475B2 (ja) | ||
| US4571625A (en) | Television camera with a solid-state pick-up device | |
| JP2768361B2 (ja) | 画像フレームメモリのデータ入出力方式 | |
| JPS6150318B2 (ja) | ||
| JP2805354B2 (ja) | 画素欠陥補償システム | |
| JP3655159B2 (ja) | 表示装置 | |
| JPS635666A (ja) | 固体撮像装置の欠陥補正装置 | |
| JP3484780B2 (ja) | 撮像素子欠陥検出装置及び撮像素子欠陥検出方法 | |
| JP3274479B2 (ja) | 画像記憶方法及び画像記憶装置 | |
| JP2591312B2 (ja) | 半導体メモリのリセット回路 | |
| JPH08237521A (ja) | 固体撮像素子のキズ補正回路 | |
| KR920002535B1 (ko) | 픽처-인-픽처에서의 수직방향 확대회로 | |
| JPS59122184A (ja) | 固体撮像装置 | |
| JPS63286075A (ja) | 撮像装置 | |
| JPH0129476B2 (ja) | ||
| JPH0348518B2 (ja) |