JPH01295228A

JPH01295228A - 液晶パネル駆動回路

Info

Publication number: JPH01295228A
Application number: JP12550088A
Authority: JP
Inventors: Rei Ishikawa; 玲石川
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1988-05-23
Filing date: 1988-05-23
Publication date: 1989-11-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の技術分野］本発明は、液晶パネルに対するブライト調整をデジタル
的に行なう液晶パネル駆動回路に関する。

［従来技術と解決すべき課題］近年、小型のポータプルテレビ等の表示部として一般に
液晶パネルが用いられている。この液晶パネルにおいて
は、印加電圧の実効値に依存してその明るさ（透過光率
）が変化するという特性かあるので、ブライト調整を行
なう場合、従来では可変抵抗により印加電圧値を直線的
に変化させて実効駆動電圧を変えるようにしている。第
１１図は従来の液晶駆動電圧波形例を示すもので、Ｖ２
電圧を基準として正の駆動電圧ＶＯ，Ｖｌ及び負の駆動
電圧Ｖ８．Ｖ４（図ではＶ４電圧を省略している）を発
生し、セグメント電極にはＶｌ。

Ｖ３電圧を印加し、コモン電極にはフレーム毎にＶＯ，
Ｖ２電圧とＶ２．Ｖ４電圧とを交互に印加している。こ
の場合、セグメント駆動電圧は１ハツクプレ一ト期間（
コモン電極が選択されている期間）に１回たけ階調信号
に応じてパルス幅変調し、ＶＯ，Ｖ４．Ｖｌ、Ｖ３の電
圧レベルを可変することで実効駆動電圧を変えてブライ
ト調整を行なっている。

上記のように従来のブライト調整方法では、液晶駆動電
圧発生回路において、電圧値を可変できる様に構成する
必要があり、このため回路規模が大きくなると共に、各
デバイスが広範な電源電圧範囲で正常に動作しなければ
ならず、回路上大きな制約を受ける、という問題かあっ
た。

本発明は上記実情に鑑みてなされたもので、印加電圧を
可変することなく実効駆動電圧を可変でき、最適バイア
スのままデジタル的にブライト調整を行ない得る液晶パ
ネル駆動回路を提供することを目的とする。

［手段及び作用］本発明は、セグメント信号及びコモン信号に対して各バ
ックプレート期間中に零バイアス期間（セグメント電圧
とコモン電圧を同一電圧にする期間）を設け、この零バ
イアス期間をブライト調整信号が設定されるカウンタ内
容に応じて可変することにより、実効駆動電圧を可変し
てブライト調整が行なわれるようにしたものである。

また、本発明は各コモン電極の選択時間がＭバックプレ
ート期間に設定されている場合において、ブライト調整
信号が設定されるカウンタ内容に応じて上記セグメント
信号及びコモン信号の零バイアス期間を可変すると共に
、上記Ｍバックプレート期間中の各零バイアス期間を上
記カウンタの設定値に応じた期間数たけ１ステツプずら
した値に設定することにより、微細にブライト調整がで
きるようにしたものである。

更に本発明は、上記カウンタの設定内容がブライトキー
の操作により更新される毎にその更新されたデータを記
憶する不揮発性メモリを備え、電源をオンした際に上記
メモリの記憶内容を上記カウンタにロートして電源オフ
時のブライト状態を再現するようにしたものである。

［第１実施例］以下、図面を参照して本発明の詳細な説明する。第１図
は液晶パネル駆動回路の全体の概略構成を示すものであ
る。同図において１１は表示制御回路で、キー人力部１
０に設けられているブライトキーの操作によりブライト
調整信号が入力される。

上記表示制御回路１１は、輝度変調パルスＰ１〜Ｐ３．
　フレーム信号ｆｆ、零バイアスタイミング信号「で及
び各種クロックパルスを発生するが、零バイアスタイミ
ング信号ＥＣについては、キー人力部１０からのブライ
ト調整信号によりハイレベルとローレベルとの比が可変
設定できるようになっている。この零バイアスタイミン
グ信号ｒでの発生回路については詳細を後述する。そし
て、上記表示制御回路１１により作成されたタイミング
信号は、Ａ／Ｄ変換回路１２．詳細を後述するセグメン
ト駆動回路１３及びコモン駆動回路１４へ送られる。

Ａ／Ｄ変換回路１２は、表示制御回路１１がらのサンプ
リング信号φＳに従ってアナログ映像信号を例えば３ビ
ツトのデジタルデータＤ１〜Ｄ３に変換し、セグメント
駆動回路１３へ出力する。このセグメント駆動回路１３
には、表示制御回路１１から輝度変調パルスＰ１〜Ｐ３
．フレーム信号７；ｒ、零バイアスタイミング信号ＥＣ
及び各種クロックパルスがＬ”ｒえられると共に、液晶
駆動電圧発生回路１５から液晶駆動電圧Ｖ１．．Ｖ２　
、Ｖ３か与えられる。

」二記セグメンＩ・駆動回路１３は、表示制御回路１１
からの各種タイミング信号に従って動作し、Ａ／Ｄ変換
回路】２からの映像データＤ］〜Ｄ３を読込んで例えば
８階調のセグメント駆動信号Ｙ１〜Ｙｍを作成し、液晶
パネル１６のセグメント電極（信号電極）を駆動する。

上記液晶駆動電圧発生回路１５は、液晶駆動電圧ＶＯ，
Ｖ１．．Ｖ２．Ｖ３．Ｖ４を発生し、Ｖｌ。

Ｖ２．Ｖ３電圧をセグメント駆動回路１３へ出力し、Ｖ
Ｏ，Ｖ２．Ｖ４電圧をコモン駆動回路１４へ出力する。

また、このコモン駆動回路１４には、表示制御回路１１
からフレーム信号岡ｒ、零バイアスタイミング信号ＥＣ
，垂直同期信号に同期した垂直タイミング信号ＳＲ，シ
フトクロック岡０２等の各種タイミング信号が与えられ
る。」二記コモン駆動回路１４は、表示制御回路１１か
ら与えられる垂直タイミング信号ＳＲをシフトクロック
岡ｎ２により読込んで順次シフトし、そのシフト出力に
従って液晶駆動電圧発生回路１５からの液晶駆動電圧Ｖ
Ｑ。

Ｖ２．Ｖ４を選択してコモン駆動信号Ｘ１〜Ｘｎを作成
し、液晶パネル１６のコモン電極を順次駆動する。」二
記電圧ＶＯ，Ｖ４はコモン電極の選択電圧、ｖ２は非選
択電圧である。

しかして、」二記、表示制御回路ＩＪに設けられる零バ
イアスタイミング信号「での発生回路は、第２図に示す
ように構成される。同図において２１は３ビツト（８進
）のアップ／ダウンカウンタで、キー人力部］０からブ
ライトキーの操作に応じてアップ／ダウン信号Ｕ／Ｄ及
びクロックパルスＣＫが入力される。上記カウンタ２１
は、キー人力部１０からのブライト調整信号によりアッ
プカウントあるいはダウンカウントし、そのカウント出
力Ｑ］〜Ｑ３をＰＷＭ（パルス幅変調）回路２２へ入力
する。このＰＷＭ回路２２は、第３図に示すようにフレ
ーム信号７；ｆの１期間、つまり１バツクプレー１・期
間Ｆを１周期とし、１パツクプレー１・期間Ｆをｎ等分
例えば８等分した時間幅を括準としてパルス幅変調する
。このパルス幅変調された信号か零バイアスタイミング
信号ＥＣとしてＰＷＭ回路２２から出力されるが、この
タイミング信号ＥＣのハイレベルの期間ｔ１とローレベ
ルの期間ｔ２との比率は、カウンタ２１のカウント値に
よって決定される。すなわち、ＰＷＭ回路２２では、カ
ウンタ２１のカウント値に比例してｔ１期間が設定され
るようになっている。

そして、上記ＰＷＭ回路２２において作成された零バイ
アスタイミング信号ＥＣは、上記したようにセグメント
駆動回路１３及びコモン駆動回路１４へ送られる。セグ
メント駆動回路１３は、第３図に示すように１バツクプ
レ一ト期間Ｆをｎ等分１　この実施例では８等分し、零
バイアスタイミング信号ＥＣがハイレベルとなっている
ｔ１期間の間、各分割期間毎にそれぞれ階調信号に応じ
てＶ１電圧と■３電圧との印加時間比率を変えて液晶パ
ネル１６のセグメント電極を駆動する。そして、零バイ
アスタイミング信号ＥＣかローレベルとなるｔ２期間の
間はｖ２電圧（非選択）をセグメント電極に印加する。

一方、コモン駆動回路１４は、第３図に示すように零バ
イアスタイミング信号ＥＣがハイレベルとなっているｔ
１期間の間、■０電圧あるいは■４電圧を選択してコモ
ン駆動信号Ｘ１〜Ｘｎとし、信号ＥＣがローレベルとな
るｔ２期間ではＶ２電圧をコモン電極に印加する。この
結果、液晶パネル１６は、零バイアスタイミング信号Ｅ
Ｃのｔ１期間において映像信号に応じた階調で表示駆動
され、ｔ２期間ではセグメント駆動信号及びコモン駆動
信号が共にＶ２レベルとなって零バイアス駆動される。

上記零バイアスタイミング信号「でにおけるｔ１期間と
ｔ２期間との比はブライト調整信号に応じて変化し、ｔ
］切期間ｔ２期間との比により実効駆動電圧が変化して
ブライト調整が行なわれる。

以下、上記セグメント駆動回路１３及びコモン駆動回路
１４の詳細について説明する。

第４図はセグメント駆動回路１３の構成について＝　１
０　＝示したものである。同図において３１はデータラッチク
ロック発生回路で、表示制御回路１］から各バックプレ
ート期間Ｆの開始時に同期した入力タイミング信号ＳＴ
Ｉと共にタロツクパルス岡」。

≠２が入力される。データラッチクロック発生回路３１
は、入力タイミング信号ＳＴＩをタロツクパルス、１．
、ｉに同期して読込み、その後、順次シフトしてデータ
ラッチクロックφｓ１〜φｓｍを発生する。このデータ
ラッチクロック発生回路３１から出力されるデータラッ
チクロックφｓ１〜φｓｍは、３ビット×ｍ段のデータ
ラッチ回路３２へ送られる。

また、上記データラッチクロック発生回路３１の最終段
から出力されるクロックＳＴＯは、セグメント駆動回路
１３が複数個のＬＳＩにより構成されている場合に、次
段のＬＳＩに入力タイミング信号ＳＴＩとして送られる
。上記セグメント駆動回路１３は、Ａ／Ｄ変換回路１２
から与えられる映像データＤ１〜Ｄ３をラッチクロック
φｓ１〜φｓｍに同期して順次ラッチする。そして、こ
のデータラッチ回路３２にラッチされたデータは、１バ
ックプレート期間Ｆ毎に与えられるタイミング信号７；
ｎに同期して階調信号発生回路３３へ送られる。また、
この階調信号発生回路３３には、フレーム信号岡ｆ。

タイミング信号’ｌ’０．７；ｎ、　　＃Ｎｓが与えら
れる。

上記階調信号発生回路３３は、詳細を後述するようにデ
ータラッチ回路３２にラッチされたデータに応じて階調
信号ｙ１〜ｙｍを作成し、レベルシフタ３４を介してア
ナログマルチプレクサ３５へ出力する。

このアナログマルチプレクサ３５には、Ｖｌ　、　　Ｖ
３電圧が■１　・ｖ３制御回路３６を介して供給される
。

上記Ｖ１・Ｖ３制御回路３６には、零バイアスタイミン
グ信号［てが制御信号として与えられている。

Ｖｌ　・Ｖ３制御回路３６は、アナログマルチプレクサ
３５に対し、零バイアスタイミング信号ＥＣがハイレベ
ルとなるｔ１期間ではＶｌ及び■３電圧を供給し、ロー
レベルとなるｔ２期間ではＶ２電圧を供給する。従って
、アナログマルチプレクサ３５は、１バツクプレ一ト期
間Ｆ中のｔ１期間では階調信号発生回路３３からレベル
シフタ３４を介して与えられる階調信号に従ってセグメ
ント駆動信号−１２〜Ｙ１〜Ｙｍを出力し、ｔ２期間ではＶ２電圧をセグメン
ト駆動信号Ｙ１〜Ｙｍとして出力する。

第５図はデータラッチ回路３２及び上記階調信号発生回
路３３における１系統の詳細を示すものである。同図に
おいて３２８はデータラッチ回路３２内の］段分（３ビ
ツト）のラッチ回路で、Ａ／Ｄ変換回路１２からの映像
データＤ１〜Ｄ３が入力される。

上記ラッチ回路３２ａは、データラッチクロックからの
ラッチクロックφｓｉによって映像データＤ１〜Ｄ３を
読込み、タイミング信号７；ｎに同期して出力する。こ
のタイミング信号Ｉｎは、第６図のタイミングチャート
に示すように１バツクプレ一ト期間毎に出力される信号
である。上記ラッチ回路３２ａから読出される各ビット
出力は、階調信号発生回路３３内のオア回路４１ａ〜４
１ｃに入力される。

また、このオア回路４１ａ〜４４ｃには、第６図に示す
輝度変調パルスＰ１〜Ｐ３が入力される。上記オア回路
４１ａ〜４１ｃの出力信号は、ナンド回路４２を介して
フリップフロップ４３のリセット端子Ｒに入力される。

このフリップフロップ４３は、一対のナンド回路４３ａ
、　４３ｂからなり、セット端子Ｓにタイミング信号＜
６ＮＳが入力される。上記フリップフロップ４３の出力
信号は、フレーム信号１’と共にイクスクルーシブオア
回路（以下ＥＸオア回路と略称する）４４に入力され、
このＥＸオア回路４４の出力が階調信号ｙｉとして取出
される。

上記階調信号発生回路３３に使用される各種タイミング
信号は、第６図に示すように設定される。

すなわち、タイミング信号ＪＮ、は］バックプレート期
間Ｆを８等分するタイミングで出力され、この各タイミ
ング信号＜６ＮＳ間にタイミング信号≠Ｃが６発出力さ
れる。そして、このタイミング信号岡ｃを順次分周する
ことによって輝度変調パルスＰ１〜Ｐ３が作成される。

従って、映像データＤ１〜Ｄ３がラッチクロックφｓｉ
に同期してラッチ回路３２ａに読込まれ、その後、この
ラッチデータがタイミング信号に≠ｎに同期して読出さ
れると、このラッチデータに対して１バツクプレ一ト期
間Ｆ中に階調信号が８回出力される。つまり、階調信号
発生回路３３は、ラッチ回路３２ａからラッチデータＤ
１〜Ｄ３か読出されると、まず、タイミング信号＜６Ｎ
Ｓによってフリップフロップ４３がセットされ、その後
、タイミング信号７；ｃを分周した輝度変調パルスＰ１
〜Ｐ３かオア回路４１ａ〜４１ｃに与えられる。そして
、ラッチ回路３２ａに保持されている映像データＤ１〜
Ｄ３と輝度変調パルスＰ１〜Ｐ３とによりオア回路４］
、ａ〜４１ｃの出力がオール“１“になった時にナンド
回路４２の出力が“０″となり、フリップフロップ４３
がリセットされる。上記のようにしてフリップフロップ
４３は、タイミング信号（１５Ｎｓによりセットされた
後、映像データＤ１〜Ｄ３に応じた時間を経過した後に
リセットされる。従って、フリップフロップ４３の出力
信号の時間幅は、映像データＤ］〜Ｄ３に対応したもの
となる。そして、このフリップフロップ４３の出力信号
がＥＸオア回路４４を介して階調信号ｙ＋として出力さ
れる。以上の動作が１バツクプレ一ト間に８回繰返され
るので、ＥＸオア回路４４からはある映像データＤ】〜
Ｄ３に対する階調信号ｙ＋が１バツクプレ一ト間に８回
出力される。なお、上記階調信号ｙｉは、フレーム信号
７；ｆと共にＥＸオア回路４４に入力されているので、
フレーム信号ｖｆに同期して反転して出力される。

上記のように階調信号発生回路３３からは、１バツクプ
レ一ト期間Ｆ中に階調信号ｙ１が８回出力され、レベル
シフタ３４を介してアナログマルチプレクサ３５へ送ら
れる。このアナログマルチプレクサ３５には、Ｖｌ　・
Ｖ３制御回路３６から各バックプレート期間Ｆ中のｔ１
期間にＶＬ、Ｖ３電圧が与えられ、ｔ２期間にＶ２電圧
が与えられる。従って、アナログマルチプレクサ３５か
らは、第３図に示したようにｔ１期間の間１階調信号発
生回路３３からの階調信号ｙｊに応じてセグメント駆動
信号Ｙｉが出力され、ｔ２期間にはｖ２電圧が出力され
る。

第３図の例では、１バツクプレ一ト期間Ｆ中にセグメン
ト駆動信号Ｙｊか６回出力された場合について示してい
る。

次にコモン駆動回路１４の詳細について第７図により説
明する。コモン駆動回路１４には、液晶駆動電圧発生回
路１５から液晶駆動電圧ＶＯ，Ｖ４゜−１６＝Ｖ２が与えられるが、ＶＯ雷電圧ＰチャンネルＭＯ３）
ランジスタ５１ａ及びアナログスイッチ５２を介して電
源ライン５３ａに供給され、Ｖ４電圧はＮチャンネルＭ
Ｏ８）ランジスタ５１ｂ及びアナログスイッチ５２を介
して電源ライン５３ａに供給される。また、Ｖ２電圧は
、そのまま電源ライン５３ｂに供給されると共に、アナ
ログスイッチ５４を介して電源ライン５３ａに供給され
る。そして、上記ＭＯＳトランジスタ５１ａ、　５１ｂ
のゲートには、フレーム信号１ｒがレベルシフタ５５を
介して入力される。すなわち、フレーム信号、１により
ＭＯＳトランジスタ５１ａ、　５１ｂが交互にオン／オ
フ制御され、ＶＯ雷電圧るいはＶ４電圧かフレーム毎に
交互に選択されてアナログスイッチ５２に入力されるよ
うになっている。また、アナログスイッチ５４のゲート
には、零バイアスタイミング信号ＥＣかインバータ５６
及びレベルシフタ５７を介して入力され、アナログスイ
ッチ５２のゲートにはレベルシフタ５７の出力が更にイ
ンバータ５８を介して入力される。零バイアスタイミン
グ信号ＥＣにより、ｔ１期間中はアナログスイッチ５２
がオン制御されてＶＯあるいはＶ４電圧が電源ライン５
３ａに供給され、ｔ２期間中はアナログスイッチ５４が
オン制御され、ｖ２電圧が電源ライン５３ａに供給され
る。

そして、上記電源ライン５３ａ、　５３ｂには、それぞ
れ液晶パネル１６のコモン電極に対応させてアナログス
イッチ６１ａ、　Ｂｌｂ、　＝・、６２ａ、　６２ｂ、
　−・・が接続される。上記電源ライン５３ａ側に設け
られたアナログスイッチ８Ｌａ、　Ｇｌｂ、　　・・と
、電源ライン５３ｂ側に設けられたアナログスイッチ６
２ａ、８２ｂ。

・・・とは、それぞれ出力端側において共通接続される
。上記アナログスイッチ６１ａ、　６１ｂ、・・・のゲ
ートには、シフトレジスタ６３を構成するフリップフロ
ップ６４ａ、　８４ｂ、・・・の出力がレベルシフタ６
５ａ。

６５ｂ、・・・によりレベル調整されて与えられる。ま
た、上記アナログスイッチ６２ａ、　８２ｂ、　・・・
のゲートには、レベルシフタ［ｉ５ａ、　６５ｂ、　・
・の出力がインバータ６６ａ、　ｅｅｂ、・・・を介し
て与えられる。上記シフトレジスタ６３は、液晶パネル
１６のコモン電極数に対応する段数のフリップフロップ
６４ａ。

＝　　１８　− ６４ｂ、・・により構成されており、初段のフリップフ
ロップ６４ａのデータ入力端子■に垂直タイミンク信号
ＳＲがインバータ６７を介して入力される。

また、フリップフロップＢ４ａ　、　Ｂ４ｂ　、・・の
クロック端子ＣＫには、クロックパルスｉｎ２がインバ
ータ６８を介して入力される。上記シフトレジスタ６３
は、垂直同期信号に同期してＭえられる垂直タイミング
信号ＳＲをクロックパルス岡０２により初段のフリップ
フロップ６４ａに読込み、その後はクロックパルス７；
ｎ２に同期して順次シフトする。そして、このシフトレ
ジスタ６３を構成するフリップフロップ６４ａ、　ｅ４
ｂ、　　の出力信号により、アナログスイッチＧｌａ、
　６１ｂ、−１ｆｉ２ａ、　Ｇ２ｂ、　・がオン／オフ
制御されて電源ライン５３ａあるいは電源ライン５３ｂ
の電圧が選択され、コモン信号ＸＩ。

Ｘ２．・・・として取出される。

上記のように構成されたコモン駆動回路１４は、フレー
ム信号７；ｆに応じてＭＯｓトランジスタ５］ａ、５１
．ｂかオン／オフ制御され、Ｖｏ雷電圧るいはＶ４電圧
かフレーム毎に交互に選択されてアー　１９　＝ナログスイッチ５２に入力される。一方、零バイアスタ
イミング信号「下によってアナログスイッチ５２、５４
かオン／オフ制御される。すなわち、零バイアスタイミ
ング信号百がハイレベルとなっているｔ１期間ではアナ
ログスイッチ５２がオンし、ＶＯあるいはＶ４電圧か電
源ライン５３ａに供給される。今、フレーム信号ｖｆが
ローレベルでＶＯ８）−ランジスタ５１ａがオンしてい
る状態、つまり、ｖＯ主電圧電源ライン５３ａに出力さ
れている状態で、シフトレジスタ６３に垂直タイミング
信号ＳＲが入力されてフリップフロップ８４ａに読込ま
れたとすると、このフリップフロップ６４ａの出力がハ
イレベルとなり、アナログスイッチＧ１ａがオン、アナ
ログスイッチ６２ａがオフとなり、コモン信号Ｘ１とし
ては第３図に示したようにＶｏ雷電圧選択）が出力され
る。その他のコモン信号Ｘ２．Ｘ３．・は、アナログス
イッチ６１ｂ、・・・側がオフ、アナログスイッチ６２
ｂ、　　・側がオンとなるので、電源ライン５３ｂに与
えられている■２電圧（非選択）か選択されて出力され
る。その後、」１記ｔ１期間を経過してｔ２期間に入る
と、零バイアスタイミング信号ＥＣがローレベルとなり
、アナログスイッチ５２がオフすると共にアナログスイ
ッチ５４がオンし、■２電圧が電源ライン５３ａに供給
される。従って、コモン信号Ｘ１は、■０電圧から■２
電圧に切換えられ、ｔ２期間の間その状態に保持される
。また、このｔ２期間においてはセグメント駆動信号が
上記したようにＶ２電圧に保持されるので、液晶パネル
１６は零バイアス駆動される。

そして、次のバックプレート期間に入ると、フレーム信
号Ｊｒがハイレベルに反転すると共に、零バイアスタイ
ミング信号ＥＣがハイレベルに戻る。フレーム信号７Ｆ
がハイレベルに反転するとＭＯＳｌ−ランジスタ５Ｌａ
がオフすると共に、ＭＯＳトランジスタ５１．ｂがオン
し、Ｖ４電圧が選択される。また、零バイアスタイミン
グ信号ＥＣがハイレベルに戻ると、アナログスイッチ５
２がオン、アナログスイッチ５４かオフとなり、■４電
圧が電源ライン５３ａに供給される。更にこのときクロ
ックパルス７；ｎ２によりフリップフロップＢ４ａの保
持データがフリップフロップ６４ｂにシフトされてその
出力がハイレベルとなり、アナログスイッチ６１ｂがオ
ン、アナログスイッチ６２ｂかオフとなり、コモン信号
Ｘ２としてＶ４電圧が出力される。

このときフリップフロップ６４ａの出力かローレベルに
戻るので、アナログスイッチ６１ａかオフ、アナログス
イッチｆｉ２ａがオンとなり、コモン信号Ｘ１は■２電
圧（非選択）のレベルに保持される。

上記コモン信号Ｘ２はｔ１期間を過ぎてｔ２期間に入る
とコモン信号Ｘ１の場合と同様にして■４電圧からＶ２
電圧に切換わる。以下、同様にして垂直タイミング信号
−「下がシフトレジスタ６３内をシフトするに従ってコ
モン信号Ｘ］、、Ｘ２．・・・が順次出力されるが、そ
れぞれ各バックプレート期間内のｔ１期間はｖＯあるい
はＶ４電圧に保持され、続＜１２期間はＶ２電圧に保持
される。

上記のように液晶パネル１６に対するセグメント駆動信
号Ｙ１を１バツクプレ一ト期間Ｆにｎ回出力し、そのう
ちＸ回をＶ２電圧とすると共に、そのタイミンクに合わ
せてコモン駆動信号をＶ２電圧として零バイアス駆動す
るようにしているので、零バイアス期間を可変設定する
ことにより、その零バイアス期間に応じて実効駆動電圧
が変わり、ブライトの調整が行なわれる。従って、液晶
駆動電圧を一定に保持したまま、つまり、最適バイアス
のままデジタル的にブライト調整を行なうことができる
。

［発明の第２実施例］次に第８図及び第９図により本発明の第２実施例につい
て説明する。上記第１実施例では、ブライト調整を終了
すると、各ハックブレー１・期間Ｆにおける零バイアス
期間か一定に保持されるようにしたが、この第２の実施
例は各バックプレー１・期間Ｆにおける零バイアス期間
を異ならぜることによりブライト調整をより細かく行な
い得るようにしたものである。液晶テレビの走査方式に
は、複数のコモン電極を数Ｈ（Ｈ・水平周期）ずつ同時
に選択しながら順次走査していくようにしたものがある
が、第２実施例はこのような走査方式と−２３＝の組合わせによって実現している。すなわぢ、この第２
実施例では、表示制御回路１］内の零バイアスタイミン
グ信号発生回路を第８図に示すように構成している。な
お、この実施例では、４つのコモン電極を４Ｈ（４バツ
クプレート）ずつ同時に選択しながら順次走査していく
場合について示したものである。第８図において２１ａ
は５ビットのカウンタで、キー人力部１０におけるブラ
イトキーの操作によりアップ／ダウン動作する。そして
、上記カウンタ２１ａの下位２ビツトの出力Ｑ１゜Ｑ２
をデコーダ７１に入力し、上位３ビツトの出力Ｑ３〜Ｑ
５を＋１回路７２に入力している。また、上記デコーダ
７１には、２ビツトのカウンタ７３のカウント出力が与
えられる。このカウンタ７３は、タイミング信号￥Ｎ８
によりカウントアツプ動作する。

上記デコーダ７１は、カウンタ２１ａのカウント出力Ｑ
ｌ、Ｑ２によって動作内容が設定されるもので、例えば
カウンタ７３のカウント値がカウンタ２Ｌａのカウント
値Ｑ］、、Ｑ２に達するまではローレベルの信号を＋１
回路７２に出力し、カウンタ７３のカラン］・値かＱｉ
、Ｑ２より大きくなると、ノへイレベルの信号を＋１回
路７２に出力するようになっている。＋１回路７２は、
デコーダ７１の出力信号がローレベルの時にはカウンタ
２１ａのカウント出力Ｑ３〜Ｑ５をそのままＤＡ、ＤＢ
、ＤＣとしてＰＷＭ回路２２へ出力し、デコーダ７１の
出力が／＼イレベルのときは上記Ｑ３〜Ｑ５の値を＋１
してＤＡ。

ＤＢ、ＤＣとしてＰＷＭ回路２２へ出力する。

上記の構成において、キー人力部１０のブライトキーに
よりカウンタ２１ａのＱｌ、Ｑ２が「１」。

Ｑ３〜Ｑ５か「５」に設定されたとすると、第１バック
プレート期間Ｆ１において、タイミング信号岡Ｎｓによ
りカウンタ７３が「１」にカウントアツプされるが、カ
ウンタ２１ａのＱｌ−、Ｑ２の値がｒ　］、　Ｊ−Ｃあ
るので、デコーダ７１の出力はローレベルに保持される
。このため＋１回路７２は、カウンタ２１ａのＱ３〜Ｑ
５の出力値「５」をそのままＰＷＭ回路２２へ出力する
。このためＰＷＭ回路２２は、第９図に示すように１バ
ツクプレ一ト期間Ｆ中の最初の５／８の期間（ｔｌ）が
／Ｓイレベル、残りの３７８の期間（ｔ２）がローレベ
ルとなる零バイアスタイミング信号ＥＣを出力する。

そして、次の第２バックプレート期間Ｆ２ではタイミン
グ信号７；Ｎ３によりカウンタ７３が「２」にカウント
アツプされ、カウンタ２１ａのＱｌ、、Ｑ２の出力「１
」より大きくなる。このためデコーダ７１の出力がハイ
レベルとなり、＋１回路７２はカウンタ２ＬａのＱ３−
Ｑ５の出力「５」をｒ＋ＩＪＬ、その加算結果「６」を
ＰＷＭ回路２２に出力する。

このためＰＷＭ回路２２は、１バツクプレー１・期間Ｆ
中の最初の６／８の期間（ｔｌ）かハイレベル、残りの
２／８の期間（ｔ２）がローレベルとなる零バイアスタ
イミング信号「でを出力する。

その後、カウンタ７３がタイミング信号７；Ｎ５により
順次カウントアツプされるか、デコーダ７１の出力信号
はハイレベルの状態に保持される。従って、第３．第４
ハックプレート期間Ｆ３．Ｆ４においては、第２バック
プレート期間Ｆ２と同じ波形の零バイアスタイミング信
号ＥＣが出力される。以上の第１〜第４バツクプレート
期間Ｆ１〜Ｆ４がブライト調整のための１周期のタイミ
ンクとなる。

そして、上記のようにして作成された零バイアスタイミ
ング信号ＥＣが上記第４図に示したセグメント駆動回路
１３及び第７図に示したコモン駆動回路１４へ送られる
。セグメント駆動回路１３及びコモン駆動回路１４では
、上記第１実施例と同様に零バイアスタイミング信号ｒ
でに従って第９図に示すようにセグメント駆動信号及び
コモン駆動信号が作成される。この場合、第１バックプ
レート期間Ｆ１では零バイアス期間Ｘ１が（３／８）Ｆ
となり、第２〜第４バツクプレート期間Ｆ２〜Ｆ４では
零バイアス期間ｘ２〜Ｘ４が（２／８）Ｆとなる。

上記零バイアスタイミング信号ＥＣは、第８図において
説明したようにカウンタ２１ａのＱｌ。

Ｑ２の値によってｔｌとｔ２との比を第１〜第４バツク
プレート期間Ｆ１〜Ｆ４において異なる値に設定できる
ので、ブライト調整をより細かく行なうことかできる。

［発明の第３実施例コ次に本発明の第３実施例について第１０図により説明す
る。上記第１及び第２の実施例では、表示制御回路１１
に設けられる第２図及び第８図に示す零バイアスタイミ
ング信号発生回路は、電源をオフするとカウンタ２１．
２１ａのカウント内容が失われるので、電源をオンする
毎にブライト調整を行なう必要がある。このような電源
投入毎のブライト調整を不要とするために第３実施例は
、第１０図に示すように第２図の零バイアスタイミング
信号発生回路に対し、カウンタ２１に並列にデータ保持
用の不揮発性メモリ例えばＥ２ＦＲＯＭ８１を設け、カ
ウンタ２］の設定値を常に記憶しておくようにしたもの
である。すなわち、カウンタ２１のカウント出力Ｑ１〜
Ｑ３をＰＷＭ回路２２に出力すると共にＥ２ＦＲＯＭ８
］の入力端子ＩＮに入力し、このＥ２ＰＲＯＭ８１の出
力端子ＯＵＴから読出されるデータをカウンタ２１のデ
ータ入力端子Ｄ１〜Ｄ３に入力している。そして、カウ
ンタ２１のロード端子ＬＯＡＤ及びＥ２ＰＲＯＭ８］の
読出し／書込み制御端子にコントローラ８２を接続して
いる。

上記の構成において、キー人力部１０におけるブライト
キーの操作によりカウンタ２１の内容がカラ、ントアッ
プあるいはカウントダウンされると、コントローラ８２
は一定時間後にカウンタ２１のカウント値をＥ２ＦＲＯ
Ｍ８１に書込む。その後、コントローラ８２は、一定周
期毎にＥ２ＦＲＯＭ８Ｌの記憶データによりカウンタ２
１の内容をリフレ・ソシュする。この場合、ブライトキ
ーの操作時はカウンタ２１のリフレッシュは行なわず、
Ｅ２　ＦＲＯＭ８１へのデータ書込み終了後にカウンタ
２１の内容をリフレッシュするようにする。これにより
Ｅ２ＰＲＯＭ８１には、キー操作によりカウンタ２１の
最新の設定内容がＥ２ＦＲＯＭ８］に記憶され、その記
憶内容に従ってカウンタ２１の内容か一定周期毎に更新
される。

従って、電源をオフしてもブライト設定データがＥ２Ｐ
ＲＯＭ８１に保持され、電源をオンした際にＥ２ＦＲＯ
Ｍ８１の記憶データかカウンタ２Ｆに一定周期毎に書込
まれ、電源をオフする前のブライ−２つ　　− ト状態か再現される。

なお、上記第１０図では、カウンタ２１の設定値を記憶
するメモリとしてＥ２ＰＲＯＭ８１を用いた場合につい
て説明したが、その他、例えばバックアップ機能を備え
たＲＡＭ等であってもよく、要はメイン電源をオフした
際にデータを保持できるメモリであればよい。

また、上記第１０図では、第２図に示した零バイアスタ
イミング信号発生回路にデータ保持用のメモリを付加し
た場合につい示したか、第８図に示した零バイアスタイ
ミング信号発生回路においても同様にして実施し得るも
のである。

更に、上記各実施例では、１バツクプレ一ト期間に複数
のＰＷＭ信号を発生するようにしたが、零バイアスタイ
ミング信号ＥＣに対応させて時間幅の異なる１つのＰＷ
Ｍ信号を発生するようにしてもよい。また、複数階調の
表示を行なわない場合であっても、上記実施例と同様に
してブライト調整が可能なことは言うまでもない。

［発明の効果］以上詳記したように本発明によれば、各ハックプレー１
・期間中に零バイアス期間を設け、この零バイアス期間
をブライトキーの操作に従ってデジタル的に可変設定す
るようにしたので、この零バイアス期間を可変すること
により液晶駆動電圧の実効値を可変することができる。

すなわち、液晶印加電圧を可変することなく実効駆動電
圧を可変できるものであり、最適バイアスのままデジタ
ル的にブライト調整を行なうことができる。また、液晶
印加電圧を一定にてきるので、電源回路の規模を小さく
できると共に各デバイスも電源電圧の変化を考慮する必
要がなくなり、回路上の制約を受けることなく安定した
動作を行なわせることができる。

又、コモン電極の選択時間がＭバックプレート期間とな
るように設定される場合、Ｍハックプレー１−期間中の
零バイアス期間をブライト設定データに応じた回数だけ
１ステツプすらした値に設定するようにしたので、Ｍバ
ックプレー１・期間を１周期とする実効駆動電圧をより
細かく可変設定でき、ブライト調整を微細に行なうこと
ができる。

更に本発明は、ブライト調整データが設定されるカウン
タの内容を不揮発性メモリにより常に記憶保持するよう
にしたので、電源をオフしてもブライト調整データがメ
モリに保持され、電源をオンした際に電源オフ時のブラ
イト状態を再現することができる。

【図面の簡単な説明】

第１図ないし第７図は本発明の第１実施例を示すもので
、第１図は全体の回路構成を示すブロック図、第２図は
表示制御回路内の零バイアスタイミング信号発生回路の
構成を示すブロック図、第３図は動作を説明するための
タイミングチャート、第４図はセグメント駆動回路の詳
細を示すブロック図、第５図は第４図における階調信号
発生回路の要部を示す回路構成図、第６図は第５図の動
作を説明するだめのタイミングチャート、第７図はコモ
ン駆動回路の詳細を示すブロック図、第８図は本発明の
第２実施例における表示制御回路内の零バイアスタイミ
ング信号発生回路の構成を示すブロック図、第９図はこ
の第２実施例の動作を説明するためのタイミングチャー
ト、第１０図は本発明の第３実施例における表示制御回
路内の零バイアスタイミング信号発生回路の構成を示す
ブロック図、第１１図は従来における液晶駆動電圧の波
形例を示す図である。１１・・表示制御回路、１２・・・Ａ／Ｄ変換回路、１
３・・・セグメント駆動回路、１４・・・コモン駆動回
路、１５・・・液晶駆動電圧発生回路、１６・・・液晶
パネル、２１、、２１　ａ　・・・カウンタ、２２＝−
Ｐ　Ｗ　Ｍ回路、３１・・データラッチクロック発生回
路、３２・・・データラッチ回路、３３・・・階調信号
発生回路、３４・・・レベルシフタ、３５・・・アナロ
グマルチプレクサ、３６・・・Ｖｌ　・Ｖ３制御回路、
５３ａ、　５３ｂ・・・電源ライン、５２、５４．８１
ａ、　６１．ｂ〜、　６２ａ、　６２ｂ　〜、　−・・
アナログスイッチ、５５．５７．６５ａ、　［ｉ５ｂ、
　〜、　−レベルシフタＳ　６４ａ、６４ｂ、　〜、・
・・フリップフロップ、８１・・・Ｅ２　ＰＲＯＭ０出願人代理人　弁理士　鈴江武彦映像信号第１図第２図１ぽ　１ζはδｒｇ

Claims

【特許請求の範囲】

（１）セグメント電極とコモン電極がマトリクス配置さ
れた液晶パネルを備えた液晶パネル駆動回路において、
表示データに応じた階調を有するセグメント信号を発生
するセグメント信号発生手段と、上記コモン電極を選択
走査するコモン信号を発生するコモン信号発生手段と、
上記セグメント信号及びコモン信号に対して各バックプ
レート期間中に零バイアス期間を設定する手段と、ブラ
イトキーの操作によりカウント内容が設定されるカウン
タと、このカウンタの設定値に応じて上記セグメント信
号及びコモン信号の零バイアス期間を可変してブライト
調整を行なうブライト調整手段とを具備したことを特徴
とする液晶パネル駆動回路。
（２）セグメント電極とコモン電極がマトリクス配置さ
れた液晶パネルを備え、上記コモン電極の選択時間がＭ
バックプレート期間に設定されてなる液晶パネル駆動回
路において、セグメント信号及びコモン信号に対して各
バックプレート期間中に零バイアス期間を設定する手段
と、ブライトキーの操作によりカウント内容が設定され
るカウンタと、このカウンタの設定値に応じて上記セグ
メント信号及びコモン信号の零バイアス期間を可変する
と共に、上記Ｍバックプレート期間中の各零バイアス期
間を上記カウンタの設定値に応じて設定する手段とを具
備したことを特徴とする液晶パネル駆動回路。
（３）上記カウンタの設定内容が更新される毎にその更
新されたデータを記憶する不揮発性メモリを備え、電源
をオンした際に上記メモリの記憶内容を上記カウンタに
ロードして電源オフ時のブライト状態を再現することを
特徴とする請求項（１）又は請求項（２）記載の液晶パ
ネル駆動回路。