JPH01295308A - プログラマブル制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラマブル制御装置の改良、詳しくは入
出力信号情報、システム内部情報の履歴記憶機能に関す
る。

〔従来の技術〕

入力ボート、出力ボートに接続されているリレー、スイ
ッチ等の機械制御対象及び数値制御装置の情報（以下、
両者を合わせて入出力信号情報と呼ぶ）、並びにプロセ
ッサによってプログラム実行時に一時的に記憶される内
部リレー、カウンタ、タイマ、パラメータ、データテー
ブルなどの情報（以下、システム内部情報と呼ぶ）を設
定した個数だけ時間の関数として記憶する従来の方法に
付いて説明する。なお、以下入力信号情報及びシステム
内部情報を合わせてシステム情報と呼びシステム情報を
時間の関数として辰した情報を履歴情報と呼ぶことにす
る。

第５図は履歴情報を記憶するためのフローチャート、第
６図は記憶装置に記憶されるシステム情報の記憶状態を
表す概念図を示している。両図において、履歴情報記憶
開始信号が入力ポートから入力されるとあらかじめ設定
されているサンプリング時間Ｔで現在のシステム情報が
記憶装置の指定されたアドレス６０に一時的に記憶され
る。

（２３，２４） 但し、このシステム情報の記憶は１スキヤンのプログラ
ム実行時間内に行われる。次に、先に記憶されていたＮ
個のシステム情報の内で一番古いシステム情報■がアド
レス２７より消去されシステム情報■がアドレス２７に
再記憶される。同様にして順次システム情報が再記憶さ
れ、システム情報ｎがアドレス２８に再記憶されること
によって（Ｎ−１）個分のシステム情報が全て再記憶さ
れる。（２５） そして最後に、アドレス６０に一時的に記憶されている
現在のシステム情報がアドレス２９に再記憶される。（
２６） 以上の動作がサンプリング時間Ｔで繰り返されることに
よって常にＮ個分のシステム情報が履歴情報として記憶
装置に記憶されることになる。

〔発明が解決しようとする課題〕

従来のプログラマブル制御装置は以上のような方法でシ
ステム情報を記憶し履歴情報としている。

この場合、システム情報の記憶は１スキヤンのプログラ
ム実行時間ＴＳ内で行われてしまうため、サンプリング
時間Ｔが１スキヤン時間Ｔｓに比べて長い場合には、シ
ステム情報が記憶された後に（１スキヤン時間ＴＳ後）
、入出力信号などの各信号が変化してもこの信号の変化
は記憶されない。

すなわち、第７図（ａｌにおいて３１から６２の間で信
号■は１スキヤン時間Ｔｓ後にＬからＨに変化するが記
憶装置にはＬと記憶されてしまう。

同様に６３と６４の間ではＨ１６５と３６の間ではＬと
記憶されてしまう。また、信号■も同様に６４と６５の
間ではＬと記憶されてしまう。

ここでＬとは信号がＯＦＦの状態、Ｈとは信号がＯＮの
状態を表すものとする。

また、サンプリング時間Ｔと１スキヤン時間Ｔｓが等し
い場合でも、サンプリング時間Ｔに比べて信号の変化が
速い場合には、この信号は記憶されない等の問題があっ
た。すなわち、第７図（ｂ）において３４と６５の間で
は信号■は一旦Ｈと記憶されるが再びＬと記憶されるた
め結果としてこの信号変化は記憶されないことになる。

このとき、信号■は３１と３２の間でＨ１６６と６４の
間でり、６５と３６の間でＨと記憶される。

なお、第７図（Ｃ）のようにサンプリング時間Ｔを１ス
キヤン時間Ｔｓよりも短くすれば、上記の問題は軽減さ
れるが、記憶するシステム情報の個数をＮ＠と定めると
時間経過に対する情報量が不足して十分でない。また、
記憶するシステム情報の個数を増やせば全体の情報量は
増加するが、記憶装置の容量が太き（なってしまうなど
の問題もある。

本発明は、上記のような問題点を解決するためになされ
たもので、リレーやスイッチ等の故障により発生した情
報を確実にかつ充分に記憶することができ、確実な診断
を下すことが可能なプログラマブル制御装置を提供する
ことを目的とする。

〔課題を解決するための手段〕

この発明に係わるプログラマブル制御装置は、先に記憶
装置の指定アドレスに記憶されているシステム情報と現
在のシステム情報をプロセッサにて比較し異なった場合
に、現在のシステム情報と両者の相違が発生した時間（
相違発生時間）を記憶装置に記憶し、常に最新のＮ個の
履歴情報を記憶することができるようにしたものである
。

〔実施例〕

以下、本発明の一実施例を図を用いて説明する。

第１図は本発明によるプログラマブル制御装置の一実施
例を示すブロック図、第２図はフローチャート、第３図
は第１図における第二記憶部へのシステム情報及び相違
発生時間の記憶状態を表す概念図、第４図はタイムチャ
ートである。

本発明によるプログラマブル制御装置の簡単な構成を第
１図を用いて説明する。プログラマブル制御装置１はプ
ロセッサ２、記憶装置３、タイマ・カウンタ４、マンマ
シンインターフェイス５（Ｌ３Ｌ下、ＭＭＩと呼ぶ。）
、外部インターフェイス６、入力ポードア、出力ポート
８から成り、プロセッサ２、記憶装置６、タイマ・カウ
ンタ４．ＭＭＩ５、外部インターフェイス６はそれぞれ
システムバス９で接続されており、入力ポードア、出力
ポート８は前記外部インターフェイス６に接続されてい
る。ここでプロセッサ２は記憶装置６に予め記憶されて
いる条件制御プログラムに従ってシーケッシャルな機械
制御を行うと共に、記憶装置６の第一記憶部６ａにプロ
グラム実行にともなって一時的に記憶されるシステム情
報と第二記憶部３ｂの指定アドレスに記憶されているシ
ステム情報を比較し異なる場合に第一記憶部６ａのシス
テム情報すなわち現在のシステム情報と相違が発生した
時間を第二記憶部３ｂの指定アドレスに記憶する機能を
持っている。

また、ＣＲＴｌｏ等の外部機器はＭＭＩ５に接続するこ
とがで°き、ＭＭＩ５により第二記憶部３ｂに記憶され
ている情報を履歴情報として外部に取り出すことができ
る。なお、タイマ・カウンタ４はプロセッサ２の処理に
よって代用すること。

もできる。

次に、本発明によるプログラマブル制御装置を用いた履
歴情報の記憶方法について説明する。第２図及び第３図
において、履歴情報記憶開始信号が入力ポードア（第１
図参照）より入力されると、プロセッサ２は、第二記憶
部３ｂの指定アドレス１７に記憶されているシステム情
報ｎと第一記憶部３ａ（第１図参照）に−時的に記憶さ
れている現在のシステム情報とをプロセッサ２により比
較し、異なった場合に現在のシステム情報と相違発生時
間を第二記憶部６ｂの指定されたアドレス１８に一時的
に記憶する。（１１，１２）そして、先に記憶されてい
るＮ個のシステム情報及び相違発生時間の内で、一番古
いシステム情報■及び相違発生時間■をアドレス１５よ
り消去し、システム情報■及び相違発生時間■をアドレ
ス１５に再記憶する。同様にして順次システム情報及び
相違発生時間を指定アドレスに再記憶し、システム情報
ｎ及び相違発生時間ｎをアドレス１６に再記憶すること
によって（Ｎ−１）個分のシステム情報及び相違発生時
間を全て再記憶する。

最後に、アドレス１８に一時的に記憶されている現在の
システム情報及び相違発生時間をアドレス１７に再記憶
する。（１４） 以上の動作を繰り返すことによって常にＮ個分のシステ
ム情報及び相違発生時間を履歴情報として記憶すること
ができる。

但し、第二記憶部３ｂに記憶されている各情報は、時間
経過が明確であるので、システム情報と相違発生時間を
対にして記憶すればアドレスの指定は順序不動でもかま
わない。

次に第７図と同様な信号■、■の変化が起こった場合に
ついて説明する。第４図に示すように、１９で信号■が
ＬからＨに変化するためこの時点でシステム情報として
信号■がＨ１信号■がＬと記憶される。

同様にして、２０で信号■がり、信号■がり。

２１で信号■がり、信号■がＨ１２２で信号■がり、信
号■がり、２６で信号■がＨ１信号■がＬと記憶される
。なお、各時点で相違発生時間も記憶される。

以上の動作によって記憶された履歴情報はＭＭＩ５によ
って演算処理しＣＲＴｌｏなどを用いて表示することに
よって、作業者等に知らせることも可能である。

本発明では第一記憶部６ｂと第二記憶部３ｂを１つの記
憶装置６に設けたが別々に設けても良いことは言うまで
もない。

〔発明の効果〕

以上のように、本発明によれば第二記憶部の指定アドレ
スに記憶されているシステム情報と第一記憶部に一時的
に記憶されている現在のシステム情報とを比較し異なっ
た場合に現在のシステム情報及び相違発生時間を第二記
憶部に記憶するようにしであるので、多（のかつ確実な
履歴情報を得ることができる。また、それにともない作
業者は確実な故障診断が可能となる。

【図面の簡単な説明】

第１図は本発明によるプログラマブル制御装置の一実施
例を示すブロック図、第２図から第４図は本発明の説明
図で、第２図はフローチャート、第３図はシステム情報
及び相違発生時間が記憶される第二記憶部６ｂの概念図
、第４図はタイミングチャート、また第５図から第７図
は従来の説明図で、第５図はフローチャート、第６図は
システム情報の記憶される記憶部の概念図、第７図（ａ
）〜（Ｃ）はタイミングチャートである。 １・・・・・・プログラマブル制御装置、２・・・・・
・プロセッサ、 ３・・・・・・記憶装置、 ３ａ・・・・・・第一記憶部、 ６ｂ・・・・・・第二記憶部、 ４・・・・・・タイマ・カウンタ、 ５・・・・・・マンマシンインターフェイス、６・・・
・・・外部インターフェイス、７・・・・・・入力ポー
ト、 ８・・・・・・出力ボート、 ９・・・・・・システムバス、 第１図 第２図 第３図 ’Ｈ’、２２　： 第４図 第５図 第６図 第７１９菅　（１１） 第７四Ｉ　　（ｔ＋） 第７図　（ｃ）

Claims (1)

【特許請求の範囲】
1. プログラムにより予め定められた条件制御をシーケルシ
   ャルに実行するプログラマブル制御装置において、外部
   制御機器信号を入出力する入出力部と、前記プログラム
   を入力する入力手段と、この入力手段により入力された
   プログラム並びに前記入出力部より得られた入出力信号
   情報及びシステム内部情報からなるシステム情報を記憶
   する第一記憶部と、システム情報及び時間情報とから成
   る履歴情報を記憶する第二記憶部と、前記プログラムを
   解読し実行する機能及び前記第二記憶部に記憶されてい
   るシステム情報と前記第一記憶部に一時的に記憶されて
   いる現在のシステム情報を比較し異なるときに前記第一
   記憶部に記憶されているシステム情報及び相違が発生し
   た時間を前記第二記憶部に記憶する機能を有するプロセ
   ッサから成ることを特徴とするプログラマブル制御装置
   。