JPH0385603A - 信号処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ロボット等におけるＤＩ、Ｄ○倍信号処理方式汎用性に
富むこと、構成がコンパクトなこと。

接点入力に対して高速に接点出力を送出できること、ソ
フトウェアの負担か少ないこと等の利点を持つ信号処理
方式を提供することを目的とし、中央処理装置からの制
御指令と接点入力をＲＯＭモジュールに入力し、ＲＯＭ
モジュールからの出力を接点出力として出力することを
構成としている。また、中央処理装置からの制御指令と
接点入力を組合せ回路に入力し１組合せ回路の出力をＲ
ＯＭモジュールに入力し、ＲＯＭモジュールからの出力
を接点出力として出力することをも構成としている。

〔産業上の利用分野〕

本発明は、ロボットや移動ステージの制御において、必
要となるＤＩ（ロボットからの接点入力）、ＤＯ（ロボ
ットへの接点出力）信号の処理方式に関する。

ＤＩ信号としては、ロボットの動作限界を示すリミット
信号や原点中心を示す原点信号などが、またＤｏ信号と
してはパワー・オン／オフやブレーキ・オン／オフ信号
がポピユラーである。

このようなりＩ、Ｄｏは、単に制御装置（コンピュータ
）でモニタしたり、オペレータからの指示でスイッチ・
オン／オフするだけではなく、ＤＩ接点の状態に応じて
Ｄｏ出力する場合が多い。

例えば、ロボットが動作範囲を越えてりＳ、　７１’信
号が有効になったらパワー・オフしてロボットを止める
場合などである。

しかし、実際のロボットなどの場合、ＤＩ、ＤＯの信号
の数や種類はまちまちであり、このような組合せの処理
をハードウェアで実現すると、各機種ごとに異なるハー
ドウェアを用意しなければならず、また、制御装置（コ
ンピュータ）のソフトウェアで実現する場合も、処理時
間の問題や、ソフトウェアが非常に煩雑で汎用性のない
ものになる。そこで、これらＤＩ、ＤＯの処理を汎用的
でコンパクトなハードウェアと単純な構成のソフトウェ
アを用いて高速に行うことが要求されている。

（従来の技術） 第１９図は従来の信号処理方式のハードウェア構成を示
す図、第２０図は他の従来の信号処理方式のハードウェ
ア構成を示す図である。同図において、ｌは中央処理装
置、２はデータ・バス、３は接点入力バッファ、４は接
点出力レジスタ、５はｎ個の接点入力とｒ個のレジスタ
出力６を入力としｍ個の接点出力を生成する専用組合せ
回路、６は制御レジスタをそれぞれ示す。なお、図にお
いて、枠内に示した記号りはラッチを表す。

動作をスカラ型ロボットを例にして簡単に説明する。ス
カラ型ロボットは、第２３図に示すように、θ、　　θ
ｚ　　Ｚ３　　θ４の４個の自由度を持つものである。

スカラ型ロボットの各軸がリミット検出した場合、パワ
ー・オフする。ここで、４軸のりξット信号がＤＩ接点
に、パワー・オン／オフ信号がＤ○接点に割り当てられ
ている。また、第２０図の場合、コンピュータからの制
御信号としてパワー・オン／オフ指令とりξット・チエ
ツク・オン／オフ制御の２つの制御信号を用いる。

第１９図の従来例では、中央処理装置１のソフトウェア
で全て処理する。フローチャートを示すと第２１図のの
ようになる。なお、リミット・チエツク・オン／オフの
区別は、ソフトウェアで管理する。

第２０図の従来例では、すξシト検出時のパワー・オフ
処理を第２２図のような組合せ回路５により行う。中央
処理装置１は、バッファ３を通してＤＩをモニタし、レ
ジスタ６および組合せ回路５を通してＤｏ出力できる。

特に、すξット信号がオンになった場合、中央処理装置
１を介することなくパワー・オフすることが出来る。ま
た、中央処理装置１からのり５ツト・チエツク・オン／
オフ指令により、ロボット停止後のパワー・オン復帰が
可能な論理構成となっている。これは、第２１図におけ
るソフトウェアにょろりξット・チエツク・オン／オフ
モード設定と同様の効果を持つ。

第２０図の従来例では、中央処理装置１のソフトウェア
は適当なタイＳフグでＤＩを監視し、パワー・オン／オ
フやリミット・チエツク・オン／オフの指令をＤＩ信号
の動作速度と非同期に出すだけでよい。

〔発明が解決しようとする課題〕

従来の技術においては、接点入出力信号の数や種類、並
びが変わると、ソフトウェアおよびハードウェア（組合
せ回路や中央処理装置からの指令信号）を全面的に変更
する必要があった。

第１９図の従来技術では、そもそもソフトウェアで判断
するのでＤｏ出力が緊急を要する場合、間に合わなくな
る。また、ソフトウェアを工夫して処理の汎用化を計る
ごとも考えられるが、ＤＩ／Ｄ○に関するソフトウェア
の量が増え、さらに時間的なロスを引き起こすと共に、
サーボ制御演算など本来中心となるべき処理をプログラ
ム量や演算時間の面で圧迫することになる。

また、第２０図の従来技術では、ハードウェアをロボッ
トごとに作りかえなければならない点やハードウェア量
が判断処理の複雑さに応してどんどん増えてしまう点が
問題である。

本発明は、この点に鑑みて創作されたものであって、汎
用性に冨むこと、構成がコンパクトなこと、接点入力に
対して高速に接点出力を送出することか出来ること、ソ
フトウェアの負担が少ないこと等の利点を持つロボット
等の信号処理方式を提供することを目的としている。

（課題を解決するための手段） 第１図（ａ）は請求項（１）の発明を示す図である。同
図において、１は中央処理装置、２はバス、３は接点入
力バッファ、４はｍ接点出力レジスタ、６は制御レジス
タ、７はｎ接点入力レジスタ、８はアドレス幅ｎ十ｒで
データ幅ｍ以上のＲＯＭモジュール、９はサンプリング
・クロック回路、１０は接点出力更新タイミング生成回
路をそれぞれ示す。

中央処理装置１はバス２に接続されている。接点入力バ
ッファ３は、ロボットからのｎ個の接点０ 入力を取り込み、バス２に出力する。接点出力レジスタ
４は、接点出力更新タイミング生成回路１０から出力さ
れるクロックに同期して、ＲＯＭモジュール８から出力
されるｍビットのデータを取り込み、取り込んだデータ
をロボット等へ送出する。制御レジスタ６は、ライト・
パルスが生成されると、バス２を介して中央処理装置１
から送られて来たｒビットのデータを取り込み、アウト
プット・イネーブル端子がオンになると、取り込んだｒ
ビットのデータをアドレスとしてＲＯＭモジュール８に
送る。接点入力レジスタ７は、サンプリング・クロック
回路９からのクロックに同期してロボット等からのｎ個
の接点入力を取り込み、アウトプット・イネーブル端子
がオンになると、取り込んだｎビットのデータをアドレ
スとしてＲＯＭモジュール８に送る。ＲＯＭモジュール
８は、１個のＲＯＭまたは複数のＲＯＭで構成されてい
る。サンプリング・クロック回路９は、サンプリング・
クロックを生成するものである。接点出力更新タイミン
グ生成回路１０は、ＲＯＭの出力デ−タ確定までの遅延
時間を考慮した遅延素子である。接点出力更新タイミン
グ生成回路１０の出力は、接点出力レジスタ４のクロッ
ク端子に送られる。

請求項（１）の発明は、第２０図の従来技術における組
合せ回路をＲＯＭモジュール８で置き換えたものである
。接点入力と制御信号の全てのパターンに対応するＲＯ
Ｍアドレスに所定の出力に対応するビット・データをプ
ロゲラξソゲしておけば、組合せ回路をいちいち組む必
要がなくなるわけである。もう少し細かく動作を見ると
、まず、ＤＩのモニタは従来通りバッファ３を通して行
う。単純な中央処理装置１からのＤ○出力は、制御レジ
スタ６に制御コードを書き込むだけで良い。中央処理装
置１の動作（ソフトウェア処理）と比べて十分速いサン
プリング・クロックで、ＲＯＭモジュールの出力データ
が接点出力レジスタ４にラッチされるからである。接点
出力はサンプリング・クロック・インターバルで更新さ
れる。さらに、接点入力信号に応した接点出力もサンプ
リング・クロック９でラッチ後、同様の手順で自動的に
更新される。なお、請求項（１）の発明の場合、ソフト
ウェアは、第２０図の従来技術と同様に、ＤＩサンプリ
ング・クロックとは非同期に適当なタイミングでＤＩ入
力状態をモニタし、制御指令を出すだけで良い。

第１図（ｂ）は請求項（４）の発明を示す図である。請
求項（４）の発明では、制御レジスタ６からの出力およ
び接点入力レジスタ７の出力が組合せ回路１１に入力さ
れ、組合せ回路１１の出力がＲＯＭモジュール８に入力
されている。その他の点では第１図（ａ）のものと同じ
である。

〔実施例〕

第２図は本発明の信号処理方式の第１実施例のブロック
図である。同図において、１３はデコーダを示す。

第２図の実施例においては、中央処理装置１は、すξッ
ト・チエツク・オン／オフ指令と、パワー・オン／オフ
指令とを出力する。制御レジスタ６のクロック端子ＣＫ
にクロックが印加されると、３ これらの指令は制御レジスタ６に取り込まれ、アウトプ
ット・イネーブル端子６１が低レベルになると、これら
の指令はＲＯＭモジュール８に送られる。制御レジスタ
６から出力されるパワー・オン／オフ指令はＲＯＭモジ
ュール８のアドレスＡＯとなり、すξット・チエツク・
オン／オフ指令はアドレスＡ１となる。

ロボットから送られて来る接点入力は、θ１リミット・
チエツク・オン／オフ、θ２り藁ット・チエツク・オン
／オフ、Ｚ３リミット・チエツク・オン／オフ、θ４リ
ミット・チエツク・オン／オフである。接点入力バッフ
ァ３は、これらの接点入力を取り込み、アウトプット・
イネーブル端子ＯＥが高レベルになると、これらの状態
値を示す４ビツトのデータＤ３〜Ｄｏをハス上に出力す
る。接点入力レジスタ７は、クロック端子ＣＫにクロッ
クが印加されると接点入力を取り込み、アウトプット・
イネーブル端子「１が低レベルになると、これらの接点
入力をＲＯＭモジュール８に送る。ＲＯＭモジュール８
において、θ１リミッ４ １・・チエツク・オン／オフはアドレスＡ２になり、θ
２リミット・チエツク・オン／オフはアドレスＡ３にな
り、Ｚ３リミット・チエツク・オン／オフはアドレスＡ
４になり、Ｏｌりごット・チエツク・オン／オフはアド
レスＡ５になる。ＲＯＭモジュール８は、２５６Ｘ４の
１個のＲＯＭから構成されている。ＲＯＭモジュール８
は、Ｄｏ−Ｄ３の４ビツトの出力を有しているが、出力
Ｄｏだけが使用され、この出力が接点出力レジスタ４に
送られる。ＲＯＭモジュール８には、第３図のようなデ
ータが書き込まれている。

接点出力レジスタ４から出力される信号が、パワー・オ
ン／オフとなる。サンプリング・クロック回路９は、Ｉ
ＭＨｚのクロックを生成するものである。サンプリング
・クロック回路９の出力は接点入力レジスタ７のクロッ
ク端子ＣＫに送られ、インバータＩＮＶＩを介して制御
レジスタ６と接点入力レジスタ８のアウトプット・イネ
ーブル端子○Ｅに送られ、インバータＩ　Ｎ　Ｖ　１　
、　　Ｉ　Ｎ　Ｖ　２を介して５４５７７回路ｌＯに送
られる。デコー５ ダ１３は、アドレス・コントロール・バス上のアドレス
が所定値の場合には接点入力バッファ３のアウトプット
・イネーブル端子ＯＢを高レベルにし、アドレス・コン
トロール・バス上のアドレスが他の所定値の場合には制
御レジスタ６のクロック端子ＣＫにクロックを印加する
。

第４図は並列形式のＲＯＭモジュールを示す図である。

ＲＯＭモジュール８として、並列形式のＲＯＭモジュー
ルを使用することが出来る。同図において、８０は組合
せ回路、８１ないし８にはＲＯＭ素子、ｉｌないしＬは
ＲＯＭ素子の入力アドレス信号、ＯｌないしＯｋはＲＯ
Ｍ素子の出力データをそれぞれ示している。

ＲＯＭモジュール８に入力されるｒ＋ｎビットの信号を
組合せてに個の入力アドレス信号１１ないしｉ５を作威
し、各入力信号を対応するＲＯＭ素子に入力する。ｉＩ
ないしｉｋとｒ＋ｎの間には、 ６ なる関係が成立する。各ＲＯＭ素子からの出力データは
組合せ回路８０に入力され、ｍビットのデータが出力さ
れる。Ｏｋ　　（１，２，・・・、ｋ）とｍの間には ０６≦ｍ なる関係が存在する。

並列形式のＲＯＭモジュールは、ＤＩ、Ｄｏ接点の数と
種類が多く、また、ＤＩとＤｏ間の関係が複雑な場合に
有効である。第４図において、各ＲＯＭ素子の入力群は
接点出力側から見て互いに関連がないか、非常にに少な
くなるように構成する必要がある。何故ならば、関連が
深いと、組合せ回路が複雑になり、従来技術の専用回路
と変わらなくなるからである。論理回路８０はＰＬＤ（
プログラマブル・ロジック・デバイス）で構成するのが
妥当である。

第５図は本発明の信号処理方式の第２実施例のブロック
図である。第２実施例においては、中央処理装置１から
の制御指令はりごット・チエツク・オン／オフ指令とパ
ワー・オン／オフ指令であ７ す、接点入力はθ１〜θ４左りくット・オン／オフとθ
１〜θ４右り藁ット・オン／オフの計８個である。ＲＯ
Ｍモジュール８は、並列形式のＲＯＭモジュールであり
、６４×４の大きさを持つ。

その他の構成は、第３図と同じである。

第６図は並列形式のＲＯＭモジュールの具体例を示す図
である。ＲＯＭ素子８１のアドレス端子ＡＯにはパワー
・オン／オフ指令、アドレス端子Ａ１にはリミット・チ
エツク・オン／オフ指令。

アドレス端子Ａ２にはθ１左りξット・オン／オフ、ア
ドレス端子Ａ３にはθ２左リミット・オン／オフ、アド
レス端子Ａ４にはＺ３左リミット・オン／オフ、アドレ
ス端子Ａ５にはθ４左リミット・オン／オフが印加され
る。ＲＯＭ素子８２のアドレス端子ＡＯにはパワー・オ
ン／オフ指令。

アドレス端子Ａ１にはリミット・チエツク・オン／オフ
指令、アドレス端子Ａ２にはθ１右リミット・オン／オ
フ、アドレス端子Ａ３にはθ２右リミット・オン／オフ
、アドレス端子Ａ４にはＺ３右リミット・オン／オフ、
アドレス端子Ａ５には８ θ４右リミット・オン／オフが印加される。ＲＯＭ素子
８１から出力されるビット０のデータＤＯとＲＯＭ素子
８２から出力されるビットＯのデータＤｏとはＡＮＤ回
路に入力され、ＡＮＤ回路の出力ＤＤＯがパワー・オン
／オフ信号としてロボットに送られる。ＲＯＭ素子８１
８２のそれぞれには、第７図に示すようなデータが書き
込まれている。

第８図は直列形式のＲＯＭモジュールを説明する図であ
る。ＲＯＭモジュール８として、直列形式のＲＯＭモジ
ュールを使用することが出来る。

ＲＯＭモジュール８に入力されるｒ＋ｎビットの信号を
組合せて２個の入力アドレス信号１１＋１２を作威し、
入力アドレス信号ｉ　ｌ　をＲＯＭ素子８１に入力し、
入力アドレス信号１２とＲＯＭ素子８１の出力データＯ
ＩとをＲＯＭ素子８２に入力する。ＲＯＭ素子８２から
出力されるｍビットのデータが接点出力となる。なお、
図示の例では直列につなぐＲＯＭ素子の数は２となって
いるが、ＲＯＭ素子の数は２個に限定されるものではな
い。

直列形式のＲＯＭモジュールは、ＤＩ、Ｄ○接点の数と
種類が多く、また、ＤＩと（１０）間の関係が複雑な場
合に有効である。第８図において、第１段階のＲＯＭ素
子８１の入力はプライオリティがあるとか或いは排他的
であるとか、ＲＯＭ素子８１のデータ出力の本数がなる
べく少なくなるように選択すべきである。

第９図は本発明の信号処理方式の第３実施例のブロック
図である。この実施例においては、ＲＯＭモジュール８
は直列形式のＲＯＭモジュールである。また、ＤＩはリ
ミット信号、オーバラン。

モータ電流オーバの計３個を、制御入力はパワー・オン
／オフ、サーボ・オン／オフ指令、リミット・チエツク
・オン／オフ指令の３個を、Ｄ○はパワー・オン／オフ
、サーボ・オン／オフの２個を想定している。その他の
構成については第３図と同じである。

第１０図は直列形式のＲＯＭモジュールの具体例を示す
図である。ＲＯＭ素子８１のアドレス端０ 子ＡＯにはリミット・チエツク・オン／オフ指令アドレ
ス端子ＡＩにはリミット・オン／オフ信号。

アドレス端子Ａ２にはオーバラン信号、アドレス端子Ａ
３には電流オーバ信号が印加され、アドレス端子Ａ４と
Ａ５はアースされている。ＲＯＭ素子８２のアドレス端
子ＡＡＯにはサーボ・オン／オフ指令、アドレス端子Ａ
ＡＩにはパワー・オン／オフ指令、アドレス端子ＡＡ２
にはＲＯＭ素子８１の出力ＤＯ，アドレス端子ＡＡ３に
はＲＯＭ素子８１の出力Ｄ１が印加されており、アドレ
ス端子ＡＡ４とＡＡ５はアースされている。ＲＯＭ素子
８２の出力ＤＤＯ，ＤＤＩが接点出力となり、出力ＤＤ
Ｉがサーボ・オン／オフとしてロボットに送られ、出力
ＤＤＯがパワー・オン／オフとしてロボットに送られる
。ＲＯＭ素子８１と８２には、第１１図に示すようなデ
ータが書き込まれている。

第１２図は組合せ回路とＲＯＭとの組合せを説明する図
である。同図において、１１は組合せ回路を示す。

１ 組合せ回路１１は、ＲＯＭモジュール８のアドレス・ラ
インの本数を減らすことを目的するものであり、主にＯ
Ｒ回路（入出力信号が正論理）やプライオリティ・エン
コーダなどを用いる。ＯＲ回路は、出力側から見て等価
な入力信号を一つにまとめる場合に使用する（第１３図
参照）。また、プライオリティ・エンコーダは、排他的
関係にある入力信号の組合せが選択できる場合に有効で
あり、更に、プライオリティ・エンコーダは入力信号間
にプライオリティが存在する場合に使用できる（第１４
図参照）。更に、入力信号間に互いに依存性が存在する
場合にはデータ・セレクタや上記の回路の様々な組合せ
によりＲ○′Ｍのアドレス・ラインを減らすことが可能
である。なお、入力接点レジスタ７の直前に組合せ回路
１１と同様の組合せ回路を設けてレジスタの入出力本数
を減らすことも考えられる。

第１５図は本発明の信号処理方式の第４実施例のブロッ
ク図である。この実施例においては、ＤＩはθ１〜θ４
すξット信号、θｌ〜θ４オーバ２ ラン、θ１〜θ４モーク・オーバランの計１２個であり
、制御入力はパワー・オン／オフ指令、サーボ・オン／
オフ指令、リミット・チエツク・オン／オフ指令の３個
であり、Ｄ○はパワー・オン／オフ、サーボ・オン／オ
フの２個である。

第１６図は組合せ回路の具体例を示す図である。

同図において、１２はプライオリティ・エンコーダを示
す。

θ１リミット信号ないしθ４り旦ット信号はＯＲ回路で
ＯＲされ、ＯＲされたりξット信号はプライオリティ・
エンコーダ１２の入力端子ＣＯに印加される。θ１オー
バラン信号ないしθ４オーバラン信号はＯＲ回路でＯＲ
され、ＯＲされたオーバラン信号はプライオリティ・エ
ンコーダ１２の入力端子Ｃ１に印加される。θ１電流オ
ーバ信号ないしθ４電流オーバ信号はＯＲ回路でＯＲさ
れ、ＯＲされた電流オーバ信号はプライオリティ・エン
コーダ１２の入力端子Ｃ２に印加される。

プライオリティ・エンコーダ１２では、電流オーバ〈リ
ミット信号〈オーバラン３ の優先順位でエンコードし、電流オーバの場合はサーボ
・オフ、すξット信号またはオーバラン検出時はパワー
・オフ操作を行う。第１７図はプライオリティ・エンコ
ーダ１２の論理を示し、第１８図は第４実施例のＲＯＭ
データを示す。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、 （ａ）　　制御するロボットやステージの種類によらず
、同一のハードウェアでよい。

（ｂ）　　ハードウェアをコンパクトにまとめられる。

（Ｃ）　　接点入力に対して高速に接点出力ができる。

（ｄ）　　コンピュータのソフトウェアの負担が少なく
出来る。

などの顕著な効果を奏することが出来る。

【図面の簡単な説明】

第１図は本発明の原理説明図、第２図は本発明の信号処
理方式の第１実施例のブロック図、第３図は第１実施例
のＲＯＭデータを示す図、第４図４ は並列形式のＲＯＭモジュールを示す図、第５図は本発
明の信号処理方式の第２実施例のブロック図、第６図は
並列形式のＲＯＭモジュールの具体例を示す図、第７図
は第２実施例のＲＯＭデータを示す図、第８図は直列形
式のＲＯＭモジュールを示す図、第９図は本発明の信号
処理方式の第３実施例のブロック図、第１０図は直列形
式のＲＯＭモジュールの具体例を示す図、第１１図は第
３実施例のＲＯＭデータを示す図、第１２図は組合せ回
路とＲＯＭとの組合せを示す図、第１３図はＯＲ回路に
よるＲＯＭのアドレス選択を示す図、第１４図はプライ
オリティ・エンコーダによるＲＯＭアドレス選択を示す
図、第１５図は本発明の信号処理方式の第４実施例のブ
ロック図、第１６図は組合せ回路の具体例を示す図、第
１７図はエンコーダの論理を示す図、第１８図は第４実
施例のＲＯＭデータを示す図、第１９図は従来例のハー
ドウェアを示す図、第２０図は他の従来例のハードウェ
アを示す図、第２１図は従来例のソフトウェアを示す図
、第２２図は他の従来例の具体例５ を示す図、第２３図はスカラ型ロボットの構造を示す図
である。 １・・・中央処理装置、２・・・バス、３・・・接点入
力バッファ、４・・・ｍ接点出力レジスタ、６・・・制
御レジスタ、７・・・ｎ接点入力レジスタ、８・・・Ｒ
ＯＭモジュール、９・・・サンプリング・クロック回路
、１０・・・接点出力更新タイミング生成回路、１１・
・・組合せ回路、１２・・・プライオリティ・エンコー
ダ、１３・・・デコーダ。

Claims (4)

【特許請求の範囲】
1. （１）中央処理装置（１）と、 バス（２）と、 ロボット又は移動ステージからのデータ入力信号（ＤＩ
   ）を取り込むと共に、取り込んだデータ入力信号（ＤＩ
   ）をバス（２）上に送出する接点入力バッファ（３）と
   、 中央処理装置（１）からバス（２）を介して送られて来
   た制御指令を取り込む制御レジスタ（６）と、ロボット
   又は移動ステージからのデータ入力信号（ＤＩ）を取り
   込む接点入力レジスタ（７）と、接点入力レジスタ（７
   ）からの出力データと制御レジスタ（６）からの出力デ
   ータとがアドレスとして入力されるＲＯＭモジュール（
   ８）と、 ＲＯＭモジュール（８）からの出力データを取り込む接
   点出力レジスタ（４）と、 サンプリング・クロックを生成するサンプリング・クロ
   ック回路（９）と、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックを遅延させる接点出力更新用タイミング回路
   （１０）と、 を具備し、 接点出力更新用タイミング回路（１０）から出力される
   サンプリング・クロックがクロックとして接点出力レジ
   スタ（４）に印加され、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックがクロックとして接点入力レジスタ（７）に
   印加され、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックを遅延させたサンプリング・クロックが出力
   指令信号として、制御レジスタ（６）および接点入力レ
   ジスタ（７）に印加される ことを特徴とする信号処理方式。
2. （２）ＲＯＭモジュール（８）が、並列に配置された複
   数のＲＯＭ素子と、各ＲＯＭ素子の出力が入力される組
   合わせ回路とを具備することを特徴とする請求項（１）
   記載の信号処理方式。
3. （３）ＲＯＭモジュール（８）が、直列に配置された複
   数のＲＯＭ素子を有することを特徴とする請求項（１）
   記載の信号処理方式。
4. （４）中央処理装置（１）と、 バス（２）と、 ロボット又は移動ステージからのデータ入力信号（ＤＩ
   ）を取り込むと共に、取り込んだデータ入力信号（ＤＩ
   ）をバス（２）上に送出する接点入力バッファ（３）と
   、 中央処理装置（１）からバス（２）を介して送られて来
   た制御指令を取り込む制御レジスタ（６）と、ロボット
   又は移動ステージからのデータ入力信号（ＤＩ）を取り
   込む接点入力レジスタ（７）と、接点入力レジスタ（７
   ）からの出力データと制御レジスタ（６）からの出力デ
   ータとが入力される組合せ回路（１１）と、 組合せ回路（１１）からの出力データがアドレスとして
   入力されるＲＯＭモジュール（８）と、 ＲＯＭモジュール（８）からの出力データを取り込む接
   点出力レジスタ（４）と、 サンプリング・クロックを生成するサンプリング・クロ
   ック回路（９）と、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックを遅延させる接点出力更新用タイミング回路
   （１０）と、 を具備し、 接点出力更新用タイミング回路（１０）から出力される
   サンプリング・クロックがクロックとして接点出力レジ
   スタ（４）に印加され、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックがクロックとして接点入力レジスタ（７）に
   印加され、 サンプリング・クロック回路（９）からのサンプリング
   ・クロックを遅延させたサンプリング・クロックが出力
   指令信号として、制御レジスタ（６）および接点入力レ
   ジスタ（７）に印加される ことを特徴とする信号処理方式。