JPH01295423A - エッチバック検知 - Google Patents
エッチバック検知Info
- Publication number
- JPH01295423A JPH01295423A JP63202050A JP20205088A JPH01295423A JP H01295423 A JPH01295423 A JP H01295423A JP 63202050 A JP63202050 A JP 63202050A JP 20205088 A JP20205088 A JP 20205088A JP H01295423 A JPH01295423 A JP H01295423A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- indicator
- metallization
- planarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/005—Control means for lapping machines or devices
- B24B37/013—Devices or means for detecting lapping completion
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
- H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
- H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
- H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
- H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/06—Planarisation of inorganic insulating materials
- H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
- H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
抜権九更
本発明は、大略、半導体製造方法に関するものであって
、更に詳細には、中間レベル絶縁層を平塩化させる方法
に関するものである。
、更に詳細には、中間レベル絶縁層を平塩化させる方法
に関するものである。
従来抜擢
多層システムにおける中間レベル絶縁層の平坦化は、メ
タリゼーションの断線又は不満足なリソグラフィーパタ
ーン転送を発生させることのある急激な地形的変化を低
減させるか又は除去する為に必要である。絶縁層を平坦
化させる通常の方法の１つは、「エッチバック」技術と
呼ばれ、その場合、例えば基板上に形成したポリシリコ
ン特徴部又はパターン化したメタリゼーション層等の平
坦でない表面の上に絶縁層を形成した後に、通常は有機
ホトレジストである犠牲層をウェハ上にスピンコーティ
ングさせる。該絶縁層は、通常、下側に存在する表面の
形状に倣い、従って該絶縁層は不均一な即ち平坦でない
上部表面を提供する。
タリゼーションの断線又は不満足なリソグラフィーパタ
ーン転送を発生させることのある急激な地形的変化を低
減させるか又は除去する為に必要である。絶縁層を平坦
化させる通常の方法の１つは、「エッチバック」技術と
呼ばれ、その場合、例えば基板上に形成したポリシリコ
ン特徴部又はパターン化したメタリゼーション層等の平
坦でない表面の上に絶縁層を形成した後に、通常は有機
ホトレジストである犠牲層をウェハ上にスピンコーティ
ングさせる。該絶縁層は、通常、下側に存在する表面の
形状に倣い、従って該絶縁層は不均一な即ち平坦でない
上部表面を提供する。
次いで、犠牲層によって決められる平坦性を実質的に維
持する態様で、結合された犠牲層及び絶縁層をエッチバ
ックすることによって、平坦化を行なう。通常、犠牲層
物質と絶縁層物質の両方を略同−の速度でエツチングす
ることの可能なプラズマエッチャントが選択される。
持する態様で、結合された犠牲層及び絶縁層をエッチバ
ックすることによって、平坦化を行なう。通常、犠牲層
物質と絶縁層物質の両方を略同−の速度でエツチングす
ることの可能なプラズマエッチャントが選択される。
本発明は、主として、下側に存在する特徴部が露出され
る様に完全に又は下側に存在する特徴部が所望の厚さの
絶縁性物質によって被覆されたままである様に部分的に
のいずれかにより絶縁層を予め選択した量だけエッチバ
ックされたことを検知する方法に関するものである。例
えば、ピラー乃至は柱体と呼ばれる垂直の金属コラム（
柱体）によって上側に存在するメタリゼーション層をソ
ース、ドレイン、及びポリシリコンラインへ、又は下側
に存在するメタリゼーション層へ接続させる場合に使用
されるピラー技術において完全な露出が必要とされる。
る様に完全に又は下側に存在する特徴部が所望の厚さの
絶縁性物質によって被覆されたままである様に部分的に
のいずれかにより絶縁層を予め選択した量だけエッチバ
ックされたことを検知する方法に関するものである。例
えば、ピラー乃至は柱体と呼ばれる垂直の金属コラム（
柱体）によって上側に存在するメタリゼーション層をソ
ース、ドレイン、及びポリシリコンラインへ、又は下側
に存在するメタリゼーション層へ接続させる場合に使用
されるピラー技術において完全な露出が必要とされる。
通常、基板は、金属のピラー又はライン、ポリシリコン
領域、及びフィールド酸化物領域を有しており、これら
が−緒になって非常に不規則な即ち凹凸の成る表面を形
成している。絶縁層は、基板の形状に良く倣い、且つ犠
牲層による被覆は厚さが変化する膜を形成し、それは小
さな乃至は幅狭な特徴部の上方では１通常、薄く、且つ
幅広の特徴部又は小さな特徴部が密集した個所の上方に
おいては厚くなる。ピラー技術は、上側に存在するメタ
リゼーション層とコンタクトを形成する為に、全てのピ
ラーの頂部から金属間絶縁層を除去することを必要とす
る。然し乍ら、基板の他の部分が電気的に分離された状
態が維持される様に、エッチバック平坦化の後に該基板
の他の部分の上方に十分な厚さの絶縁層を維持すべきで
ある。
領域、及びフィールド酸化物領域を有しており、これら
が−緒になって非常に不規則な即ち凹凸の成る表面を形
成している。絶縁層は、基板の形状に良く倣い、且つ犠
牲層による被覆は厚さが変化する膜を形成し、それは小
さな乃至は幅狭な特徴部の上方では１通常、薄く、且つ
幅広の特徴部又は小さな特徴部が密集した個所の上方に
おいては厚くなる。ピラー技術は、上側に存在するメタ
リゼーション層とコンタクトを形成する為に、全てのピ
ラーの頂部から金属間絶縁層を除去することを必要とす
る。然し乍ら、基板の他の部分が電気的に分離された状
態が維持される様に、エッチバック平坦化の後に該基板
の他の部分の上方に十分な厚さの絶縁層を維持すべきで
ある。
ビア即ち貫通導体の技術を使用して中間レベル接続を形
成する場合には、絶縁層の部分的なエッチバック平坦化
が望ましい。例えば、基板上にＣＶＤによって中間レベ
ル絶縁層を形成する場合、それは、通常、下側に存在す
る平坦でない地形形状に倣い、上側に存在する貫通導体
及びメタリゼーション層のパターニング及びエツチング
等の爾後の処理ステップと干渉する。従って、中間レベ
ル絶縁層が貫通導体を形成する前に、少なくとも部分的
に滑らかとされることが望ましい。公知の如く、絶縁層
内での中間レベルへのエッチバック平坦化によって所望
の平滑化を達成することが可能である。
成する場合には、絶縁層の部分的なエッチバック平坦化
が望ましい。例えば、基板上にＣＶＤによって中間レベ
ル絶縁層を形成する場合、それは、通常、下側に存在す
る平坦でない地形形状に倣い、上側に存在する貫通導体
及びメタリゼーション層のパターニング及びエツチング
等の爾後の処理ステップと干渉する。従って、中間レベ
ル絶縁層が貫通導体を形成する前に、少なくとも部分的
に滑らかとされることが望ましい。公知の如く、絶縁層
内での中間レベルへのエッチバック平坦化によって所望
の平滑化を達成することが可能である。
完全な又は部分的な両方のエッチバック平坦化において
遭遇する問題は、エツチングを終了させる為のエッチス
トップバリアが存在しないことである。この様なバリア
がないので、エツチングを停止させる適宜の時点を決定
することが困難である。従来、特定のエツチング条件の
下で予定されるエツチング速度に基づいて、予め選択し
た時間を経過した後にエツチングを停止させていた。こ
の方法で一応操作可能ではあるが、タイミングのみに信
頼するものであるから、過剰なエツチング又は不足のエ
ツチングを発生することがあり、そのいずれもが満足の
いくものではない。
遭遇する問題は、エツチングを終了させる為のエッチス
トップバリアが存在しないことである。この様なバリア
がないので、エツチングを停止させる適宜の時点を決定
することが困難である。従来、特定のエツチング条件の
下で予定されるエツチング速度に基づいて、予め選択し
た時間を経過した後にエツチングを停止させていた。こ
の方法で一応操作可能ではあるが、タイミングのみに信
頼するものであるから、過剰なエツチング又は不足のエ
ツチングを発生することがあり、そのいずれもが満足の
いくものではない。
従って、中間レベル及び金属層間の絶縁層を平滑化即ち
滑らかとさせる為に改良した平坦化方法を提供すること
が所望されている。ピラー技術においては、この様な方
法は、下側に存在するメタリゼーション領域、特に比較
的厚い平坦化層によって被覆されているメタリゼーショ
ンの広い領域が露出されることを積極的に確認する様な
ものとすべきである、同様に、この様な方法は、貫通導
体技術において何時所望の部分的エッチバックが達成さ
れたかを明確に示すものとすべきである。
滑らかとさせる為に改良した平坦化方法を提供すること
が所望されている。ピラー技術においては、この様な方
法は、下側に存在するメタリゼーション領域、特に比較
的厚い平坦化層によって被覆されているメタリゼーショ
ンの広い領域が露出されることを積極的に確認する様な
ものとすべきである、同様に、この様な方法は、貫通導
体技術において何時所望の部分的エッチバックが達成さ
れたかを明確に示すものとすべきである。
Ａｄａｍｓ及びＣａｐｉｏ （１９８１）のジャーナル
オブエレクトロケミカルソサエテイ１２８：４２３の文
献は、絶縁層の平坦化に有用な従来のエッチバック技術
を開示している。非平坦化エツチング処理における終了
点を分光分析的に決定する技術は、Ｍａｒｃｏｕｘ ｅ
ｔ ａｌ、 （１９８１）のソリッドステートテクノロ
ジイ２４ （４）：１１５及びＧｒｅｅｎ （１９７８
）ジャーナルオブバキュームサイエンステクノロジイ１
５ ：１７１８の文献に記載されている。
オブエレクトロケミカルソサエテイ１２８：４２３の文
献は、絶縁層の平坦化に有用な従来のエッチバック技術
を開示している。非平坦化エツチング処理における終了
点を分光分析的に決定する技術は、Ｍａｒｃｏｕｘ ｅ
ｔ ａｌ、 （１９８１）のソリッドステートテクノロ
ジイ２４ （４）：１１５及びＧｒｅｅｎ （１９７８
）ジャーナルオブバキュームサイエンステクノロジイ１
５ ：１７１８の文献に記載されている。
月−」な
本発明は、以上の点に鑑みなされたものであって、上述
した如き従来技術の欠点を解消し、中間レベル絶縁層の
改良した平坦化方法を提供することを目的とする。
した如き従来技術の欠点を解消し、中間レベル絶縁層の
改良した平坦化方法を提供することを目的とする。
青−双
本発明によれば、改良した絶縁層平坦化方法が提供され
、それによりエッチストップバリアが存在しなくとも正
確に平坦化の終了を与えることが可能である。本発明方
法は、絶縁層内又はその下側に形成するインジケータ層
を使用する。絶縁層の平坦化用エツチングは、インジケ
ータ層の所望の部分が露出され且つエツチングされる迄
、継続して行なわれる。インジケータ層のエツチングは
。
、それによりエッチストップバリアが存在しなくとも正
確に平坦化の終了を与えることが可能である。本発明方
法は、絶縁層内又はその下側に形成するインジケータ層
を使用する。絶縁層の平坦化用エツチングは、インジケ
ータ層の所望の部分が露出され且つエツチングされる迄
、継続して行なわれる。インジケータ層のエツチングは
。
プラズマ内へ検知可能な物質を放出させる。
本発明の第１実施例においては、インジケータ層は第１
メタリゼーション層上に形成し、該メタリゼーション層
は爾後に複数個の垂直ピラー及びその他の領域にパター
ン形成する。パターン形成したメタリゼーション層上に
金属間絶縁層を形成し、且つエッチバック平坦化期間中
におけるメタリゼーション層の露出は、インジケータ層
をエツチングする結果として検知可能物質の放出によっ
て識別される。第２実施例においては、インジケータ層
は絶縁層内に形成し、エッチバック期間中に予め定めた
厚さの絶縁層が残存する時を検知することを可能として
いる。従って、貫通導体を形成する前の絶縁層の部分的
平坦化を達成することが可能である。
メタリゼーション層上に形成し、該メタリゼーション層
は爾後に複数個の垂直ピラー及びその他の領域にパター
ン形成する。パターン形成したメタリゼーション層上に
金属間絶縁層を形成し、且つエッチバック平坦化期間中
におけるメタリゼーション層の露出は、インジケータ層
をエツチングする結果として検知可能物質の放出によっ
て識別される。第２実施例においては、インジケータ層
は絶縁層内に形成し、エッチバック期間中に予め定めた
厚さの絶縁層が残存する時を検知することを可能として
いる。従って、貫通導体を形成する前の絶縁層の部分的
平坦化を達成することが可能である。
インジケータ層は、エツチングされた場合に、揮発性弗
素を形成することが可能な金属、又は窒素を放出するこ
との可能な物質からなる薄い膜又は層の形態に形成する
ことが可能である。一方。
素を形成することが可能な金属、又は窒素を放出するこ
との可能な物質からなる薄い膜又は層の形態に形成する
ことが可能である。一方。
垂直ピラーを形成する場合に第１メタリゼーション層の
上部表面内に、又は絶縁層内の適宜のレベルに、窒素を
イオン注入させることによって、インジケータ層を形成
することが可能である。絶縁層を該インジケータ層上に
付与すると、それは、パターン化した層によって画定さ
れる平坦でない表面に略倣う。平坦化は、通常絶縁層上
に有機ポリマーをスピンコーティングさせることによっ
て。
上部表面内に、又は絶縁層内の適宜のレベルに、窒素を
イオン注入させることによって、インジケータ層を形成
することが可能である。絶縁層を該インジケータ層上に
付与すると、それは、パターン化した層によって画定さ
れる平坦でない表面に略倣う。平坦化は、通常絶縁層上
に有機ポリマーをスピンコーティングさせることによっ
て。
犠牲層を形成することによって達成される。犠牲層は、
通常、処理中のウェハ全体に渡って平滑化した表面を画
定するが、該犠牲層は、通常、幅広の特徴部（及び密集
した幅狭の特徴部）の上方においては、離隔された幅狭
の特徴部の上方におけるよりも、厚さが一層厚くなる。
通常、処理中のウェハ全体に渡って平滑化した表面を画
定するが、該犠牲層は、通常、幅広の特徴部（及び密集
した幅狭の特徴部）の上方においては、離隔された幅狭
の特徴部の上方におけるよりも、厚さが一層厚くなる。
典型的には、犠牲層と絶縁層との両方を実質的に同一の
速度でエツチングすることの可能な弗素及び酸素を含有
するプラズマ内において、合体された犠牲層及び絶縁層
をエッチバックすることによって平坦化を達成する。
速度でエツチングすることの可能な弗素及び酸素を含有
するプラズマ内において、合体された犠牲層及び絶縁層
をエッチバックすることによって平坦化を達成する。
前述した如く、絶縁層内又は下側に設けられるインジケ
ータ層は、エッチバック平坦化における終了時点を正確
に決定することを可能とする。然し乍ら、ウェハ表面上
に異なった寸法又は密度又はその両方の特徴部が存在す
る実際的な場合は、この様な終了時点の決定を行なうこ
とを複雑なものとさせている。幅広の特徴部上方の犠牲
層は通常幅狭で離隔された特徴部上方におけるよりも一
層厚さが厚いので、エッチバック期間中の異なった時間
において異なった特徴部が露出される。然し乍ら、イン
ジケータ層の検知は、少なくともある特徴部が露出され
たことを示す。幅広の特徴部は通常−層厚い犠牲層を持
っており、従ってそれをエツチングするのにより長い時
間がかかるので、この幅広の特徴部の上にのみインジケ
ータを形成することが望ましいことが屡々ある。従って
、幅広特徴部が露出された時を終了時点とすることによ
って、幅狭及び幅広の両方の特徴部が露出されることが
確保される。第１メタリゼーション層から形成されたピ
ラーが露出された後に、従来技術により第２メタリゼー
ション層を形成する。
ータ層は、エッチバック平坦化における終了時点を正確
に決定することを可能とする。然し乍ら、ウェハ表面上
に異なった寸法又は密度又はその両方の特徴部が存在す
る実際的な場合は、この様な終了時点の決定を行なうこ
とを複雑なものとさせている。幅広の特徴部上方の犠牲
層は通常幅狭で離隔された特徴部上方におけるよりも一
層厚さが厚いので、エッチバック期間中の異なった時間
において異なった特徴部が露出される。然し乍ら、イン
ジケータ層の検知は、少なくともある特徴部が露出され
たことを示す。幅広の特徴部は通常−層厚い犠牲層を持
っており、従ってそれをエツチングするのにより長い時
間がかかるので、この幅広の特徴部の上にのみインジケ
ータを形成することが望ましいことが屡々ある。従って
、幅広特徴部が露出された時を終了時点とすることによ
って、幅狭及び幅広の両方の特徴部が露出されることが
確保される。第１メタリゼーション層から形成されたピ
ラーが露出された後に、従来技術により第２メタリゼー
ション層を形成する。
貫通導体技術を使用する場合、インジケータ層は絶縁層
内の中間レベルに形成する。その場合に、該中間レベル
の位置は、接続すべき特徴部上に所望の厚さの絶縁層を
与えるべく選択される。通常、インジケータ層は、絶縁
層の付着を中断させ、上述した技術のいずれかによって
インジケータ層を付着させることによって形成する。別
法として。
内の中間レベルに形成する。その場合に、該中間レベル
の位置は、接続すべき特徴部上に所望の厚さの絶縁層を
与えるべく選択される。通常、インジケータ層は、絶縁
層の付着を中断させ、上述した技術のいずれかによって
インジケータ層を付着させることによって形成する。別
法として。
付着期間中に、絶縁層へインジケータ物質を導入させる
ことも可能である。例えば、窒素化合物等の物質を、短
期間の間だけインジケータ物質として導入することによ
って、その絶縁層内における位置を良好に定義した層内
に制限させることが可能である。
ことも可能である。例えば、窒素化合物等の物質を、短
期間の間だけインジケータ物質として導入することによ
って、その絶縁層内における位置を良好に定義した層内
に制限させることが可能である。
本発明方法は、上側に存在するメタリゼーション層上に
形成した絶縁層を平坦化する為のみならず、ウェハ基板
上に直接形成した絶縁層を平坦化させる為にも適してい
る。
形成した絶縁層を平坦化する為のみならず、ウェハ基板
上に直接形成した絶縁層を平坦化させる為にも適してい
る。
失五斑
以下、添付の図面を参考に、本発明の具体的実施の態様
に付いて詳細に説明する。
に付いて詳細に説明する。
第１図を参照すると、基板１０は、本発明方法に従って
処理中の半導体ウェハの一部を構成している。基板１０
は、トランジスタ、コンデンサ。
処理中の半導体ウェハの一部を構成している。基板１０
は、トランジスタ、コンデンサ。
及びその他の金属及びポリシリコン特徴部等を包含する
複数個の活性領域を有しており、それらの多くは、爾後
の処理ステップにおいて形成される上側に設けられるメ
タリゼーション層との相互接続を必要とする。然し乍ら
、基板上の種々の表面特徴部は、不拘−即ち平坦でない
地形的形状を形成し、その平坦でない地形的形状は、所
要のメタリゼーシ巨ン層の付与と干渉する。本発明は、
この様なメタリゼーション層の付与を容易とさせる平坦
化され且つ部分的に平坦化された中間レベル絶縁層の形
成を可能とするものである。本発明を、絶縁層がウェハ
基板上に直接的に付与される場合に関連して説明する。
複数個の活性領域を有しており、それらの多くは、爾後
の処理ステップにおいて形成される上側に設けられるメ
タリゼーション層との相互接続を必要とする。然し乍ら
、基板上の種々の表面特徴部は、不拘−即ち平坦でない
地形的形状を形成し、その平坦でない地形的形状は、所
要のメタリゼーシ巨ン層の付与と干渉する。本発明は、
この様なメタリゼーション層の付与を容易とさせる平坦
化され且つ部分的に平坦化された中間レベル絶縁層の形
成を可能とするものである。本発明を、絶縁層がウェハ
基板上に直接的に付与される場合に関連して説明する。
然し乍ら、本発明は、この様な適用例にのみ限定される
べきものではなく。
べきものではなく。
引き続いて形成されるメタリゼーション層間の絶縁層を
形成する場合にも同様に有用なものであることに注意す
べきである。第１図乃至第５図を参照すると、基板１０
上に第１のメタリゼーシ１ン層１２を形成する。その層
は、ホトリソグラフィ技術及びその他のパターン形成技
術によってパターン形成して、メタルライン、ピラー、
及び比較的幅広のメタル特徴部及び領域等の所要の相互
接続を画定することが可能である。第１メタリゼーショ
ン層は、通常、アルミニウム、又はアルミニウム合金で
あって、約１ミクロンの厚さを持っている。
形成する場合にも同様に有用なものであることに注意す
べきである。第１図乃至第５図を参照すると、基板１０
上に第１のメタリゼーシ１ン層１２を形成する。その層
は、ホトリソグラフィ技術及びその他のパターン形成技
術によってパターン形成して、メタルライン、ピラー、
及び比較的幅広のメタル特徴部及び領域等の所要の相互
接続を画定することが可能である。第１メタリゼーショ
ン層は、通常、アルミニウム、又はアルミニウム合金で
あって、約１ミクロンの厚さを持っている。
本発明は、メタリゼーション層１２の上部表面上にイン
ジケータ層１４を形成することを必要とする。インジケ
ータ層１４は、所定の物質から成る薄膜を有しており、
該物質は、更に詳細に後述する如く、平坦化用エツチン
グの為に使用されるプラズマに露呈された場合に、検知
可能な揮発性物質を放出する。インジケータ層１４用の
適宜の物質としては、タングステン、モリブデン、タン
タル、チタン等の金属があり、それらの物質は、弗素を
含有するプラズマ中にエツチングされると検知可能な弗
化物を形成する。一方、該検知可能な揮発性物質として
は、プラズマエツチングに露呈された場合に窒素を放出
する物質とすることが可能であり、その様な物質として
は、窒化シリコン及び窒化クロム、窒化チタン、窒化タ
ングステン、窒化アルミニウム等の窒化金属等がある。
ジケータ層１４を形成することを必要とする。インジケ
ータ層１４は、所定の物質から成る薄膜を有しており、
該物質は、更に詳細に後述する如く、平坦化用エツチン
グの為に使用されるプラズマに露呈された場合に、検知
可能な揮発性物質を放出する。インジケータ層１４用の
適宜の物質としては、タングステン、モリブデン、タン
タル、チタン等の金属があり、それらの物質は、弗素を
含有するプラズマ中にエツチングされると検知可能な弗
化物を形成する。一方、該検知可能な揮発性物質として
は、プラズマエツチングに露呈された場合に窒素を放出
する物質とすることが可能であり、その様な物質として
は、窒化シリコン及び窒化クロム、窒化チタン、窒化タ
ングステン、窒化アルミニウム等の窒化金属等がある。
金属層及び窒化金属層は、典型的にはＣＶＤ、低圧力Ｃ
ＶＤ （ＬＰＧＶＤ）、又はスパッタ付着等の任意の従
来技術によって付着させることが可能である。特に好適
な方法は、ＣＶＤによって付与した窒化シリコン及び窒
化金属を使用することであり、これらの物質はプラズマ
エツチングによって窒素分子を提供する。
ＶＤ （ＬＰＧＶＤ）、又はスパッタ付着等の任意の従
来技術によって付着させることが可能である。特に好適
な方法は、ＣＶＤによって付与した窒化シリコン及び窒
化金属を使用することであり、これらの物質はプラズマ
エツチングによって窒素分子を提供する。
個別的な層１４を形成することの別法として、既知のイ
オン注入技術によってメタリゼーション層１２の表面上
の薄い領域内に窒素をイオン注入させることが可能であ
る。適切な窒素ドーズ量は。
オン注入技術によってメタリゼーション層１２の表面上
の薄い領域内に窒素をイオン注入させることが可能であ
る。適切な窒素ドーズ量は。
約１０１４乃至１０１＠原子／ｄであり、通常約１０１
５乃至１０１６原子／ｄである。通常、窒素がメタリゼ
ーションの表面に集中する様に低注入エネルギを使用す
る。
５乃至１０１６原子／ｄである。通常、窒素がメタリゼ
ーションの表面に集中する様に低注入エネルギを使用す
る。
露出される区域が小さい場合には、インジケータ層内に
窒素を使用すること、又はメタリゼーション層内に注入
することが好ましい。窒素は高励起効率を持っており、
それは非常に少量存在する場合であっても、分光分析検
知を行なうことを容易とさせる。
窒素を使用すること、又はメタリゼーション層内に注入
することが好ましい。窒素は高励起効率を持っており、
それは非常に少量存在する場合であっても、分光分析検
知を行なうことを容易とさせる。
インジケータ層の厚さは臨界的なものではないが、プラ
ズマ中に揮発された時に検知可能な信号を与えるべく十
分な量の物質を付着させるべきである。通−常、その厚
さは、約２００乃至２０００人の範囲内であり、更に一
般的には、約５００乃至１０００人の範囲内である。
ズマ中に揮発された時に検知可能な信号を与えるべく十
分な量の物質を付着させるべきである。通−常、その厚
さは、約２００乃至２０００人の範囲内であり、更に一
般的には、約５００乃至１０００人の範囲内である。
第２図及び第３図を参照すると、メタリゼーション層及
びインジケータ層１４は、ホトリソグラフィ技術によっ
てパターン形成され、基板１０の表面上に、ライン、ピ
ラー及び幅広領域の所望の形態を残存させる。ライン１
６、ピラー１８、及び比較的幅広の領域２０は、第２図
中において。
びインジケータ層１４は、ホトリソグラフィ技術によっ
てパターン形成され、基板１０の表面上に、ライン、ピ
ラー及び幅広領域の所望の形態を残存させる。ライン１
６、ピラー１８、及び比較的幅広の領域２０は、第２図
中において。
この様なメタリゼーション特徴部の例示として示しであ
る。第１メタリゼーション層１２の種々の領域を相互接
続する為にその上側に第２メタリゼーション層を形成す
る前に、基板を上側のメタリゼーション層から分離する
中間レベル絶縁層２４を付着形成することが必要である
。
る。第１メタリゼーション層１２の種々の領域を相互接
続する為にその上側に第２メタリゼーション層を形成す
る前に、基板を上側のメタリゼーション層から分離する
中間レベル絶縁層２４を付着形成することが必要である
。
第３図を参照すると、基板１０及び第１メタリゼーショ
ン層１２上に絶縁層２４を付与する。好適には、絶縁層
２４はＣＶＤ又はより一般的にはＬＰＧＶＤによって付
着される二酸化シリコンであり、約０．３乃至２．０ミ
クロンの範囲、より一般的には約０．８ミクロンの平均
厚さに付着形成する。絶縁層２４は、基板１０上のメタ
リゼーション層１２の不均一な即ち非平坦な地形的形状
に倣う。従って、絶縁層２４の上部表面は、ライン１６
、ピラー１８、及び領域２０等の隆起領域上においては
、基板１０の上部表面上の開放領域におけるよりも一層
高さが高い。上側に犠牲層２６を付与することにより、
平坦化された表面が形成される。犠牲層２６は、典型的
にはホトレジストである有機ポリマーであり、該物質を
約０．５乃至６ミクロン、通常は約１．０ミクロン、の
範囲内の平均厚さに絶縁層２４上にスピンコーティング
させる。スピンコーティングは犠牲層２６の上部表面を
平坦化させる傾向とさせるが、該物質は、より幅狭な隆
起特徴部（例えば、ライン１６及びピラー１８）上方に
おけるよりも、幅広の隆起特徴部（例えば、領域２０）
上方において一層厚くなる。
ン層１２上に絶縁層２４を付与する。好適には、絶縁層
２４はＣＶＤ又はより一般的にはＬＰＧＶＤによって付
着される二酸化シリコンであり、約０．３乃至２．０ミ
クロンの範囲、より一般的には約０．８ミクロンの平均
厚さに付着形成する。絶縁層２４は、基板１０上のメタ
リゼーション層１２の不均一な即ち非平坦な地形的形状
に倣う。従って、絶縁層２４の上部表面は、ライン１６
、ピラー１８、及び領域２０等の隆起領域上においては
、基板１０の上部表面上の開放領域におけるよりも一層
高さが高い。上側に犠牲層２６を付与することにより、
平坦化された表面が形成される。犠牲層２６は、典型的
にはホトレジストである有機ポリマーであり、該物質を
約０．５乃至６ミクロン、通常は約１．０ミクロン、の
範囲内の平均厚さに絶縁層２４上にスピンコーティング
させる。スピンコーティングは犠牲層２６の上部表面を
平坦化させる傾向とさせるが、該物質は、より幅狭な隆
起特徴部（例えば、ライン１６及びピラー１８）上方に
おけるよりも、幅広の隆起特徴部（例えば、領域２０）
上方において一層厚くなる。
「幅広」領域の定義は、幾分不正確ではあるが、それは
、通常、４ミクロンを超える幅、より一般的には６ミク
ロンを超える幅、更に一層一般的には１０ミクロンの幅
を持った特徴部を包含する。
、通常、４ミクロンを超える幅、より一般的には６ミク
ロンを超える幅、更に一層一般的には１０ミクロンの幅
を持った特徴部を包含する。
この様な領域は、通常、より幅狭の特徴部上方の犠牲層
と相対的に犠牲層の厚さを厚くさせることとなる。
と相対的に犠牲層の厚さを厚くさせることとなる。
幅広領域上方の犠牲層２６の厚さが一層厚いので、平坦
化物質及び絶縁物質の両方を介して−様なエツチング速
度を持つべく選択された条件下において、平坦化エツチ
ングは、メタリゼーション１２の全ての領域に同時的に
到達するとは予測されない、むしろ、予測される状態は
、第４図に示した如く、比較的幅広のメタリゼーション
領域２０が露出される前に、比較的幅狭のメタリゼーシ
ョン特徴部１６及び１８が露出される。従って、幅狭領
域１６及び１８が露出された後でさえも、幅広領域２０
上方には絶縁物質の薄い層２４が残存する。然し乍ら１
本発明方法は、幅狭領域の初期的な露出を検知すること
が可能であり、実質的な過剰エツチング無しで一層幅広
の領域２０を露出させる為に十分な期間に渡ってエツチ
ングを継続させることを可能とする。
化物質及び絶縁物質の両方を介して−様なエツチング速
度を持つべく選択された条件下において、平坦化エツチ
ングは、メタリゼーション１２の全ての領域に同時的に
到達するとは予測されない、むしろ、予測される状態は
、第４図に示した如く、比較的幅広のメタリゼーション
領域２０が露出される前に、比較的幅狭のメタリゼーシ
ョン特徴部１６及び１８が露出される。従って、幅狭領
域１６及び１８が露出された後でさえも、幅広領域２０
上方には絶縁物質の薄い層２４が残存する。然し乍ら１
本発明方法は、幅狭領域の初期的な露出を検知すること
が可能であり、実質的な過剰エツチング無しで一層幅広
の領域２０を露出させる為に十分な期間に渡ってエツチ
ングを継続させることを可能とする。
平坦化エツチングは、典型的に、確立された技術によっ
て、従来のプラズマ反応器内において達成される。選択
されたプラズマは、二酸化シリコン絶縁物質をエツチン
グする為の典型的には四弗化炭素からの弗素と、犠牲層
２６の有機ポリマーをエツチングする為の酸素の両方を
含有している。
て、従来のプラズマ反応器内において達成される。選択
されたプラズマは、二酸化シリコン絶縁物質をエツチン
グする為の典型的には四弗化炭素からの弗素と、犠牲層
２６の有機ポリマーをエツチングする為の酸素の両方を
含有している。
好適には、エッチャントは、通常不活性希釈体。
典型的にはアルゴン又はヘリウム、中に存在させた、四
弗化炭素と酸素を含有している。
弗化炭素と酸素を含有している。
エツチングが行なわれると、エツチングの結果発生する
ガスをモニターするが、典型的には、発光分光分析等の
標準的分光分析技術を使用して、モニターする。インジ
ケータ層１４のエミッション特性即ち発光特性をモニタ
ーし、検知されると、該インジケータ層１４の少なくと
も一部が最初に露出されたことを表す。例えば、約３０
０乃至９００ｎｎ＋、より一般的には３３７ｎｍ、の範
囲内の波長でのエミッション即ち発光は、プラズマ中で
励起された窒素原子の特性である。通常、平坦化エツチ
ングは、インジケータ層の検知の直後に停止させること
はく、メタリゼーション層１２の全ての区域が露出され
ることを確保する為の十分な時間に渡って継続される。
ガスをモニターするが、典型的には、発光分光分析等の
標準的分光分析技術を使用して、モニターする。インジ
ケータ層１４のエミッション特性即ち発光特性をモニタ
ーし、検知されると、該インジケータ層１４の少なくと
も一部が最初に露出されたことを表す。例えば、約３０
０乃至９００ｎｎ＋、より一般的には３３７ｎｍ、の範
囲内の波長でのエミッション即ち発光は、プラズマ中で
励起された窒素原子の特性である。通常、平坦化エツチ
ングは、インジケータ層の検知の直後に停止させること
はく、メタリゼーション層１２の全ての区域が露出され
ることを確保する為の十分な時間に渡って継続される。
インジケータ層１４が金属又は窒化金属等の導電性物質
から構成されている場合には、インジケータ層１４自身
を除去することは必要ではない。
から構成されている場合には、インジケータ層１４自身
を除去することは必要ではない。
窒化シリコン等の非導電性物質から形成されている場合
には、メタリゼーション領域の上部表面からインジケー
タ層を完全にエツチング除去することが必要である。
には、メタリゼーション領域の上部表面からインジケー
タ層を完全にエツチング除去することが必要である。
第５図を参照すると、絶縁層２４の平坦化を完了した後
に、絶縁層及び第１メタリゼーション層１２上に第２メ
タリゼーション層３０を形成する。
に、絶縁層及び第１メタリゼーション層１２上に第２メ
タリゼーション層３０を形成する。
次いで、第２メタリゼーション層３０を所望の形態でパ
ターン形成して、第１メタリゼーション層１２内の種々
の領域間に所望の相互接続を与える。
ターン形成して、第１メタリゼーション層１２内の種々
の領域間に所望の相互接続を与える。
第６図乃至第９図を参照すると、本発明の別の実施方法
が示されている。ウェハ基板１０及び第１メタリゼーシ
ョン層１２を前に第１図に関連して説明した如くに形成
する。インジケータ層４０も形成するが、付加的な非臨
界的マスクを使用してパターン形成し、従ってそれはメ
タリゼーション層１２内の幅広領域（例えば４２）上方
にのみ存在する。
が示されている。ウェハ基板１０及び第１メタリゼーシ
ョン層１２を前に第１図に関連して説明した如くに形成
する。インジケータ層４０も形成するが、付加的な非臨
界的マスクを使用してパターン形成し、従ってそれはメ
タリゼーション層１２内の幅広領域（例えば４２）上方
にのみ存在する。
金属、窒化金属、及び窒化シリコンのインジケータ層の
場合、パターン形成は、従来のホトリソグラフィ及びそ
の他の既知のパターニング技術によって達成することが
可能である。窒素をイオン注入する場合、イオン注入は
、メタリゼーション層１２における所望の区域において
のみ指向されるべきである。その結果は、前に説明した
如く。
場合、パターン形成は、従来のホトリソグラフィ及びそ
の他の既知のパターニング技術によって達成することが
可能である。窒素をイオン注入する場合、イオン注入は
、メタリゼーション層１２における所望の区域において
のみ指向されるべきである。その結果は、前に説明した
如く。
インジケータ物質の制限した領域４０となる。
次いで、メタリゼーション層１２を、ホトリソグラフィ
技術によってパターン形成し、第７図に示した構成が得
られ、その場合に、インジケータ層４０は幅広領域４２
上に存在しているが、幅狭特徴部４４及び４６は該検知
可能物質によって被覆されていない。
技術によってパターン形成し、第７図に示した構成が得
られ、その場合に、インジケータ層４０は幅広領域４２
上に存在しているが、幅狭特徴部４４及び４６は該検知
可能物質によって被覆されていない。
次いで、第８図に示した如く、メタリゼーション層１２
及び基板１０上に絶縁層４８及び犠牲層５０を形成する
。次いで、幅狭特徴部４４及び４６が最初に露出される
時に検知可能物質は放出されないということを除いて、
絶縁層４８の平坦化は前述された如くに実施される。そ
の代わりに、第９図に示した如く、幅広領域４２が露出
される場合にのみ、検知可能物質が放出される。この様
に、幅広領域が露出される時に正確にエツチングを停止
させることが可能である。幅広領域は、幅狭領域よりも
露出される迄に一層時間がかかるので、基板上の全ての
メタリゼーション領域はエツチングが終了する前に露出
されることが確保される。
及び基板１０上に絶縁層４８及び犠牲層５０を形成する
。次いで、幅狭特徴部４４及び４６が最初に露出される
時に検知可能物質は放出されないということを除いて、
絶縁層４８の平坦化は前述された如くに実施される。そ
の代わりに、第９図に示した如く、幅広領域４２が露出
される場合にのみ、検知可能物質が放出される。この様
に、幅広領域が露出される時に正確にエツチングを停止
させることが可能である。幅広領域は、幅狭領域よりも
露出される迄に一層時間がかかるので、基板上の全ての
メタリゼーション領域はエツチングが終了する前に露出
されることが確保される。
エッチバック平坦化用のエッチインジケータの終了を与
えることに加えて、該インジケータ層は表面反射塵を著
しく減少させることが可能であり、特にインジケータ物
質としてタングステン、チタン、又は窒化シリコンを使
用する場合にそうである。このことは、ホトリソグラフ
ィパターン転送を改善させ、特に、アルミニウムメタリ
ゼーションに関してそのことが言える。更に、アルミニ
ウムメタリゼーション上にこの様な簿い膜を使用するこ
とは、ヒロックの形成を減少させることが可能であるこ
とが判明した。
えることに加えて、該インジケータ層は表面反射塵を著
しく減少させることが可能であり、特にインジケータ物
質としてタングステン、チタン、又は窒化シリコンを使
用する場合にそうである。このことは、ホトリソグラフ
ィパターン転送を改善させ、特に、アルミニウムメタリ
ゼーションに関してそのことが言える。更に、アルミニ
ウムメタリゼーション上にこの様な簿い膜を使用するこ
とは、ヒロックの形成を減少させることが可能であるこ
とが判明した。
第１０図及び第１１図を参照すると、本発明は、ビア即
ち貫通導体構成体における層間絶縁層として使用される
絶縁層の部分的平坦化に使用するのに適している。−船
釣に、（前述した如く）メタリゼーション層上に直接的
にインジケータ層を形成する代わりに、インジケータ層
は、絶縁層内でその上部表面の下側で且つ下側に存在す
る基板又はメタリゼーションの上方に位置して形成され
る。
ち貫通導体構成体における層間絶縁層として使用される
絶縁層の部分的平坦化に使用するのに適している。−船
釣に、（前述した如く）メタリゼーション層上に直接的
にインジケータ層を形成する代わりに、インジケータ層
は、絶縁層内でその上部表面の下側で且つ下側に存在す
る基板又はメタリゼーションの上方に位置して形成され
る。
次いで、絶縁層上に犠牲層を形成し、且つ該インジケー
タ層が露出される迄、合体させた層をエッチバックする
。インジケータ層を絶縁層内に適切に位置させることに
よって、所望の厚さの絶縁物質が下側に存在するメタリ
ゼーション及び活性領域上に残存させることが可能であ
る。次いで、公知の技術に従ってビア即ち貫通導体を形
成することによって、該下側に存在する特徴部を上側に
存在するメタリゼーション層へ接続させることが可能で
ある。
タ層が露出される迄、合体させた層をエッチバックする
。インジケータ層を絶縁層内に適切に位置させることに
よって、所望の厚さの絶縁物質が下側に存在するメタリ
ゼーション及び活性領域上に残存させることが可能であ
る。次いで、公知の技術に従ってビア即ち貫通導体を形
成することによって、該下側に存在する特徴部を上側に
存在するメタリゼーション層へ接続させることが可能で
ある。
基板１０上に下部絶縁層５０を付着形成し１幅広特徴部
５６のみならず幅狭特徴部５２及び５４を被覆する。次
いで、インジケータ層５８を下部絶縁層５０上に直接的
に形成し、絶縁層５０及びインジケータ層５８の両方共
基板１０上に形成された特徴部５２．５４及び５８に倣
っている。次いで、上部絶縁層６０をインジケータ層５
８上に形成し、その結果得られる構成を第１０図に示し
である。下部層５０の厚さは、通常、特徴部５２゜５４
．５８上方の絶縁層の所望の厚さに対応している。層６
０の厚さは、基板の特徴部が存在しない領域上の全絶縁
層の厚さが隆起特徴部及び所望の上側に存在する絶縁層
の合体した高さと等しい様に、十分なものとすべきであ
る。この様に、基板上の絶縁層の略−様な厚さは、第１
１図に示したごとく、上述した態様で犠牲層を使用して
実施されるエッチバック平坦化の後に、得られる。
５６のみならず幅狭特徴部５２及び５４を被覆する。次
いで、インジケータ層５８を下部絶縁層５０上に直接的
に形成し、絶縁層５０及びインジケータ層５８の両方共
基板１０上に形成された特徴部５２．５４及び５８に倣
っている。次いで、上部絶縁層６０をインジケータ層５
８上に形成し、その結果得られる構成を第１０図に示し
である。下部層５０の厚さは、通常、特徴部５２゜５４
．５８上方の絶縁層の所望の厚さに対応している。層６
０の厚さは、基板の特徴部が存在しない領域上の全絶縁
層の厚さが隆起特徴部及び所望の上側に存在する絶縁層
の合体した高さと等しい様に、十分なものとすべきであ
る。この様に、基板上の絶縁層の略−様な厚さは、第１
１図に示したごとく、上述した態様で犠牲層を使用して
実施されるエッチバック平坦化の後に、得られる。
平坦化の後に、ビア即ち貫通導体６２及び６４を絶縁層
５ｏ及び６０内に形成して、従来の態様で上側゛に存在
するメタリゼーション層への接続を提供することが可能
である。
５ｏ及び６０内に形成して、従来の態様で上側゛に存在
するメタリゼーション層への接続を提供することが可能
である。
尚１本発明のその実施上、以下の構成の１つ又はそれ以
上を取りえるものである。
上を取りえるものである。
（１） 中間レベル絶縁層を平坦化させる方法におい
て、平坦でない地形的表面の少なくとも一部に平坦化期
間中に検知可能な揮発性物質を放出させることの可能な
インジケータ層を付与し、前記インジケータ層上に絶縁
層を付与し、前記絶縁層を平坦化させ、前記検知可能な
揮発性物質の存在をモニターし、前記検知可能な揮発性
物質を検知してから所定の期間内に平坦化を終了させる
。
て、平坦でない地形的表面の少なくとも一部に平坦化期
間中に検知可能な揮発性物質を放出させることの可能な
インジケータ層を付与し、前記インジケータ層上に絶縁
層を付与し、前記絶縁層を平坦化させ、前記検知可能な
揮発性物質の存在をモニターし、前記検知可能な揮発性
物質を検知してから所定の期間内に平坦化を終了させる
。
上記各ステップを有することを特徴とする平坦化方法。
（２）上記第（１）項において、前記インジケータ層は
、エツチングされた時に窒素を放出する物質又は揮発性
弗化物を形成することが可能な金属から形成されている
ことを特徴とする平坦化方法。
、エツチングされた時に窒素を放出する物質又は揮発性
弗化物を形成することが可能な金属から形成されている
ことを特徴とする平坦化方法。
（３）上記第（２）項において、前記金属は、タングス
テン、モリブデン、タンタル、及びチタンから構成され
るグループから選択されることを特徴とする平坦化方法
。
テン、モリブデン、タンタル、及びチタンから構成され
るグループから選択されることを特徴とする平坦化方法
。
（４）上記第（２）項において、前記窒素放出性物質が
、クロム、チタン、タングステン、及びアルミニウム等
の窒化物から構成されるグループから選択されることを
特徴とする平坦化方法。
、クロム、チタン、タングステン、及びアルミニウム等
の窒化物から構成されるグループから選択されることを
特徴とする平坦化方法。
（５）金属間絶縁層を平坦化させる方法において、弗素
を含有するプラズマエツチングに露呈させた場合に検知
可能な揮発性物質を形成することの可能な検知可能物質
の薄膜を第１メタリゼーション層の少なくとも一部に付
与し、前記薄膜及び前記第１メタリゼーション層上に絶
縁層を付与し、前記絶縁層上に犠牲層を形成し、実質的
に平坦性を維持する予め定められた条件の下で結合した
前記犠牲層及び絶縁層をエツチングし、前記検知可能な
揮発性物質の存在をモニターし、前記検知可能な揮発性
物質の存在を検知してから所定の期間内にエツチングを
終了させる。上記各ステップを有することを特徴とする
平坦化方法。
を含有するプラズマエツチングに露呈させた場合に検知
可能な揮発性物質を形成することの可能な検知可能物質
の薄膜を第１メタリゼーション層の少なくとも一部に付
与し、前記薄膜及び前記第１メタリゼーション層上に絶
縁層を付与し、前記絶縁層上に犠牲層を形成し、実質的
に平坦性を維持する予め定められた条件の下で結合した
前記犠牲層及び絶縁層をエツチングし、前記検知可能な
揮発性物質の存在をモニターし、前記検知可能な揮発性
物質の存在を検知してから所定の期間内にエツチングを
終了させる。上記各ステップを有することを特徴とする
平坦化方法。
（６）上記第（５）項において、前記検知可能物質は、
エツチングされた時に窒素を放出する物質又は揮発性弗
化物を形成することの可能な金属であることを特徴とす
る平坦化方法。
エツチングされた時に窒素を放出する物質又は揮発性弗
化物を形成することの可能な金属であることを特徴とす
る平坦化方法。
（７）上記第（６）項において、前記金属は、りングス
テン、モリブデン、タンタル、及びチタンから構成され
るグループから選択されることを特徴とする平坦化方法
。
テン、モリブデン、タンタル、及びチタンから構成され
るグループから選択されることを特徴とする平坦化方法
。
（８）上記第（６）項において、前記窒素放出性物質が
、クロム、チタン、タングステン、及びアルミニウム等
の窒化物から構成されるグループから選択されることを
特徴とする平坦化方法。
、クロム、チタン、タングステン、及びアルミニウム等
の窒化物から構成されるグループから選択されることを
特徴とする平坦化方法。
（９） 中間レベル絶縁層を平坦化させる方法におい
て、基板上に下部絶縁層を付与し、前記下部絶縁層上に
平坦化期間中に検知可能な揮発性物質を放出することの
可能なインジケータ層を付与し、前記インジケータ層上
に上部絶縁層を付与し、検知可能な揮発性物質が検知さ
れて前記インジケータ層の少なくとも一部が露出された
ことを表す迄前記絶縁層を平坦化させる、上記各ステッ
プを有することを特徴とする平坦化方法。
て、基板上に下部絶縁層を付与し、前記下部絶縁層上に
平坦化期間中に検知可能な揮発性物質を放出することの
可能なインジケータ層を付与し、前記インジケータ層上
に上部絶縁層を付与し、検知可能な揮発性物質が検知さ
れて前記インジケータ層の少なくとも一部が露出された
ことを表す迄前記絶縁層を平坦化させる、上記各ステッ
プを有することを特徴とする平坦化方法。
（１０）上記第（９）項において、前記検知可能物質は
、エツチングされた時に窒素を放出する物質又は揮発性
弗化物を形成することの可能な金属であることを特徴と
する平坦化方法。
、エツチングされた時に窒素を放出する物質又は揮発性
弗化物を形成することの可能な金属であることを特徴と
する平坦化方法。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
たが１本発明はこれら具体例にのみ限定されるべきもの
では無く、本発明の技術的範囲を逸脱すること無しに種
々の変形が可能であることは勿論である。
第１図乃至第５図は本発明方法に従って金属間絶縁層を
形成すべく処理中の半導体ウェハ基板の各概略断面図、
第６図乃至第９図は本発明方法の別の実施例に従った金
属間絶縁層の形成処理中の半導体ウェハの各概略断面図
、第１０図及び第１１図は本発明方法に従って貫通導体
を形成するのに有用な中間レベル絶縁層を形成する状態
を示した各概略断面図、である。 （符号の説明） １０：基板 １２：第１メタリゼーション層 １４：インジケータ層 １６：ライン １８：ピラー ２０：幅広領域 ２４：中間レベル絶縁層 ２６：犠牲層 ３０：第２メタリゼーション層 特許出願人 フェアチャイルド セミコンダクタ
コーポレーショ ン ′１０ 代 理 人 小 橋 −男 弓
１−ター− ｂ恢−ε ｈ（−７ Ｆ／Ｇｉ。 ＦＩＧ、、９゜
形成すべく処理中の半導体ウェハ基板の各概略断面図、
第６図乃至第９図は本発明方法の別の実施例に従った金
属間絶縁層の形成処理中の半導体ウェハの各概略断面図
、第１０図及び第１１図は本発明方法に従って貫通導体
を形成するのに有用な中間レベル絶縁層を形成する状態
を示した各概略断面図、である。 （符号の説明） １０：基板 １２：第１メタリゼーション層 １４：インジケータ層 １６：ライン １８：ピラー ２０：幅広領域 ２４：中間レベル絶縁層 ２６：犠牲層 ３０：第２メタリゼーション層 特許出願人 フェアチャイルド セミコンダクタ
コーポレーショ ン ′１０ 代 理 人 小 橋 −男 弓
１−ター− ｂ恢−ε ｈ（−７ Ｆ／Ｇｉ。 ＦＩＧ、、９゜
Claims (1)
- 【特許請求の範囲】 １、中間レベル絶縁層を平坦化させる方法において、平
坦でない地形的表面の少なくとも一部に平坦化期間中に
検知可能な揮発性物質を放出させることの可能なインジ
ケータ層を付与し、前記インジケータ層上に絶縁層を付
与し、前記絶縁層を平坦化させ、前記検知可能な揮発性
物質の存在をモニターし、前記検知可能な揮発性物質を
検知してから所定の期間内に平坦化を終了させる、上記
各ステップを有することを特徴とする平坦化方法。 ２、金属間絶縁層を平坦化させる方法において、弗素を
含有するプラズマエッチングに露呈させた場合に検知可
能な揮発性物質を形成することの可能な検知可能物質の
薄膜を第１メタリゼーション層の少なくとも一部に付与
し、前記薄膜及び前記第１メタリゼーション層上に絶縁
層を付与し、前記絶縁層上に犠牲層を形成し、実質的に
平坦性を維持する予め定められた条件の下で前記結合し
た犠牲層及び絶縁層をエッチングし、前記検知可能な揮
発性物質の存在をモニターし、前記検知可能な揮発性物
質の存在を検知してから所定の期間内にエッチングを終
了させる、上記各ステップを有することを特徴とする平
坦化方法。 ３、中間レベル絶縁層を平坦化させる方法において、基
板上に下部絶縁層を付与し、前記下部絶縁層上に平坦化
期間中に検知可能な揮発性物質を放出することの可能な
インジケータ層を付与し、前記インジケータ層上に上部
絶縁層を付与し、検知可能な揮発性物質が検知されて前
記インジケータ層の少なくとも一部が露出されたことを
表す迄前記絶縁層を平坦化させる、上記各ステップを有
することを特徴とする平坦化方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8599887A | 1987-08-14 | 1987-08-14 | |
| US85,998 | 1987-08-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295423A true JPH01295423A (ja) | 1989-11-29 |
Family
ID=22195307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63202050A Pending JPH01295423A (ja) | 1987-08-14 | 1988-08-15 | エッチバック検知 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0304729B1 (ja) |
| JP (1) | JPH01295423A (ja) |
| CA (1) | CA1286801C (ja) |
| DE (1) | DE3879321T2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091309A (ja) * | 2004-09-22 | 2006-04-06 | Ricoh Opt Ind Co Ltd | エッチバック方法、それを用いた無機偏光子製造方法及びそれらの方法を実現するエッチング停止制御装置、並びに製造される無機偏光子 |
| WO2015170592A1 (ja) * | 2014-05-09 | 2015-11-12 | 株式会社サクラクレパス | 変色層として無機物質を使用したプラズマ処理検知インジケータ |
| US20160141192A1 (en) | 2013-08-22 | 2016-05-19 | Sakura Color Products Corporation | Indicator used in electronic device manufacturing apparatus and method for designing and/or managing the apparatus |
| US10180413B2 (en) | 2014-12-02 | 2019-01-15 | Sakura Color Products Corporation | Ink composition for plasma processing detection, and indicator for plasma processing detection using said ink composition |
| US10184058B2 (en) | 2014-04-21 | 2019-01-22 | Sakura Color Products Corporation | Ink composition for detecting plasma treatment and indicator for detecting plasma treatment |
| US10401338B2 (en) | 2014-02-14 | 2019-09-03 | Sakura Color Products Corporation | Plasma processing detection indicator |
| US10400125B2 (en) | 2014-09-16 | 2019-09-03 | Sakura Color Products Corporation | Ink composition for plasma treatment detection, and plasma treatment detection indicator |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0490236A3 (en) * | 1990-12-13 | 1992-08-12 | National Semiconductor Corporation | Fabrication process for schottky barrier diodes on a substrate |
| EP0543449B1 (en) * | 1991-11-19 | 1997-03-05 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device with aluminium tracks mutually insulated in lateral direction by an aluminium compound |
| JP2611615B2 (ja) * | 1992-12-15 | 1997-05-21 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5955380A (en) * | 1997-09-30 | 1999-09-21 | Siemens Aktiengesellschaft | Endpoint detection method and apparatus |
| KR20010053095A (ko) * | 1999-04-21 | 2001-06-25 | 핫토리 쥰이치 | 막 두께 측정방법 |
| DE102006035668B4 (de) | 2006-07-31 | 2014-02-20 | Globalfoundries Inc. | Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten |
| CN118658835B (zh) * | 2024-08-14 | 2024-12-24 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法、半导体器件以及测试方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039175A (ja) * | 1983-08-10 | 1985-02-28 | Hitachi Ltd | ドライエツチング方法 |
| JPS6092634A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| JPS61107743A (ja) * | 1984-10-30 | 1986-05-26 | Nec Corp | 半導体装置の製造方法 |
| JPS61260677A (ja) * | 1985-05-15 | 1986-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61285720A (ja) * | 1985-06-12 | 1986-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6267825A (ja) * | 1985-09-20 | 1987-03-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の表面を平坦化する方法 |
| JPS6273723A (ja) * | 1985-09-27 | 1987-04-04 | Sumitomo Electric Ind Ltd | エツチバツク法による平坦化工程終点検出方法 |
-
1988
- 1988-08-11 DE DE8888113027T patent/DE3879321T2/de not_active Expired - Fee Related
- 1988-08-11 EP EP88113027A patent/EP0304729B1/en not_active Expired - Lifetime
- 1988-08-12 CA CA000574584A patent/CA1286801C/en not_active Expired - Lifetime
- 1988-08-15 JP JP63202050A patent/JPH01295423A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6039175A (ja) * | 1983-08-10 | 1985-02-28 | Hitachi Ltd | ドライエツチング方法 |
| JPS6092634A (ja) * | 1983-10-26 | 1985-05-24 | Nec Corp | 半導体装置の製造方法 |
| JPS61107743A (ja) * | 1984-10-30 | 1986-05-26 | Nec Corp | 半導体装置の製造方法 |
| JPS61260677A (ja) * | 1985-05-15 | 1986-11-18 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61285720A (ja) * | 1985-06-12 | 1986-12-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS6267825A (ja) * | 1985-09-20 | 1987-03-27 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 半導体装置の表面を平坦化する方法 |
| US4692204A (en) * | 1985-09-20 | 1987-09-08 | U.S. Philips Corporation | Method of planarizing the surface of a semiconductor device, in which silicon nitride is used as isolating material |
| JPS6273723A (ja) * | 1985-09-27 | 1987-04-04 | Sumitomo Electric Ind Ltd | エツチバツク法による平坦化工程終点検出方法 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006091309A (ja) * | 2004-09-22 | 2006-04-06 | Ricoh Opt Ind Co Ltd | エッチバック方法、それを用いた無機偏光子製造方法及びそれらの方法を実現するエッチング停止制御装置、並びに製造される無機偏光子 |
| US20160141192A1 (en) | 2013-08-22 | 2016-05-19 | Sakura Color Products Corporation | Indicator used in electronic device manufacturing apparatus and method for designing and/or managing the apparatus |
| US10181414B2 (en) | 2013-08-22 | 2019-01-15 | Sakura Color Products Corporation | Indicator used in electronic device manufacturing apparatus and method for designing and/or managing the apparatus |
| US10401338B2 (en) | 2014-02-14 | 2019-09-03 | Sakura Color Products Corporation | Plasma processing detection indicator |
| US10184058B2 (en) | 2014-04-21 | 2019-01-22 | Sakura Color Products Corporation | Ink composition for detecting plasma treatment and indicator for detecting plasma treatment |
| WO2015170592A1 (ja) * | 2014-05-09 | 2015-11-12 | 株式会社サクラクレパス | 変色層として無機物質を使用したプラズマ処理検知インジケータ |
| US10180392B2 (en) | 2014-05-09 | 2019-01-15 | Sakura Color Products Corporation | Plasma processing detection indicator using inorganic substance as a color-change layer |
| US10400125B2 (en) | 2014-09-16 | 2019-09-03 | Sakura Color Products Corporation | Ink composition for plasma treatment detection, and plasma treatment detection indicator |
| US10180413B2 (en) | 2014-12-02 | 2019-01-15 | Sakura Color Products Corporation | Ink composition for plasma processing detection, and indicator for plasma processing detection using said ink composition |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3879321D1 (de) | 1993-04-22 |
| DE3879321T2 (de) | 1993-09-16 |
| EP0304729A1 (en) | 1989-03-01 |
| EP0304729B1 (en) | 1993-03-17 |
| CA1286801C (en) | 1991-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4839311A (en) | Etch back detection | |
| US5753967A (en) | Damascene process for reduced feature size | |
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| US5854140A (en) | Method of making an aluminum contact | |
| US5068711A (en) | Semiconductor device having a planarized surface | |
| JPH01295423A (ja) | エッチバック検知 | |
| JPH0732153B2 (ja) | 金属層を相互接続する方法 | |
| US20080166851A1 (en) | Metal-insulator-metal (mim) capacitor and method for fabricating the same | |
| US6939812B2 (en) | Method of forming an etch stop layer in a semiconductor device | |
| JP2000101156A (ja) | 改良された平滑度を持つ窒化ニオブのグラウンドプレ―ンを有するように超伝導体集積回路の表面粗さを低減する方法 | |
| JP3946471B2 (ja) | 半導体装置の製造方法 | |
| KR100457046B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP3274324B2 (ja) | 半導体装置の製造方法 | |
| US6346473B1 (en) | Methods for fabricating microelectronic device interconnects with spun-on glass regions | |
| JP4011832B2 (ja) | 半導体装置の製造方法 | |
| JP2738682B2 (ja) | 配線形成方法 | |
| JP3074841B2 (ja) | 半導体装置の製造方法 | |
| KR100881082B1 (ko) | 듀얼 다마신 공정을 이용한 배선 형성 방법 | |
| JPH04168723A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPS6255701B2 (ja) | ||
| JPH04258153A (ja) | 半導体装置の製造方法 |