JPH04258153A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04258153A JPH04258153A JP4270291A JP4270291A JPH04258153A JP H04258153 A JPH04258153 A JP H04258153A JP 4270291 A JP4270291 A JP 4270291A JP 4270291 A JP4270291 A JP 4270291A JP H04258153 A JPH04258153 A JP H04258153A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- barrier metal
- wiring
- melting point
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
め要約のデータは記録されません。
Description
に関し、特に高アスペクト比を有するコンタクト孔(ま
たは層間接続孔等)の埋め込み技術に関するものである
。
方法の内、特にコンタクト孔の埋め込み方法を示した断
面フロー図である。
16MbyteクラスのRAM,DRAMともなると、
コンタクト孔はその開口径が 0.6μmφ〜 1.0
μmφで深さ約1.0 μm以上の高アスペクト比(ア
スペクト比=深さ/開口径であり、これが1以上を通常
高アスペクト比と呼ぶ)となり、Al−SiまたはAl
−Si−Cu等のAl配線は直接スパッタリングしても
コンタクト孔の下部で切れてしまい、カバレージしない
ことは自明であり、その対策として金属(特に高融点金
属が多く、タングステンが最も多く使用される)をコン
タクト孔に埋め込み、エッチバック等を行い、表面平坦
化をしてから上述のAl系金属をスパッタリングする方
法が行われている。この技術を一般にW−Plug(タ
ングステンプラグ)と呼んでいる。また、選択W−CV
Dの場合はコンタクト孔のみにタングステン(以下Wと
記す)を堆積するもので、後からエッチバックを行う必
要はないが、選択的に堆積させることが難しく、実用化
には今一歩というところである。一方、Wを厚く全面に
堆積してエッチバックすることにより平坦化する方法は
現状の技術で十分可能である。
図である。図において、1はシリコン(Si)基板、2
はスムースコート膜であり、通常BPSGとSiO2
(CVDやスピンオングラス法等にて形成される)等か
ら形成された多層膜であり、膜厚は約1.6 μmであ
る、3はこのスムースコート膜2に異方性ドライエッチ
ングにより開口されたコンタクト孔であり、4はそのコ
ンタクト孔の直径であり、これを約 0.8μmとする
とこのコンタクト孔のアスペクト比は2ということにな
る。
む基板上面に、例えばチタン・ナイトライド(以下Ti
Nと記す。この他にはチタン・タングステン〔TiW〕
やモリブデン・シリサイド〔MoSi2 〕等が多用さ
れる)を1000オングストローム程度スパッタリング
することによりバリアメタル5を形成する。このバリア
メタルTiN5は周知のように、特にPchのコンタク
ト部へのSiの析出を防止し、安定な微細オーミックコ
ンタクトを形成するために必要である。そのバリアメタ
ル5の上にさらにスパッタリングまたはCVDにより膜
厚約1.0μmのタングステン(W)6を堆積する。
することにより図8のような形状を得る。エッチバック
のエッチング条件としては、例えばアノードカップル方
式のプラズマエッチャにて、ガスは例えばSF6 (ま
たはNF3 ,CF4 /O2 等も使用可能)を10
0SCCM、ガス圧0.2Torr、RF出力約200
Wの条件にてタングステンのエッチレートが4000オ
ングストローム/m、TiNのエッチレートが約100
0オングストローム/m程度である。この場合、エッチ
ングは等方性である。通常このエッチバックにてスムー
スコート膜2上のTiNは除去するようにするので、タ
ングステンとTiNのエッチレート比によりコンタクト
孔内のタングステン6’は4000オングストローム程
度エッチングされ、該タングステン6’はコンタクト孔
3の上端面より約4000オングストロームへこむこと
になる。
スパッタリングされた例えばAl−SiまたはAl−S
i−CuまたはAl−Cu等で膜圧は10000オング
ストロームのAl配線層であり、図10の7’はさらに
そのAl配線層を写真製版と異方性エッチングとにより
加工して形成されたAl配線である。
造方法は以上のような方法であったので、コンタクト孔
3のW−Plug上面がスムースコート膜2の表面より
低くなり段差が生じるので、後で堆積するAl配線層が
、その段差部にて薄くなったり、著しい場合は断線し、
得られたAl配線の配線断面積の縮小とそれによる電流
密度の増大が配線寿命を著しく低下させる、いわゆるエ
レクトロマイグレーションによる信頼性の低下等の問題
点があった。
消するためになされたもので、スムースコート膜とコン
タクト孔部、または層間絶縁膜と層間接続孔部を平坦化
することのできる半導体装置の製造方法を提供すること
を目的とする。
置の製造方法は、コンタクト孔または多層配線の層間接
続孔内、及び基板上面上にバリアメタルを堆積し、上記
堆積したバリアメタル上方に上記コンタクト孔または多
層配線の層間接続孔を埋めるよう高融点金属を堆積し、
上記バリアメタルをコンタクト孔または多層配線の層間
接続孔周辺の基板上に残すよう上記高融点金属をエッチ
バックし、上記高融点金属上方に配線パターンを形成す
るようにしたものである。
を形成する際に、該配線層上にレジストパターンを形成
し、上記レジストパターンをマスクとして、上記配線層
を塩素系のガスを含む異方性エッチングで上記配線層と
上記バリアメタルの界面までエッチング除去し、フッ素
系のガスを含むプラズマエッチングで上記コンタクト孔
または多層配線の層間接続孔周辺のバリアメタル上の高
融点金属残渣をエッチング除去し、塩素系のガスを含む
異方性エッチングにて上記レジストパターンと上記コン
タクト孔または多層配線の層間接続孔周辺のバリアメタ
ルとをエッチング除去するようにしたものである。
ンタクト孔または多層配線の層間接続孔内、及び基板上
面上にバリアメタルを堆積し、上記堆積したバリアメタ
ル上方に上記コンタクト孔または多層配線の層間接続孔
を埋めるよう高融点金属を堆積し、上記バリアメタルを
コンタクト孔または多層配線の層間接続孔周辺の基板上
に残すよう上記高融点金属をエッチバックし、上記高融
点金属上方に配線パターンを形成するようにしたので、
上記コンタクト孔または多層配線の層間接続孔を埋める
よう堆積した高融点金属の上面がスムースコート膜上面
と同一平面になり平坦化され、後から堆積される配線層
のカバレージが改善される。
形成する際に、該配線層上にレジストパターンを形成し
、上記レジストパターンをマスクとして、上記配線層を
塩素系のガスを含む異方性エッチングで上記配線層と上
記バリアメタルの界面までエッチング除去し、フッ素系
のガスを含むプラズマエッチングで上記コンタクト孔ま
たは多層配線の層間接続孔周辺のバリアメタル上の高融
点金属残渣をエッチング除去し、塩素系のガスを含む異
方性エッチングにて上記レジストパターンと上記コンタ
クト孔または多層配線の層間接続孔周辺のバリアメタル
とをエッチング除去するようにしたので、上記高融点金
属のエッチバックによりバリアメタル上に残った高融点
金属残渣を、上記形成した配線パターンの上端面がへこ
むことなく除去することができる。
体装置の製造方法を示すフロー図であり、図1において
6”はタングステン、8はタングステン残渣、また図2
において9はAl配線層、10はレジストパターン、ま
た図3,図4において10’はレジストパターン、9’
はこのAl配線層9にパターニング及びエッチング加工
等を施した後のAl配線である。また図5はタングステ
ン6のエッチング時の終点検知法を示すために用いた発
光レベルの経時変化のグラフである。
シリコン基板1にスムースコート膜2を形成し、異方性
ドライエッチングによりコンタクト孔3を形成し、バリ
アメタル5をスパッタリングし、タングステン6をスパ
ッタリングする方法は従来例と同様である(図6,図7
参照)。
エッチバックしていくが、今回はTiNをスパッタリン
グして形成したバリアメタル5を残すためタングステン
6とバリアメタル5の界面でエッチングを終了する。こ
の場合、どうしてもW残差8が残ってしまう。このエッ
チングの終点検知は発光分光法により行い、例えば反応
種であるF* (703.8nmの波長光)を使用すれ
ば、図5に示すように、発光強度の上昇点(Aの時点)
を検出できるのでその時点でエッチングを終了すれば図
1のような状態が実現できる。図5Bまでエッチングす
ると、コンタクト孔内のタングステン6”は完全に除去
されるので、本発明ではここまでエッチングを行わない
。しかし、この場合どうしても図1に示すようにW残渣
8が残ってしまう。
態でAl配線層9を堆積し、パターニングを完了し、レ
ジストパターン10を得る。次にAl配線層9の異方性
エッチングを行う。このときのエッチング条件としては
、例えばBCl3 /Cl2 をそれぞれ50SCCM
/50SCCM流し、エッチング圧力を約0.1Tor
r、RF出力を約500W程度の条件で平行平板型の枝
葉型RIE(リアクティブ・イオン・エッチング)装置
でエッチングを行い、Al配線層9とバリアメタル5(
TiN)の界面でエッチングを終了し、次にFを含むガ
スで従来技術の項でタングステン6をエッチバックした
と同様のエッチング条件にてバリアメタル5上に残って
いるタングステン残渣8を除去する。タングステンのエ
ッチレートは前述のように4000オングストローム/
m、またTiNのエッチレートは1000オングストロ
ーム/mであるので、20秒〜30秒のエッチングタイ
ムを選べばW残渣は高々1000オングストローム程度
であるので、バリアメタル5(TiN)を残しつつW残
渣8は完全に除去される。またこの場合、Al配線の側
壁はF系のガスでは全くエッチングされず、図3のよう
な断面形状を得る。
系のエッチングでバリアメタル5(TiN)をエッチ
ングするが、下地残渣が残らなくなるまで適当なオーバ
ーエッチングをすることにより、図4のような形状を得
る。 この場合、Al配線材を例えばAl−Si−Cuとする
とBCl3 ,Cl2 系のエッチングのエッチングレ
ートは前述の条件にて約8000オングストローム/m
程度であり、TiNのエッチングレートは約4000オ
ングストローム/m程度である。
3にバリアメタル5(TiN)を堆積し、上記堆積した
バリアメタル5上方に上記コンタクト孔3を埋めるよう
タングステン6を堆積し、上記バリアメタル5を上記タ
ングステン6と上記バリアメタル5との界面でエッチバ
ックを終了し、タングステン6上方にAl配線パターン
9を形成するようにしたので、平坦なタングステンプラ
グとAl配線層を形成することができ、信頼性を向上で
きる効果がある。
上方にAl配線パターン9’を形成する際に、上記Al
配線層9上にレジストパターン10を形成し、該レジス
トパターン10をマスクとして、上記アルミ配線層9を
BCl3 ,Cl2 を含む異方性エッチングで上記ア
ルミ配線層9と上記バリアメタル5の界面までエッチン
グ除去し、SF6 を含むプラズマエッチングで上記コ
ンタクト孔3周辺のバリアメタル5上のタングステン6
をエッチング除去し、BCl3 ,Cl2 を含む異方
性エッチングにて上記レジストパターン10と上記コン
タクト孔3周辺のバリアメタル5とをエッチング除去す
るようにしたので、上記タングステン6のエッチバック
によりバリアメタル5上に残ったW残渣8を、上記形成
したAl配線パターン9’の上端面がへこむことなく除
去することができる。
ろうが複数処理室であろうが真空中で連続して行われる
のがよいことはいうまでもない。また当然のことながら
、アフターコロージョン防止のための後処理は、バリア
メタル5(TiN)のエッチングの後に、できうるなら
異なる処理室にて真空中を連続して行われるべきである
。例えばアノード・カップル型の平行平板を有するプラ
ズマ処理室にてCF4 /O2 をそれぞれ100SC
CM/10SCCM流し、ガス圧力は0.4Torr、
RF出力は約150W程度で20秒〜40秒程度の処理
で完全にアフターコロージョンは防止できる。
めにF系ガスプラズマ処理を行うが、これはAl配線層
9のエッチング時にエッチング側面に付着したCl系の
付着物をF系に置換する作用があり、上述の後処理を助
ける腹次的効果もある。
リアメタル5(TiN)のエッチングに際し、平行平板
型のエッチング装置で説明したが、例えばマイクロ波プ
ラズマ型のエッチャ(例えばRFバイアス印加型マイク
ロ波プラズマエッチャ:日立製M−308AT等)を使
用しても上記実施例と同様の効果がある。
ル型の平行平板を有するプラズマ処理室を想定したが、
マイクロ波アッシャ型の後処理装置を用いても同様の効
果を奏する。この場合ガスとしてはO2 /CF4 ,
CHF3 のうち1種または2種の混合ガスを用いれば
十分に効果がある。
ついて述べたが、他の多層配線の層間接続孔について応
用しても同様の効果がある。
ト孔または多層配線の層間接続孔内、及び基板上面上に
バリアメタルを堆積し、上記堆積したバリアメタル上方
に上記コンタクト孔または多層配線の層間接続孔を埋め
るよう高融点金属を堆積し、上記バリアメタルをコンタ
クト孔または多層配線の層間接続孔周辺の基板上に残す
よう上記高融点金属をエッチバックし、上記高融点金属
上方に配線パターンを形成するようにしたので、コンタ
クトまたは多層配線の層間接続孔を埋めるよう堆積した
高融点金属の上面がスムースコート膜または層間絶縁膜
上面と同一平面になり平坦化され、後から堆積される配
線層のコンタクト孔または層間接続孔の上端,下端での
カバレージの悪化がなくなり、配線を平坦化できるので
、エレクトロマイグレーションによる配線の配線寿命の
低下が軽減され、得られた半導体デバイスの信頼性を向
上できるという効果がある。
を形成する際に、該配線層上にレジストパターンを形成
し、上記レジストパターンをマスクとして、上記配線層
を塩素系のガスを含む異方性エッチングで上記配線層と
上記バリアメタルの界面までエッチング除去し、フッ素
系のガスを含むプラズマエッチングで上記コンタクト孔
または多層配線の層間接続孔周辺のバリアメタル上の高
融点金属残渣をエッチング除去し、塩素系のガスを含む
異方性エッチングにて上記レジストパターンと上記コン
タクト孔または多層配線の層間接続孔周辺のバリアメタ
ルとをエッチング除去するようにしたので、上記高融点
金属のエッチバックによりバリアメタル上に残った高融
点金属残渣を、上記形成した配線パターンの上端面がへ
こむことなく除去することができる。
法の図6,図7に続く一工程を示す断面構造図である。
図である。
図である。
図である。
終点検出方法を示すグラフである。
面構造図である。
である。
る。
る。
ある。
Claims (3)
- 【請求項1】 コンタクト孔または多層配線の層間接
続孔に高融点金属を埋め込み、その上に配線層を形成し
てなる半導体装置の製造方法において、上記コンタクト
孔または多層配線の層間接続孔内、及び基板上面上にバ
リアメタルを堆積する工程と、上記堆積したバリアメタ
ル上方に上記コンタクト孔または多層配線の層間接続孔
を埋めるよう高融点金属を堆積する工程と、上記バリア
メタルをコンタクト孔または多層配線の層間接続孔周辺
の基板上に残すよう上記高融点金属をエッチバックする
工程と、上記高融点金属上方に配線パターンを形成する
工程とを備えたことを特徴とする半導体装置の製造方法
。 - 【請求項2】 上記配線パターンを形成する工程は、
上記高融点金属上方に配線層を形成し、該配線層上にレ
ジストパターンを形成する工程と、上記レジストパター
ンをマスクとして、上記配線層を塩素系のガスを含む異
方性エッチングで上記配線層と上記バリアメタルの界面
までエッチング除去する工程と、フッ素系のガスを含む
プラズマエッチングで上記コンタクト孔または多層配線
の層間接続孔周辺のバリアメタル上の高融点金属残渣を
エッチング除去する工程と、塩素系のガスを含む異方性
エッチングにて上記レジストパターンと上記コンタクト
孔または多層配線の層間接続孔周辺のバリアメタルとを
エッチング除去する工程とからなることを特徴とする請
求項1記載の半導体装置の製造方法。 - 【請求項3】 上記配線層としてアルミニウムを用い
、上記コンタクト孔または多層配線の層間接続孔内、及
び基板上面上に堆積するバリアメタルとしてチタンナイ
トライドを用い、上記バリアメタル上方に上記コンタク
ト孔または多層配線の層間接続孔を埋めるよう堆積する
高融点金属としてタングステンを用いることを特徴とす
る請求項1又は2記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042702A JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3042702A JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258153A true JPH04258153A (ja) | 1992-09-14 |
| JP3068223B2 JP3068223B2 (ja) | 2000-07-24 |
Family
ID=12643391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3042702A Expired - Lifetime JP3068223B2 (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3068223B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| WO2016125490A1 (ja) * | 2015-02-03 | 2016-08-11 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5655050A (en) * | 1979-10-11 | 1981-05-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6110256A (ja) * | 1984-06-14 | 1986-01-17 | コミツサレ・ア・レナジイ・アトミツク | 集積回路の接点孔への相互接続線の自動位置決め方法 |
| JPH01196821A (ja) * | 1988-02-01 | 1989-08-08 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-12 JP JP3042702A patent/JP3068223B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5655050A (en) * | 1979-10-11 | 1981-05-15 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6110256A (ja) * | 1984-06-14 | 1986-01-17 | コミツサレ・ア・レナジイ・アトミツク | 集積回路の接点孔への相互接続線の自動位置決め方法 |
| JPH01196821A (ja) * | 1988-02-01 | 1989-08-08 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5834369A (en) * | 1995-02-02 | 1998-11-10 | Matsushita Electric Industrial Co., Ltd. | Method of preventing diffusion between interconnect and plug |
| WO2016125490A1 (ja) * | 2015-02-03 | 2016-08-11 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| CN106663692A (zh) * | 2015-02-03 | 2017-05-10 | 富士电机株式会社 | 半导体装置及其制造方法 |
| JPWO2016125490A1 (ja) * | 2015-02-03 | 2017-10-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| US11127844B2 (en) | 2015-02-03 | 2021-09-21 | Fuji Electric Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US12419067B2 (en) | 2015-02-03 | 2025-09-16 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3068223B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5786272A (en) | Metallization over tungsten plugs | |
| US5486492A (en) | Method of forming multilayered wiring structure in semiconductor device | |
| US5654233A (en) | Step coverage enhancement process for sub half micron contact/via | |
| US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
| US6426287B2 (en) | Method for forming a semiconductor connection with a top surface having an enlarged recess | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| US6548415B2 (en) | Method for the etchback of a conductive material | |
| US5961791A (en) | Process for fabricating a semiconductor device | |
| US5767015A (en) | Metal plug with adhesion layer | |
| US6268287B1 (en) | Polymerless metal hard mask etching | |
| JP2002170885A (ja) | 半導体装置の製造方法 | |
| US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
| US5904561A (en) | Method for forming a barrier metal film with conformal step coverage in a semiconductor intergrated circuit | |
| US6548410B2 (en) | Method of fabricating wires for semiconductor devices | |
| JPH07130852A (ja) | 金属配線材料の形成方法 | |
| US6228757B1 (en) | Process for forming metal interconnects with reduced or eliminated metal recess in vias | |
| JPH04258153A (ja) | 半導体装置の製造方法 | |
| JPH07263589A (ja) | 多層配線構造およびその製造方法 | |
| JPH10144790A (ja) | 半導体装置における配線形成方法 | |
| JP2003506896A (ja) | 2層メタライゼーションのためのエッチングプロセス | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JP3424210B2 (ja) | 半導体装置およびその製造方法 | |
| JPH07201826A (ja) | ドライエッチング方法 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| JPH07297280A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |