JPH01295445A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01295445A JPH01295445A JP63124912A JP12491288A JPH01295445A JP H01295445 A JPH01295445 A JP H01295445A JP 63124912 A JP63124912 A JP 63124912A JP 12491288 A JP12491288 A JP 12491288A JP H01295445 A JPH01295445 A JP H01295445A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- substrate
- ccd
- pda
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、基板上に形成した多数の赤外線検知素子と、
前記基板とは別の基板」二に形成した信号処理素子とを
結合した赤外線撮像装置における接続部のバンプ電極の
形成方法に関する。
前記基板とは別の基板」二に形成した信号処理素子とを
結合した赤外線撮像装置における接続部のバンプ電極の
形成方法に関する。
（従来の技術）
赤外線撮像素子には数種類のものが提案されているが、
ここでは赤外線を赤外線検知素子としてフォトダイオー
ド・アレイ（以下ＰＤＡと略す）で受光し、その光電変
換機能により生じた電気信号を電荷転送素子（以下ＣＯ
Ｄと略す）で処理する赤外線電荷転送素子（以下ＩＲ−
ＣＯＤと略す）を用いて説明する。
ここでは赤外線を赤外線検知素子としてフォトダイオー
ド・アレイ（以下ＰＤＡと略す）で受光し、その光電変
換機能により生じた電気信号を電荷転送素子（以下ＣＯ
Ｄと略す）で処理する赤外線電荷転送素子（以下ＩＲ−
ＣＯＤと略す）を用いて説明する。
ＩＲ−ＣＯＤでは、赤外線センサーとして良好な半導体
材料である、たとえばＩｎＳｂ （インジウムアンチモ
ン）やＨｇＣｄＴｅ （水銀カドミウムテルル）などの
基板に、フォトダイオードを格子状に形成したものを受
光部とし、この受光部で発生する電子を、各セルごとに
ＣＯＤ素子に転送して画像を得る。この方法はＰＤＡ、
及びＣＯＤの特性を各々最適化出来るので、最も一般的
に用いられる方法である。
材料である、たとえばＩｎＳｂ （インジウムアンチモ
ン）やＨｇＣｄＴｅ （水銀カドミウムテルル）などの
基板に、フォトダイオードを格子状に形成したものを受
光部とし、この受光部で発生する電子を、各セルごとに
ＣＯＤ素子に転送して画像を得る。この方法はＰＤＡ、
及びＣＯＤの特性を各々最適化出来るので、最も一般的
に用いられる方法である。
これらＰＤＡとＣＯＤとの接続は、フォトダイオードの
数が多いこと、及びその配置からみて、ワイヤボンディ
ング法では困難である。そこで、検知素子およびＣＣＤ
の双方、あるいは一方に金属突起（バンプ）電極を設け
、検知素子とＣＣＤとを対向させバンプ電極を利用して
接続させる方法が採られる。
数が多いこと、及びその配置からみて、ワイヤボンディ
ング法では困難である。そこで、検知素子およびＣＣＤ
の双方、あるいは一方に金属突起（バンプ）電極を設け
、検知素子とＣＣＤとを対向させバンプ電極を利用して
接続させる方法が採られる。
ＩＲ−ＣＣＤは冷却して用いられるので、ＰＤＡの構成
物質とＣＣＤの構成物質であるＳｉとの膨張率が異なる
ために歪みを生じる。その歪みを吸収するために、バン
プ電極金属としては、軟らかいＩｎ （インジウム）が
接続部の金属の一つとして用いられる。これは、Ｉｎが
塑性変形することにより、歪みを吸収させるものである
。
物質とＣＣＤの構成物質であるＳｉとの膨張率が異なる
ために歪みを生じる。その歪みを吸収するために、バン
プ電極金属としては、軟らかいＩｎ （インジウム）が
接続部の金属の一つとして用いられる。これは、Ｉｎが
塑性変形することにより、歪みを吸収させるものである
。
バンプ電極を利用してＰＤＡとＣＣＤとを接続させる方
法には各種提案されている０例えば特許公開公報、昭６
１−２１０６５６号公報において、第３図、及び第４図
に示されている。第３図は、バンプ電極を形成したＣＣ
Ｄ基板１００であり、第４図は、筆者らが提案した。バ
ンプ電極の高さの均一化工程の一例である。
法には各種提案されている０例えば特許公開公報、昭６
１−２１０６５６号公報において、第３図、及び第４図
に示されている。第３図は、バンプ電極を形成したＣＣ
Ｄ基板１００であり、第４図は、筆者らが提案した。バ
ンプ電極の高さの均一化工程の一例である。
即ち、第３図において、１０１はＣＯＤが形成されたＳ
Ｌ基板、１０２はＣＣＤの入力部、１０３は絶縁膜、１
０４はＡＱ電極、１０５はバリヤメタルのＴｉ膜、１０
６はメッキのときの電極として用いたＣｕ膜、１０７は
メッキで形成したＣｕ層、１０８は同じくメッキで形成
したＩｎ層である。この５Ｌ−ＣＯＤｌｏｏと平坦基板
、たとえばＳｉ基板１０９とを第４図に示すように、圧
接・加熱してＩｎを溶融させた後、Ｓｉ基板１０９を分
離することにより、メッキにおいてばらつきのあった複
数のバンプ電極表面の高さを均一にした後、 ＰＤＡ
と圧接して接続させていた。第４図における１０８ａ。
Ｌ基板、１０２はＣＣＤの入力部、１０３は絶縁膜、１
０４はＡＱ電極、１０５はバリヤメタルのＴｉ膜、１０
６はメッキのときの電極として用いたＣｕ膜、１０７は
メッキで形成したＣｕ層、１０８は同じくメッキで形成
したＩｎ層である。この５Ｌ−ＣＯＤｌｏｏと平坦基板
、たとえばＳｉ基板１０９とを第４図に示すように、圧
接・加熱してＩｎを溶融させた後、Ｓｉ基板１０９を分
離することにより、メッキにおいてばらつきのあった複
数のバンプ電極表面の高さを均一にした後、 ＰＤＡ
と圧接して接続させていた。第４図における１０８ａ。
１０８ｂは上記溶融後に分離したＩｎ層を夫々示す。
（発明が解決しようとする課題）
叙上の従来の方法によるＩＲ−ＣＣＤの製造には、以下
に述べる二つの課題がある。
に述べる二つの課題がある。
（ｉ）Ｉｎを溶融させたときに、ＩｎとＣｕとが反応し
て金属間化合物を生成し、Ｉｎが かなり消費されてしまうことである。Ｉｎが少なくなる
と、先に述べたように、冷却したときに生じる歪みをＩ
ｎの塑性変形だけでは吸収出来なくなってＩｎが切断し
てしまい、その結果としてＰＤＡとＣＯＤとが剥離する
こともある。
て金属間化合物を生成し、Ｉｎが かなり消費されてしまうことである。Ｉｎが少なくなる
と、先に述べたように、冷却したときに生じる歪みをＩ
ｎの塑性変形だけでは吸収出来なくなってＩｎが切断し
てしまい、その結果としてＰＤＡとＣＯＤとが剥離する
こともある。
（ｉｉ） 第４図に示すように、Ｉｎを溶融させたと
きにＩｎがＣＯＤの表面に垂れてしまう ことがあった。その部分ではＣＯＤとＰＤＡとが接続さ
れず、また、ときにはその部分で電気的にショートして
しまうこともあった。
きにＩｎがＣＯＤの表面に垂れてしまう ことがあった。その部分ではＣＯＤとＰＤＡとが接続さ
れず、また、ときにはその部分で電気的にショートして
しまうこともあった。
この発明は上記従来の方法における課題を解決するため
になされたもので、バンプ電極を有する半導体装置の改
良された製造方法を提供するものである。
になされたもので、バンプ電極を有する半導体装置の改
良された製造方法を提供するものである。
（課題を解決するための手段）
上記目的を達成するために１本発明では、基板上にバン
プ電極を形成するときに、Ｃｕ層とＩｎ層の合金反応を
防止するために、Ｃｕ層とＩｎＪｌｌの間にバリヤメタ
ル層を挿入し、またＩｎ層がＣＣＤの表面に垂れるのを
防ぐために、Ｃｕ層及びバリヤメタル層をメッキで形成
したときの形を「きのこ」形に形成する。すなわち、半
導体基板上に金属膜を形成する工程と、前記金属膜上に
フォトレジスト膜を形成する工程と、前記フォトレジス
ト膜に対し電極形成予定域に開口部を形成する工程と、
前記開口部に露出した前記金属膜上に選択メッキ法によ
りＣｕ層、バリヤメタル層、およびＩｎ層を順次積層さ
せ形成するとともにこのＣｕ層とバリヤメタル層とで形
成される積層金属層の上部を前記フォトレジスト膜上に
一部延在させて「きのこ」形になるバンプ電極を形成す
る工程を含むものである。
プ電極を形成するときに、Ｃｕ層とＩｎ層の合金反応を
防止するために、Ｃｕ層とＩｎＪｌｌの間にバリヤメタ
ル層を挿入し、またＩｎ層がＣＣＤの表面に垂れるのを
防ぐために、Ｃｕ層及びバリヤメタル層をメッキで形成
したときの形を「きのこ」形に形成する。すなわち、半
導体基板上に金属膜を形成する工程と、前記金属膜上に
フォトレジスト膜を形成する工程と、前記フォトレジス
ト膜に対し電極形成予定域に開口部を形成する工程と、
前記開口部に露出した前記金属膜上に選択メッキ法によ
りＣｕ層、バリヤメタル層、およびＩｎ層を順次積層さ
せ形成するとともにこのＣｕ層とバリヤメタル層とで形
成される積層金属層の上部を前記フォトレジスト膜上に
一部延在させて「きのこ」形になるバンプ電極を形成す
る工程を含むものである。
（作 用）
この発明は、複数個形成されたバンプ電極表面を平坦基
板で圧接・加熱して溶融させた後、この平坦基板を分離
して複数のバンプ電極表面の高さを均一にするときに、
ＩｎとＣｕとの反応を防止してＩｎ層が消費されるのを
防ぎ、またＩｎ層がＣＣＤの表面に垂れることを防ぐこ
とができる。すなわち、本発明により形成したバンプ電
極は、Ｃｕ層とＩｎ層との間にバリヤメタル層が挿入さ
れているために。
板で圧接・加熱して溶融させた後、この平坦基板を分離
して複数のバンプ電極表面の高さを均一にするときに、
ＩｎとＣｕとの反応を防止してＩｎ層が消費されるのを
防ぎ、またＩｎ層がＣＣＤの表面に垂れることを防ぐこ
とができる。すなわち、本発明により形成したバンプ電
極は、Ｃｕ層とＩｎ層との間にバリヤメタル層が挿入さ
れているために。
Ｉｎ層を溶融したときにＩｎ層がＣｕ層と合金反応を起
こさない。そのために、Ｉｎ層が十分残ることになり、
ＣＣＤとＰＤＡとを圧接した後、冷却したときに。
こさない。そのために、Ｉｎ層が十分残ることになり、
ＣＣＤとＰＤＡとを圧接した後、冷却したときに。
ＰＤＡとＣＯＤとが剥離することがほとんどなくなって
信頼性が増す。また、同じ＜Ｉｎ層を溶融したときにＩ
ｎ層が垂れることがなくなるので、ＰＤＡとの圧接が確
実に行われ、また電気的にショートすることがなくなり
、歩留りが向上する。
信頼性が増す。また、同じ＜Ｉｎ層を溶融したときにＩ
ｎ層が垂れることがなくなるので、ＰＤＡとの圧接が確
実に行われ、また電気的にショートすることがなくなり
、歩留りが向上する。
（実施例）
以下、本発明の一つの実施例を図面を参照して説明する
。
。
第１図（ａ）はバンプを形成する前の５ｉ−ＣＣＤの要
部断面で、Ｓｉ基板１０１の表面には信号入力コンタク
ト部１０２が８０μｓピツチで６４ Ｘ ６４個形成さ
れ、表面上には、例えば５ｉ０２等の絶縁層１０３と、
ＡＱ電極１０４が形成されている。次に、この表面にＴ
ｉ膜１０５゜次いでＣｕ膜１０６を蒸着法によって形成
する。Ｔｉ膜１０５はバリヤメタルであり、Ｃｕ膜１０
６はメッキ用の電極膜である。次いで、フォトレジスト
膜１０を全面に形成し、次に、バンプ電極を形成する部
分に、２Ｊａ＋＋Ｘ２０μｓの開口部１０ａを設ける（
第１図（ｂ））。
部断面で、Ｓｉ基板１０１の表面には信号入力コンタク
ト部１０２が８０μｓピツチで６４ Ｘ ６４個形成さ
れ、表面上には、例えば５ｉ０２等の絶縁層１０３と、
ＡＱ電極１０４が形成されている。次に、この表面にＴ
ｉ膜１０５゜次いでＣｕ膜１０６を蒸着法によって形成
する。Ｔｉ膜１０５はバリヤメタルであり、Ｃｕ膜１０
６はメッキ用の電極膜である。次いで、フォトレジスト
膜１０を全面に形成し、次に、バンプ電極を形成する部
分に、２Ｊａ＋＋Ｘ２０μｓの開口部１０ａを設ける（
第１図（ｂ））。
次に、この開口部１０ａに、まずＣｕ層１１を選択メッ
キ法で形成する。このＣｕ層１１は、例えば基板を硫酸
銅浴のＣｕメッキ液中に浸し、室温にて下地金属膜の前
記膜１０６を電極とし、所定電流にて十数分間分メッキ
を行なって形成する。これにより、フォトレジスト膜上
に一部延在した十数μｍの厚さの「きのこ」形をしたＣ
ｕ層１１が形成される。なお、従来は次いでＩｎ層をメ
ッキにて形成していたが。
キ法で形成する。このＣｕ層１１は、例えば基板を硫酸
銅浴のＣｕメッキ液中に浸し、室温にて下地金属膜の前
記膜１０６を電極とし、所定電流にて十数分間分メッキ
を行なって形成する。これにより、フォトレジスト膜上
に一部延在した十数μｍの厚さの「きのこ」形をしたＣ
ｕ層１１が形成される。なお、従来は次いでＩｎ層をメ
ッキにて形成していたが。
本発明ではその前にバリヤメタル層１２をメッキする。
バリヤメタルとしては、たとえばＮｉが推奨される。ま
た、ここで本発明のもう一つの特徴として、ＣｕとＮｕ
のメッキのあとの形を、「きのこ」形にする（第１図（
ｃ）） 、 Ｃｕを「きのこ」形にして。
た、ここで本発明のもう一つの特徴として、ＣｕとＮｕ
のメッキのあとの形を、「きのこ」形にする（第１図（
ｃ）） 、 Ｃｕを「きのこ」形にして。
そこにＮｉをメッキしても良いし、あるいは、柱状にメ
ッキしたＣｕのうえにＮｉをメッキして「きのこｊ形に
しても良い。どちらの方法でも同じ効果が得られる。こ
こでは先の方法で説明した。Ｎｉ層１２は、たとえばワ
ット浴にて、所定の温度、所定の電流にて約十分メッキ
を行って形成する。厚さは、数ミクロンである。 Ｎ１
Ｊｌをメッキしたのち、引続きＩｎ層１３をメッキする
。このＩｎ層１３は、基板をホウフッカ（硼弗化）浴に
浸し、所定の電流値にて数十分メッキを行うことにより
、杓子−の厚のＩｎ層１３を形成する。次にフォトレジ
スト膜１０を除去し。
ッキしたＣｕのうえにＮｉをメッキして「きのこｊ形に
しても良い。どちらの方法でも同じ効果が得られる。こ
こでは先の方法で説明した。Ｎｉ層１２は、たとえばワ
ット浴にて、所定の温度、所定の電流にて約十分メッキ
を行って形成する。厚さは、数ミクロンである。 Ｎ１
Ｊｌをメッキしたのち、引続きＩｎ層１３をメッキする
。このＩｎ層１３は、基板をホウフッカ（硼弗化）浴に
浸し、所定の電流値にて数十分メッキを行うことにより
、杓子−の厚のＩｎ層１３を形成する。次にフォトレジ
スト膜１０を除去し。
続いてバンプ電極部以外のＣｕ膜１０６、及びＴｉ１ｉ
１０５をエツチングで除去して本発明にかかるＣＣＤ基
板１のバンプ電極が完成する（第１図（ｄ））。
１０５をエツチングで除去して本発明にかかるＣＣＤ基
板１のバンプ電極が完成する（第１図（ｄ））。
以上述べたような製造方法によれば、Ｉｎ層とＣｕ層と
の間にバリヤメタルとしてＮｉ層が挿入されているので
、第２図に示すように、今までと同じくバンプ電極を形
成したＣＣＤ基板里と、 ＣＣＤ基板上に対向してＳｉ
基板１０９とを、所定の圧力で圧接し、加熱してＩｎ層
１０８を溶融させた後、ＣＣＤ基板よとＳｉ基板１０９
を分離するプロセスでＩｎとＣｕとが反応しない。この
ため、ＣＣＤとＰＤＡとのバンプ結合に寄与するＩｎの
量が多くなるので、信頼性が高くなる。
の間にバリヤメタルとしてＮｉ層が挿入されているので
、第２図に示すように、今までと同じくバンプ電極を形
成したＣＣＤ基板里と、 ＣＣＤ基板上に対向してＳｉ
基板１０９とを、所定の圧力で圧接し、加熱してＩｎ層
１０８を溶融させた後、ＣＣＤ基板よとＳｉ基板１０９
を分離するプロセスでＩｎとＣｕとが反応しない。この
ため、ＣＣＤとＰＤＡとのバンプ結合に寄与するＩｎの
量が多くなるので、信頼性が高くなる。
またＮｉをメッキした後の形状が、「きのこｊ形になっ
ているので、Ｉｎ層１０８が溶融したときにＣＣＤ表面
に垂れることがほとんどなくなり歩留りも向上する。ま
た、このプロセスで先に提案した方法の特徴であるバン
プ電極の高さの均一化も問題なく同時に達成出来る。こ
の様にしてＩｎの量が十分残っており、またバンプ電極
の高さを均一にしたＣＣＤ基板とＰＤＡとを、対応する
端子電極を突合わせ ４て一体化することにより多数の
端子電極の接続が確実に行われ、信頼性のあるＩＲ−Ｃ
ＣＤを歩留り良く得ることが出来る。
ているので、Ｉｎ層１０８が溶融したときにＣＣＤ表面
に垂れることがほとんどなくなり歩留りも向上する。ま
た、このプロセスで先に提案した方法の特徴であるバン
プ電極の高さの均一化も問題なく同時に達成出来る。こ
の様にしてＩｎの量が十分残っており、またバンプ電極
の高さを均一にしたＣＣＤ基板とＰＤＡとを、対応する
端子電極を突合わせ ４て一体化することにより多数の
端子電極の接続が確実に行われ、信頼性のあるＩＲ−Ｃ
ＣＤを歩留り良く得ることが出来る。
本発明は上記実施例に限られるものでなく、その趣旨を
逸脱しない範囲で種々変形実施することが出来る５例え
ば上記説明では、バリヤメタルとしてＮｉ層を用いて説
明したが、Ｎｉの他の金属、例えばｐｔ層、Ｚｎ層等を
用いても同様の効果を得ることが出来る。
逸脱しない範囲で種々変形実施することが出来る５例え
ば上記説明では、バリヤメタルとしてＮｉ層を用いて説
明したが、Ｎｉの他の金属、例えばｐｔ層、Ｚｎ層等を
用いても同様の効果を得ることが出来る。
以上述べたように本発明によれば、基板上にバンプ電極
を形成するときに、 Ｉｎ層とＣｕ層との間にバリヤメ
タル層を形成するので、ＣＣＤとＰＤＡとを圧接した後
、冷却したときＰＤＡとＣＣＤとが剥離することがほと
んどなくなり信頼性が増す。
を形成するときに、 Ｉｎ層とＣｕ層との間にバリヤメ
タル層を形成するので、ＣＣＤとＰＤＡとを圧接した後
、冷却したときＰＤＡとＣＣＤとが剥離することがほと
んどなくなり信頼性が増す。
また、Ｃｕ層とバリヤメタル層をメッキした後の形状が
「きのこ」形になっているので、Ｉｎ層が溶融したとき
にＣＣＤ面に垂れることがほとんどなくなり、歩留りも
向上する。
「きのこ」形になっているので、Ｉｎ層が溶融したとき
にＣＣＤ面に垂れることがほとんどなくなり、歩留りも
向上する。
第１図（ａ）〜（ｄ）はこの発明にかかる半導体装置の
製造方法を工程順に示すいずれも断面図、第２図はこの
発明にかかるバンプ電極高さの均一化工程を説明するた
めの断面図、第３図は従来の半導体装置の製造方法を説
明するための断面図、第４図は従来のバンプ電極高さの
均一化工程を説明するための断面図である。 １ ・ＣＣＤ基板 １０・・・フォトレジスト
膜１０ａ・・・（フォトレジスト膜の）開口部１１・・
・Ｃｕ層 １２・・・バリヤメタル層１３・
・・Ｉｎ層 １０１・・・Ｓｉ基板１０４・
・・ＡＱ電極（金属膜） 代理人 弁理士 大 胡 典 夫 弓や
製造方法を工程順に示すいずれも断面図、第２図はこの
発明にかかるバンプ電極高さの均一化工程を説明するた
めの断面図、第３図は従来の半導体装置の製造方法を説
明するための断面図、第４図は従来のバンプ電極高さの
均一化工程を説明するための断面図である。 １ ・ＣＣＤ基板 １０・・・フォトレジスト
膜１０ａ・・・（フォトレジスト膜の）開口部１１・・
・Ｃｕ層 １２・・・バリヤメタル層１３・
・・Ｉｎ層 １０１・・・Ｓｉ基板１０４・
・・ＡＱ電極（金属膜） 代理人 弁理士 大 胡 典 夫 弓や
Claims (1)
- 半導体基板上に金属膜を形成する工程と、前記金属膜
上にフォトレジスト膜を形成する工程と、前記フォトレ
ジスト膜に対し電極形成予定域に開口部を形成する工程
と、前記開口部に露出した前記金属膜上に選択メッキ法
によりＣｕ層、バリヤメタル層、およびＩｎ層を順次積
層させ形成するとともにこのＣｕ層とバリヤメタル層と
で形成される積層金属層の上部を前記フォトレジスト膜
上に一部延在させて「きのこ」形になるバンプ電極を形
成する工程を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124912A JPH01295445A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124912A JPH01295445A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01295445A true JPH01295445A (ja) | 1989-11-29 |
Family
ID=14897192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124912A Pending JPH01295445A (ja) | 1988-05-24 | 1988-05-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01295445A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234841A (ja) * | 2006-02-28 | 2007-09-13 | Kyocera Corp | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 |
| JP2022521969A (ja) * | 2019-02-28 | 2022-04-13 | ディテクション テクノロジー オイ | 放射線センサ素子及び方法 |
-
1988
- 1988-05-24 JP JP63124912A patent/JPH01295445A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234841A (ja) * | 2006-02-28 | 2007-09-13 | Kyocera Corp | 配線基板、実装部品、電子装置、配線基板の製造方法および電子装置の製造方法 |
| JP2022521969A (ja) * | 2019-02-28 | 2022-04-13 | ディテクション テクノロジー オイ | 放射線センサ素子及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4542258A (en) | Bus bar interconnect for a solar cell | |
| JP3144328B2 (ja) | 熱電変換素子およびその製造方法 | |
| JPH027417B2 (ja) | ||
| CN105027301B (zh) | 用于半导体的独立金属件 | |
| JPH07231015A (ja) | 半導体装置及びその製造方法 | |
| JP3992126B2 (ja) | 太陽電池の製造方法 | |
| US4760948A (en) | Leadless chip carrier assembly and method | |
| CN100438080C (zh) | 具有一个或多个导电触点的辐射检测器及其制造方法 | |
| CN115004378A (zh) | 制造光伏器件的方法 | |
| JP2794141B2 (ja) | 光電変換装置の製造方法 | |
| JP3397265B2 (ja) | 半導体装置の製造方法 | |
| JP3964123B2 (ja) | 太陽電池の製造方法 | |
| JP3849907B2 (ja) | 太陽電池およびその製造方法 | |
| EP0050512B1 (en) | Method of forming electrical interconnections on contact pads of semi-conductor devices | |
| JPS6137798B2 (ja) | ||
| JPS6142869B2 (ja) | ||
| US4025793A (en) | Radiation detector with improved electrical interconnections | |
| JP3370663B2 (ja) | 半導体放射線検出素子アレイおよびはんだバンプの作成方法 | |
| Clayton et al. | Assembly technique for a fine-pitch, low-noise interface; Joining a CdZnTe pixel-array detector and custom VLSI chip with Au stud bumps and conductive epoxy | |
| JPH1187682A (ja) | ハイブリッド型半導体装置及びその製造方法 | |
| JP2021125603A (ja) | 太陽電池ストリングおよび太陽電池ストリング製造方法 | |
| CN118983327A (zh) | 一种制冷红外探测器的制备方法 | |
| JP2581299B2 (ja) | バンプ電極を有する半導体装置の製造方法 | |
| JP2581258B2 (ja) | バンプ電極の形成方法 | |
| JPH05114601A (ja) | 突起電極の形成方法 |