JPH01296327A - コンピュータのバスライン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンピュータのＣＰＵとメインメモリや高速を
要する周辺デバイスに対するバスラインの構造に関する
ものである。

〔従来の技術〕

従来、コンピュータのバスラインの配線は、インピーダ
ンスマツチングを行わず、出力側のインピーダンスが、
複数の入力の合成インピーダンスより低ければ、ドライ
ブ可能という方式で設計されており、配線は直流的に接
続されていれば良かった。

〔発明が解決しようとする課題〕

ところが、コンピュータは年々高速化し、クロック周波
数も数百ＭＨｚを超えるものが出始めている。これに伴
いバスラインの配線は高周波に対して、インダクタンス
や、ストレー容量により、信号波形を正しく伝送できな
くなる。第５図で、人力信号に対し、出力側ではノイズ
の混入もあり図面中の出力Ａの様になってしまう。出力
側に接続されているデバイスの入カスレジホールドＶい
をＰ点で下回り、デバイスの応答速度が速ければ、誤動
作を起こす事になる。

〔課題を解決するための手段〕

多層プリント板上にマイクロストリップラインからなる
バスラインを形成し、ＣＰＵやメインメモリ等を配線す
る。バスラインには分波器やインピーダンスマツチング
のとれるバッファアンプやバストランシーバ（アンプ）
を挿入する。

〔作用〕

この樟に構成すると、信号は劣化なく伝送され高速クロ
ック信号で動作させても誤動作がなくなる。

〔実施例〕

第１図は本発明の実施例であり、ｌはＣＰＵ、２はマイ
クロストリップラインを用いたデータバス、３はマイク
ロストリップラインを用いたアドレスバス、４は直流成
分も伝送可能で広帯域な分波器、５は双方向に増幅し、
振幅制限機能付のパストランシーバであり、ＣＰＵのリ
ード・ライト選択信号Ｗ／Ｒにより方向制御される。６
はバッファアンプであり、分波により減衰した信号をも
とのレベルにもどす動きをする。７と８は主記憶装置の
メモリであり、アドレスバスとデータバスに接続されて
いる。９．１０は周辺のデバイスである。アドレスバス
やデータバスは通常８から３２本の信号で形成されてい
るので、分波器４とパストランシーバ５とバッファアン
プ６は、その信号の数に応じた回路数をもっている。

第２図は、パストランシーバの１信号分の回路例を示す
ものである。　１１と１２は振幅制限機能と増幅機能を
もつ３ステートバツフアである。ＣＰＵのリード・ライ
ト選択信号Ｗ／Ｈにより、１１と１２のどちらか一方の
バッファが選択され、入力インピーダンスは、非選択時
は無限大になり、選択時はバスのインピーダンスに等し
くなる様構成されている。

第３図は、パストランシーバの他の実施例であり、１３
はサーキュレータ、１４と１５は広帯域なアンプである
。端子Ｐから入力した信号はサーキュレータとアンプ１
４とサーキュレータを経て、端子ｑに出力される。端子
ｑから入力した信号はサーキュレータを経てアンプ１５
とサーキュレータを経て、端子Ｐに出力される。この回
路がバスの信号数の同じ数と組合わされてパストランシ
ーバを構成する。

第４図は、多層プリント板に形成されたマイクロストリ
ップラインの例であり、１６．１７がグランドパターン
、１８は外側に形成されたマイクロストリップラインの
パターン、１９はシールド効果を持たせ、グランドパタ
ーンに挟まれたマイクロストリップライン、２０は誘電
体を兼ねた絶縁体である。

第５図は、クロック信号とバスの入力信号とバスの出力
信号を示すものであり、出力Ａはインピーダンスマツチ
ングをとらない従来の伝送特性であり、出力Ｂは、第１
図のＢ点における伝送特性である０分波器により振幅が
減衰しているが、波形は忠実に伝送されて、バッファア
ンプ６のスレシホールド■いに対して、ノイズマージン
が大きい。

〔発明の効果〕

以上、本発明によれば、以下の効果を有する。

（１）伝送の遅延時間が、周波数によらず一定であり、
波形が劣化せずに一伝送できるので高い周波数のクロッ
クで動作する時に誤動作がない。

（２）インピーダンスマツチングがとれているので定圧
波やノイズの混入が少なく誤動作がない。

（３１インピーダンスマツチングにより、バスライン等
から放射される電磁波が極めて弱く、ＥＭＩ対策が容易
になる。コストダウンにつながる。

（４）より高い周波数でコンピュータのシステムを動作
できるので性能が向上する。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図であり、第２図と
第３図はパストランシーバの実施例の回路図であり、第
４図はマイクロストリップラインの斜視図であり、第５
図はクロック信号とバスの入力信号とバスの出力信号の
比較を示すタイミング図である。 １・・・ＣＰＵ ２・・・データバス ３・・・アドレスバス ４・・・分波器 ５・・・バストランシーバ ６・・・バッファアンプ ７．８・・・メモリ ９、ｌＯ・・・周辺のデバイス 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　　林　　　敬　之　助第１図 本宅θ目バストウリＬ−ノでの回路四ヨ￥　３　図

Claims (1)

【特許請求の範囲】
1. プリント配線板（以下プリント板と呼ぶ）と、前記プリ
   ント板上に実装された中央処理ユニット（以下ＣＰＵと
   呼ぶ）と、主記憶装置であるメモリと、前記プリント板
   上に形成されたマイクロストリップラインとからなるバ
   スラインを形成し、前記マイクロストリップラインに分
   波器とバッファアンプを接続した事を特徴とするコンピ
   ュータのバスライン。