JPH01296743A - データ通信方式 - Google Patents
データ通信方式Info
- Publication number
- JPH01296743A JPH01296743A JP63125655A JP12565588A JPH01296743A JP H01296743 A JPH01296743 A JP H01296743A JP 63125655 A JP63125655 A JP 63125655A JP 12565588 A JP12565588 A JP 12565588A JP H01296743 A JPH01296743 A JP H01296743A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer
- host
- transfer speed
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明はホストとターミナル間におけるデータ通信方式
に関し、データ転送速度同期を行なうデータ通信方式に
関するものである。
に関し、データ転送速度同期を行なうデータ通信方式に
関するものである。
[従来の技術]
従来、ホストからターミナルへのデータ転送方式におけ
るデータ転送方式として、予め、ホストとターミナル間
でデータ転送速度を決めておき、この決まった転送速度
によりデータ通信を行なう調歩同期式と呼ばれる通信方
式がある。
るデータ転送方式として、予め、ホストとターミナル間
でデータ転送速度を決めておき、この決まった転送速度
によりデータ通信を行なう調歩同期式と呼ばれる通信方
式がある。
この方式は、ホストからスタートビットを送出すると、
ターミナル(周辺機器)側はデータ転送の開始を認識し
、以下、予め定められた転送速度に応じてスタートビッ
トに続いて送られてくるデータを受信し、ホストからの
ストップビットを検出するまでこのデータを受信すると
いう方式である。この調歩同期式の場合には、複雑なデ
ータ転送手順も必要なく簡単に行なえる為、現在、パー
ソナルコンピュータ間通信等の世界では広く用いられ、
汎用的な通信手順となっている。
ターミナル(周辺機器)側はデータ転送の開始を認識し
、以下、予め定められた転送速度に応じてスタートビッ
トに続いて送られてくるデータを受信し、ホストからの
ストップビットを検出するまでこのデータを受信すると
いう方式である。この調歩同期式の場合には、複雑なデ
ータ転送手順も必要なく簡単に行なえる為、現在、パー
ソナルコンピュータ間通信等の世界では広く用いられ、
汎用的な通信手順となっている。
また、他の同期化方式を用いるにしても、データ転送速
度は予め固定的に決めておかなければならず、汎用性に
欠けるものであった。
度は予め固定的に決めておかなければならず、汎用性に
欠けるものであった。
[発明が解決しようとする課題]
しかし、データ転送速度にもいろいろ種類があり、例え
ば4800BPS、9600BPS。
ば4800BPS、9600BPS。
19200BPS等の各種の転送速度が存在している。
この種類の違いにより、ホスト側とターミナル側の組み
合わせが制限されるという欠点があり、その都度最適の
速度を選択できなかった。
合わせが制限されるという欠点があり、その都度最適の
速度を選択できなかった。
また、各装置側で切替スイッチを持つことにより転送速
度を同一に揃える構成とすることも考えられるが、煩わ
しく面倒であった。
度を同一に揃える構成とすることも考えられるが、煩わ
しく面倒であった。
[問題点を解決するための手段]
本発明は上述の課題を解決することを目的として成され
たもので、上述の課題を解決する一手段として以下の構
成を備える。
たもので、上述の課題を解決する一手段として以下の構
成を備える。
即ち、第1図の機能ブロック図に示す如く、ホストにデ
ータ転送速度を決定する決定手段と、該決定手段の決定
した転送速度で転送速度判別データを転送する転送手段
とを備え、ターミナルに前記ホストよりの転送速度判別
データを受信する受信手段と、該受信手段で受信した転
送速度判別データよりデータ転送速度を判別する判別手
段と、該判別手段の判別結果に従って受信クロックを切
替る切替手段とを備える。
ータ転送速度を決定する決定手段と、該決定手段の決定
した転送速度で転送速度判別データを転送する転送手段
とを備え、ターミナルに前記ホストよりの転送速度判別
データを受信する受信手段と、該受信手段で受信した転
送速度判別データよりデータ転送速度を判別する判別手
段と、該判別手段の判別結果に従って受信クロックを切
替る切替手段とを備える。
[作用]
以上の構成において、ホスト側より転送される転送速度
判別データにより、ターミナル側で転送速度を自動判別
し、ホスト側とターミナル側とのデータ転送速度の同期
を取ってから通信データの転送処理の移行することによ
り、転送速度の違、いによる組み合わせの制限を取り除
き、煩雑な切替スイッチ操作を取り除くものである。
判別データにより、ターミナル側で転送速度を自動判別
し、ホスト側とターミナル側とのデータ転送速度の同期
を取ってから通信データの転送処理の移行することによ
り、転送速度の違、いによる組み合わせの制限を取り除
き、煩雑な切替スイッチ操作を取り除くものである。
[実施例]
以下図面を参照して本発明に係る一実施例を詳細に説明
する。
する。
第2図は本発明に係る一実施例のブロック構成図であり
、図中10はパーソナルコンピュータ、ワープロ等のホ
ストであり、必要なデータをターミナル50側に送出す
る。50はターミナルであり、ホストlOとターミナル
50間は、2組の信号線、即ち、データ信号線(RXD
)2iと制御信号線(DR)22により互いに接続され
、必要なデータの授受を行なう、なお、ターミナル50
を駆動する電源は、全てホスト10側よりの電源線23
により供給される。
、図中10はパーソナルコンピュータ、ワープロ等のホ
ストであり、必要なデータをターミナル50側に送出す
る。50はターミナルであり、ホストlOとターミナル
50間は、2組の信号線、即ち、データ信号線(RXD
)2iと制御信号線(DR)22により互いに接続され
、必要なデータの授受を行なう、なお、ターミナル50
を駆動する電源は、全てホスト10側よりの電源線23
により供給される。
ホスト10において、11はROM12に内蔵された後
述する制御プログラムに従い本実施例全体の制御を司る
MPU、12は上述したプログラムの他ホストで使用す
るパラメータ等を記憶するROM、13は送受信データ
や処理データ等を記憶するメモリ、14はターミナルと
のインタフェースを司るインタフェース回路、15は電
源部である。
述する制御プログラムに従い本実施例全体の制御を司る
MPU、12は上述したプログラムの他ホストで使用す
るパラメータ等を記憶するROM、13は送受信データ
や処理データ等を記憶するメモリ、14はターミナルと
のインタフェースを司るインタフェース回路、15は電
源部である。
ターミナル50において、51はROM52に内蔵され
た後述する制御プログラムに従い本実施例全体の制御を
司るCPU、52は上述したプログラムの他ターミナル
で使用するパラメータ等を記憶するROM、53は送受
信データや処理データ等を記憶するメモリ、54はホス
トとのインタフェースを司るインタフェース回路である
。
た後述する制御プログラムに従い本実施例全体の制御を
司るCPU、52は上述したプログラムの他ターミナル
で使用するパラメータ等を記憶するROM、53は送受
信データや処理データ等を記憶するメモリ、54はホス
トとのインタフェースを司るインタフェース回路である
。
第3図は以上の構成より成る本実施例で用いられるデー
タ1フレームの線路上での転送状態を表わす図であり、
データ“11010000”を転送する時のRXD21
上の状態を表わす図である。
タ1フレームの線路上での転送状態を表わす図であり、
データ“11010000”を転送する時のRXD21
上の状態を表わす図である。
第3図のごとく、データ1フレームは、スタートビット
61、ストップビット62を含む10ビツトで構成され
、下位ビットより順に送出される。
61、ストップビット62を含む10ビツトで構成され
、下位ビットより順に送出される。
本実施例の基本的なデータ通信処理の概略を以下に説明
する。
する。
ターミナル側では、自装置が稼動状態であり、ホスト1
0よりのデータ通信(データ受信)が可能の時にデータ
レディ信号(DR)22をオンにする。このため、基本
的なデータ転送手順は、ホスト側は1フレーム転送する
毎にターミナル50からのDR信号22を確認してから
データの転送処理を実行する手順である。
0よりのデータ通信(データ受信)が可能の時にデータ
レディ信号(DR)22をオンにする。このため、基本
的なデータ転送手順は、ホスト側は1フレーム転送する
毎にターミナル50からのDR信号22を確認してから
データの転送処理を実行する手順である。
第4図は本実施例で用いる、1トランザクシヨンのデー
タ転送フレーム構成図であり、転送データのフォーマッ
トを示している。
タ転送フレーム構成図であり、転送データのフォーマッ
トを示している。
図示の如く、1トランザクシヨンの先頭には、これから
転送するデータ長65を転送し、以下データ66を転送
する。
転送するデータ長65を転送し、以下データ66を転送
する。
なお、ターミナル内のCPU51は、データ転送フレー
ムを受信すると、データ長65を読み込んで、続いて送
られてくるこのデータ長65で指定された量だけのデー
タを受信し、データの転送処理を終了する。
ムを受信すると、データ長65を読み込んで、続いて送
られてくるこのデータ長65で指定された量だけのデー
タを受信し、データの転送処理を終了する。
次に、以上の構成より成る本実施例の同期化処理を第5
図のフローチャートを参照して説明する。
図のフローチャートを参照して説明する。
第5図はターミナル内のROM52に格納された同期化
処理プログラムのフローチャートであるが、ホスト側で
もROM12内の同期化処理プログラムを実行するが、
ホスト側ではまずターミナル50とのデータ転送速度を
決定する。この速度はオペレータによる指定入力でも、
プログラム上で、伝送データの性質により異なるものと
成るよう制御してもよい。本実施例では19200BP
S、9600BPSの両方の転送速度をカバーするもの
である。
処理プログラムのフローチャートであるが、ホスト側で
もROM12内の同期化処理プログラムを実行するが、
ホスト側ではまずターミナル50とのデータ転送速度を
決定する。この速度はオペレータによる指定入力でも、
プログラム上で、伝送データの性質により異なるものと
成るよう制御してもよい。本実施例では19200BP
S、9600BPSの両方の転送速度をカバーするもの
である。
そして、後述する判別データを、決定した転送速度でタ
ーミナル側に送出する。
ーミナル側に送出する。
ターミナル側では、後述する処理により伝送速度を検出
してこの判別データ転送速度に同期した受信タイミング
で以下のデータ受信を行なう。
してこの判別データ転送速度に同期した受信タイミング
で以下のデータ受信を行なう。
即ち、まずステップS1でターミナル50では、インタ
フェース回路54の受信クロックを192008PSに
セットする。そして続くステップS2でDR信号22を
オン(アクティブ)にし、ステップS3でホストからの
データ転送を待つ。データの転送があるとステップS4
に進み、受信したフレームデータが“#EF”か否かを
調べる。“#EF”であったらホストからの転送速度は
19200BPSとしてステップS8にジャンプし、第
4図に示したトランザクションを受信処理に進む。
フェース回路54の受信クロックを192008PSに
セットする。そして続くステップS2でDR信号22を
オン(アクティブ)にし、ステップS3でホストからの
データ転送を待つ。データの転送があるとステップS4
に進み、受信したフレームデータが“#EF”か否かを
調べる。“#EF”であったらホストからの転送速度は
19200BPSとしてステップS8にジャンプし、第
4図に示したトランザクションを受信処理に進む。
一方、“#EF”でなければステップS5に進み、受信
したフレームデータが“#FE”か否かを調べる。”#
FE”でなければ、受信誤りとしてステップS2に戻る
。
したフレームデータが“#FE”か否かを調べる。”#
FE”でなければ、受信誤りとしてステップS2に戻る
。
ステップS5で“#FE”であった時にはステップS6
に進み、次の受信データを待ち、次の受信データも“#
FE”であるか否かを調べる。次の受信データも“#F
E”の時にはホストからの転送速度はもう一方の960
0BPSであるため、ステップS7に進み、インタフェ
ース回路54の受信クロックを96008PSに切り替
え、これで受信クロックの同期化処理が終了したためス
テップS8に進む。
に進み、次の受信データを待ち、次の受信データも“#
FE”であるか否かを調べる。次の受信データも“#F
E”の時にはホストからの転送速度はもう一方の960
0BPSであるため、ステップS7に進み、インタフェ
ース回路54の受信クロックを96008PSに切り替
え、これで受信クロックの同期化処理が終了したためス
テップS8に進む。
ステップS6で次の受信データが“#FE”でない場合
はやはり受信誤りとしてステップS2に戻る。
はやはり受信誤りとしてステップS2に戻る。
ステップS8では第4図に示す1トランザクシヨンのデ
ータ転送フレーム毎に必要量のトランザクションを受信
する。そして、ステップS9で受信完了を報知する為に
、ターミナル内のランプ等を点灯させ、一連の処理を終
了する。
ータ転送フレーム毎に必要量のトランザクションを受信
する。そして、ステップS9で受信完了を報知する為に
、ターミナル内のランプ等を点灯させ、一連の処理を終
了する。
上述の転送速度判別処理のタイミングチャートを第6図
に示す。
に示す。
送信側が9600BPSでデータ“#EF”を転送、し
た時に、19200BPSにセットされている受信側が
どの様にデータを受は取るかを示した図である。
た時に、19200BPSにセットされている受信側が
どの様にデータを受は取るかを示した図である。
図示の如く、この場合には“#FE”を2回受信するこ
とになる。
とになる。
この様にして、実際のデータ伝送に先だって、予め定め
た各転送速度の判別に最適な伝送パターンをターミナル
側に送出し、ターミナル側でこのパターンを受信し、ど
のようなデータとして判読するかにより、データ転送速
度を知ることができる。
た各転送速度の判別に最適な伝送パターンをターミナル
側に送出し、ターミナル側でこのパターンを受信し、ど
のようなデータとして判読するかにより、データ転送速
度を知ることができる。
この転送パターンは実施例のパターンに限るものではな
く、転送速度を判別可能な任意のパターンでよい。また
、転送速度も上述の2種に限るものではなく、任意の速
度とすることができ、その種類にも制約は無い。転送パ
ターンにより判別可能であれば種々応用可能である。
く、転送速度を判別可能な任意のパターンでよい。また
、転送速度も上述の2種に限るものではなく、任意の速
度とすることができ、その種類にも制約は無い。転送パ
ターンにより判別可能であれば種々応用可能である。
以上説明した様に本実施例によれば、トランザクション
情報転送前にデータ転送速度判別データを転送すること
で、受信側がデータ転送速度を判別し、受信クロックを
切り替えることで、ホスト側とターミナル側の転送速度
選択の制限を取り除き、かつ煩雑なスイッチ操作を取り
除く機器を提供することを可能とする。
情報転送前にデータ転送速度判別データを転送すること
で、受信側がデータ転送速度を判別し、受信クロックを
切り替えることで、ホスト側とターミナル側の転送速度
選択の制限を取り除き、かつ煩雑なスイッチ操作を取り
除く機器を提供することを可能とする。
又、トランザクションの前で、必ず転送速度判別データ
を送出するので、ホストから電源を供給されている様な
ターミナルの場合、ホスト側はターミナル側との接続が
遮断されたのを検出するという様な煩わしい制御も不要
となる。
を送出するので、ホストから電源を供給されている様な
ターミナルの場合、ホスト側はターミナル側との接続が
遮断されたのを検出するという様な煩わしい制御も不要
となる。
このように、ホスト側より転送される転送速度判別デー
タにより、ターミナル側で転送速度を自動判別し、ホス
ト側とターミナル側とのデータ転送速度の同期を取って
から通信データの転送処理の移行することにより、転送
速度の違いによる組み合わせの制限を取り除き、煩雑な
切替スイッチ操作を取り除くことができるものである。
タにより、ターミナル側で転送速度を自動判別し、ホス
ト側とターミナル側とのデータ転送速度の同期を取って
から通信データの転送処理の移行することにより、転送
速度の違いによる組み合わせの制限を取り除き、煩雑な
切替スイッチ操作を取り除くことができるものである。
又、トランザクション転送開始時にデータ転送速度判別
データを転送することにより、ターミナル側の受信転送
速度クロックを切り替え、データを受信することを可能
とするものである。
データを転送することにより、ターミナル側の受信転送
速度クロックを切り替え、データを受信することを可能
とするものである。
[発明の効果]
以上説明した如く本発明によれば、ホスト側より転送さ
れる転送速度判別データにより、ターミナル側で転送速
度を自動判別し、ホスト側とタ−ミナル側とのデータ転
送速度の同期を取ってから通信データの転送処理の移行
することにより、転送速度の違いによる組み合わせの制
限を取り除き、煩雑な切替スイッチ操作を取り除くこと
ができる。
れる転送速度判別データにより、ターミナル側で転送速
度を自動判別し、ホスト側とタ−ミナル側とのデータ転
送速度の同期を取ってから通信データの転送処理の移行
することにより、転送速度の違いによる組み合わせの制
限を取り除き、煩雑な切替スイッチ操作を取り除くこと
ができる。
第1図i本発明の機能ブロック図、
第2図は本発明に係る一実施例のブロック構成図、
第3図は本実施例のデータ1フレームの転送タイミング
チャート、 第4図は本実施例のデータ転送フレーム構成図、 第5図は本実施例のターミナル側の通信制御フローチャ
ート、 第6図は本実施例のデータ転送速度判別の処理を説明す
るための図である。 図中、10・・・ホスト、11・・・MPU、12゜5
2・・・ROM、13.53・・・メモリ、14.54
・・・インタフェース回路、15・・・電源部、21・
・・データ信号線RXD、22・・・制御信号線DR1
23・・・電源線である。
チャート、 第4図は本実施例のデータ転送フレーム構成図、 第5図は本実施例のターミナル側の通信制御フローチャ
ート、 第6図は本実施例のデータ転送速度判別の処理を説明す
るための図である。 図中、10・・・ホスト、11・・・MPU、12゜5
2・・・ROM、13.53・・・メモリ、14.54
・・・インタフェース回路、15・・・電源部、21・
・・データ信号線RXD、22・・・制御信号線DR1
23・・・電源線である。
Claims (1)
- 1)ホストとターミナル間におけるデータ通信方式にお
いて、ホストにデータ転送速度を決定する決定手段と、
該決定手段の決定した転送速度で前記判別データを転送
する転送手段とを備え、ターミナルに前記ホストよりの
前記判別データを受信する受信手段と、該受信手段で受
信した判別データよりデータ転送速度を判別する判別手
段と、該判別手段の判別結果に従つたタイミングでデー
タ受信を行なうデータ受信手段とを備え、データ通信に
先立ち、判別データによりホスト側とターミナル側との
データ転送速度の同期を取ることを特徴とするデータ通
信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125655A JPH01296743A (ja) | 1988-05-25 | 1988-05-25 | データ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63125655A JPH01296743A (ja) | 1988-05-25 | 1988-05-25 | データ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01296743A true JPH01296743A (ja) | 1989-11-30 |
Family
ID=14915387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63125655A Pending JPH01296743A (ja) | 1988-05-25 | 1988-05-25 | データ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01296743A (ja) |
-
1988
- 1988-05-25 JP JP63125655A patent/JPH01296743A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110138761B (zh) | 基于mipi协议的设备间通信方法及设备拓扑结构 | |
| JPS63255760A (ja) | 制御システム | |
| EP1391827B1 (en) | Transmission apparatus and tramsmission method | |
| JPH01296743A (ja) | データ通信方式 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| CA2048081C (en) | Method for controlling microprocessors | |
| JPH0630506B2 (ja) | シリアル通信装置 | |
| JP2001086185A (ja) | 通信方法および装置 | |
| JP2821162B2 (ja) | データ回線終端装置 | |
| JPH11177654A (ja) | データ送受信方法 | |
| JP2623816B2 (ja) | 信号伝送方式 | |
| JPS59161956A (ja) | 伝送制御装置 | |
| JP3408046B2 (ja) | データ通信システム及びデータ通信方法 | |
| JPH0764472A (ja) | プログラマブルコントローラのリモートi/oシステム | |
| JPH0438618Y2 (ja) | ||
| JPH01162028A (ja) | アラーム信号伝送方式 | |
| JPS60206242A (ja) | 通信方法 | |
| JPH0722284B2 (ja) | 通信制御装置 | |
| JP4413321B2 (ja) | リーダライタユニット | |
| JPS61167248A (ja) | デ−タ通信方式 | |
| JP2001127826A (ja) | 同期シリアル通信コントローラ | |
| JPH063915B2 (ja) | システムバスのデ−タ転送装置 | |
| JPH02250453A (ja) | データ受信装置 | |
| JPH01245732A (ja) | シリアル通信におけるタイミング発生装置 | |
| JPS60117941A (ja) | デ−タ転送方式 |