JPH01297733A - 誤り検出回路の診断方式 - Google Patents
誤り検出回路の診断方式Info
- Publication number
- JPH01297733A JPH01297733A JP63129011A JP12901188A JPH01297733A JP H01297733 A JPH01297733 A JP H01297733A JP 63129011 A JP63129011 A JP 63129011A JP 12901188 A JP12901188 A JP 12901188A JP H01297733 A JPH01297733 A JP H01297733A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- error detection
- detection circuit
- error
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機の周辺装置に含まれるデータ制御
装置における制御情報の誤りを検出する誤り検出回路が
正常に動作したかどうかを診断する診断方式に関するも
のである。
装置における制御情報の誤りを検出する誤り検出回路が
正常に動作したかどうかを診断する診断方式に関するも
のである。
第３図は従来の誤り検出回路の診断方式を採用したデー
タ制御装置の構成を示すブロック図である。図において
、■は制御プログラム等の制御情報を記憶する制御情報
記憶手段としての制御情報記憶回路、２は制御情報記憶
回路Ｉから読出された制御情報を一時的に保持する保持
手段としての制御情報レジスタ、３は制御情報レジスタ
２に保持された制御情報のパリティ検査を行うことによ
り制御情報の誤り検出を行う誤り検出回路、４は排他的
論理和回路（以下ＥＸ−ＯＲと称す）、５は誤り検出回
路３が正常に動作したか否かを診断する診断手段として
の診断フリップフロップ、６は誤り検出回路３を診断す
るための診断モードに設定する診断モードフリップフロ
ップである。
タ制御装置の構成を示すブロック図である。図において
、■は制御プログラム等の制御情報を記憶する制御情報
記憶手段としての制御情報記憶回路、２は制御情報記憶
回路Ｉから読出された制御情報を一時的に保持する保持
手段としての制御情報レジスタ、３は制御情報レジスタ
２に保持された制御情報のパリティ検査を行うことによ
り制御情報の誤り検出を行う誤り検出回路、４は排他的
論理和回路（以下ＥＸ−ＯＲと称す）、５は誤り検出回
路３が正常に動作したか否かを診断する診断手段として
の診断フリップフロップ、６は誤り検出回路３を診断す
るための診断モードに設定する診断モードフリップフロ
ップである。
次にこの従来の診断方式の動作を第４図のフロ−チャー
トを参照して説明する。制御情報記憶回路１から読出さ
れた制御情報は、制御情報レジスタ２に一時的に保持さ
れ、プログラム制御に使用されるとともに、誤り検出回
路３にも供給され、パリティ検査が実施される。制御情
報レジスタ２に保持された制御情報のうち、パリティビ
ットはＥＸ−ＯＲ４を経由して誤り検出回路３へ供給さ
れているが、診断モードフリップフロップ６からの出力
信号は否有意であるため、結局ＥＸ−ＯＲ４の出力信号
は制御情報レジスタ２に保持された制御情報のパリティ
ビット信号と同じ論理値である。
トを参照して説明する。制御情報記憶回路１から読出さ
れた制御情報は、制御情報レジスタ２に一時的に保持さ
れ、プログラム制御に使用されるとともに、誤り検出回
路３にも供給され、パリティ検査が実施される。制御情
報レジスタ２に保持された制御情報のうち、パリティビ
ットはＥＸ−ＯＲ４を経由して誤り検出回路３へ供給さ
れているが、診断モードフリップフロップ６からの出力
信号は否有意であるため、結局ＥＸ−ＯＲ４の出力信号
は制御情報レジスタ２に保持された制御情報のパリティ
ビット信号と同じ論理値である。
ここで、誤り検出回路３の診断を開始するため（ステッ
プＳ１）、診断モードフリップフロップ６により診断モ
ードに設定すると（ステップＳ２）、ＥＸ−ＯＲ４から
の出力信号は制御情報レジスタ２からのパリティピッｌ
−信号とは逆極性になり、誤り検出回路３へ入力される
パリティ情報は不正となり、この結果、誤り検出回路３
は制御情報レジスタ２の制御情報に誤りが発生した時の
動作と同様な誤り検出動作を行う。この誤り検出回路３
が正常に誤り検出動作を行って制御情報エラーを検出し
た場合は、その制御情報エラーが診断フリッププロップ
５に設定される。したがって、制御情報エラーが診断フ
リップフロップ５に設定されたか否かを判断するごとに
よって、即ち、誤り検出回路３が制御情報エラーを発生
したか否かを判断することによって（ステップＳ３）、
誤り検出回路３が異常（ステップＳ４）であるか、正常
（ステップＳ５）であるかを判断する。即ち、制御情報
エラーが誤り検出回路３から発生ずると、誤り検出回路
３は正常に誤り検出動作か行われていることになる。制
御情報エラーが発生しなければ誤り検出回路３は誤り検
出動作を行わず異常であることになり、プログラム制御
方式による装置の正常動作は保証できなくなる。
プＳ１）、診断モードフリップフロップ６により診断モ
ードに設定すると（ステップＳ２）、ＥＸ−ＯＲ４から
の出力信号は制御情報レジスタ２からのパリティピッｌ
−信号とは逆極性になり、誤り検出回路３へ入力される
パリティ情報は不正となり、この結果、誤り検出回路３
は制御情報レジスタ２の制御情報に誤りが発生した時の
動作と同様な誤り検出動作を行う。この誤り検出回路３
が正常に誤り検出動作を行って制御情報エラーを検出し
た場合は、その制御情報エラーが診断フリッププロップ
５に設定される。したがって、制御情報エラーが診断フ
リップフロップ５に設定されたか否かを判断するごとに
よって、即ち、誤り検出回路３が制御情報エラーを発生
したか否かを判断することによって（ステップＳ３）、
誤り検出回路３が異常（ステップＳ４）であるか、正常
（ステップＳ５）であるかを判断する。即ち、制御情報
エラーが誤り検出回路３から発生ずると、誤り検出回路
３は正常に誤り検出動作か行われていることになる。制
御情報エラーが発生しなければ誤り検出回路３は誤り検
出動作を行わず異常であることになり、プログラム制御
方式による装置の正常動作は保証できなくなる。
従来の誤り検出回路の診断方式は」二連したように構成
されているので、通常の動作時では全く必要としない診
断専用回路であるＥｘ−ＯＲ回路等を制御情報の一部が
常に通過する必要があり、このため誤り検出回路の動作
の遅延時間を増大させ、誤り検出動作の高速化を阻害す
る要因となる問題点があり、また、誤り訂正を目的とし
た複雑な検査訂正コードを採用した制御情報の誤り検出
を行う誤り検出回路を診断する場合、制御情報の一部冗
長ビソトのみの反転信号を用いるだけでは十分に誤り検
出回路の診断を行うことができないという問題点があっ
た。
されているので、通常の動作時では全く必要としない診
断専用回路であるＥｘ−ＯＲ回路等を制御情報の一部が
常に通過する必要があり、このため誤り検出回路の動作
の遅延時間を増大させ、誤り検出動作の高速化を阻害す
る要因となる問題点があり、また、誤り訂正を目的とし
た複雑な検査訂正コードを採用した制御情報の誤り検出
を行う誤り検出回路を診断する場合、制御情報の一部冗
長ビソトのみの反転信号を用いるだけでは十分に誤り検
出回路の診断を行うことができないという問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
てもので、制御情報の誤りを高速で検出すると共に、誤
り検出回路の診断を精度良く行うことにより、信頼性の
高いデータ制御装置を実現できる誤り検出回路の診断方
式を得ることを目的とする。
てもので、制御情報の誤りを高速で検出すると共に、誤
り検出回路の診断を精度良く行うことにより、信頼性の
高いデータ制御装置を実現できる誤り検出回路の診断方
式を得ることを目的とする。
この発明に係る診断方式は、保持手段（制御情報レジス
スタ２ａ）をシフトレジスタで構成し、この保持手段に
不正情報をシフト入力する不正情報入力手段（診断シフ
トレジスタ７）を設げ、上記保持手段に保持された制御
情報を上記不正情報入力手段からの不正情報により誤制
御情報とし、この誤制御情報を入力した誤り検出回路３
が正常に誤り検出動作を行ったか否かを診断手段（診断
フリップフロップ５）により診断することを特徴とする
ものである。
スタ２ａ）をシフトレジスタで構成し、この保持手段に
不正情報をシフト入力する不正情報入力手段（診断シフ
トレジスタ７）を設げ、上記保持手段に保持された制御
情報を上記不正情報入力手段からの不正情報により誤制
御情報とし、この誤制御情報を入力した誤り検出回路３
が正常に誤り検出動作を行ったか否かを診断手段（診断
フリップフロップ５）により診断することを特徴とする
ものである。
不正情報入力手段（診断シフトレジスタ７）は保持手段
（制御情報レジスタ２ａ）に保持された制御情報をシフ
トして不正情報とする。誤り検出回路３はその不正情報
を入力して誤りを検出したならば診断手段（診断フリッ
プフロップ５）に誤り情報を設定する。また、誤り検出
回路３は不正情報を入力しても誤りを検出しないならば
診断手段には制御情報エラーを設定しない。したがって
、診断手段に制御情報エラーが設定されたとき、誤り検
出回路３は正常であると診断され、制御情報エラーが設
定されないとき、誤り検出回路３は異常であると診断さ
れる。
（制御情報レジスタ２ａ）に保持された制御情報をシフ
トして不正情報とする。誤り検出回路３はその不正情報
を入力して誤りを検出したならば診断手段（診断フリッ
プフロップ５）に誤り情報を設定する。また、誤り検出
回路３は不正情報を入力しても誤りを検出しないならば
診断手段には制御情報エラーを設定しない。したがって
、診断手段に制御情報エラーが設定されたとき、誤り検
出回路３は正常であると診断され、制御情報エラーが設
定されないとき、誤り検出回路３は異常であると診断さ
れる。
６一
第１図はこの発明の一実施例に係る誤り検出回路の診断
方式を採用したデータ制御装置の構成を示すブロック図
である。第１図において、第３図に示す構成要素に対応
するものには同一の参照符を付し、その説明を省略する
。第１図において、２ａはシフトレジスタで構成され、
制御情報記憶回路１から読出された制御情報を一時的に
保持する保持手段としての制御情報レジスフである。ま
た、７は制御情報レジスタ２ａに不正情報をシフト入力
する不正情報入力手段としての診断シフトレジスタであ
る。
方式を採用したデータ制御装置の構成を示すブロック図
である。第１図において、第３図に示す構成要素に対応
するものには同一の参照符を付し、その説明を省略する
。第１図において、２ａはシフトレジスタで構成され、
制御情報記憶回路１から読出された制御情報を一時的に
保持する保持手段としての制御情報レジスフである。ま
た、７は制御情報レジスタ２ａに不正情報をシフト入力
する不正情報入力手段としての診断シフトレジスタであ
る。
次に、この実施例の動作を第２図に示すフローチャート
を参照して説明する。今、誤り検出回路３の診断を開始
する場合（ステップ５１１）、誤り検出回路３に不正情
報を供給する必要がある。
を参照して説明する。今、誤り検出回路３の診断を開始
する場合（ステップ５１１）、誤り検出回路３に不正情
報を供給する必要がある。
このため、制御情報レジスタ２ａに制御情報の誤りを発
生させるためのく制御情報を誤り制御情報にするための
）診断パターン（不正情報）を診断シフトレジスタ７に
予め準備しておき、この診断パターンを診断シフトレジ
スタ７から制御情報レジスタ２ａヘシフト入力する（ス
テップ５１２）。
生させるためのく制御情報を誤り制御情報にするための
）診断パターン（不正情報）を診断シフトレジスタ７に
予め準備しておき、この診断パターンを診断シフトレジ
スタ７から制御情報レジスタ２ａヘシフト入力する（ス
テップ５１２）。
誤り検出回路３は制御情報レジスタ２ａヘシフト入力さ
れた診断パターンにより誤り検出動作を行う。即ち、誤
り検出回路３は、正常に誤り検出動作を行ったとき制御
情報エラーを発生し、一方、正常な誤り検出動作を行わ
なかったときは制御情報エラーを発生しない。したがっ
て、制御情報正常であるか異常であるかが判断される。
れた診断パターンにより誤り検出動作を行う。即ち、誤
り検出回路３は、正常に誤り検出動作を行ったとき制御
情報エラーを発生し、一方、正常な誤り検出動作を行わ
なかったときは制御情報エラーを発生しない。したがっ
て、制御情報正常であるか異常であるかが判断される。
即ち、制御情報エラーが発生したと判断されると（ステ
ップ５１３）、誤り検出回路３は正常に動作しており（
ステップ５Ｉ５）、一方、制御情報エラーが報記憶回路
１からの制御情報により制御される装置の正常動作の保
証はできない。
ップ５１３）、誤り検出回路３は正常に動作しており（
ステップ５Ｉ５）、一方、制御情報エラーが報記憶回路
１からの制御情報により制御される装置の正常動作の保
証はできない。
上記実施例によれば、制御情報レジスタをシフトレジス
タで構成したので、通常動作時は余分な回路による動作
時間の遅延を発生させず、高速のプログラム方式データ
制御装置を備えた電子機器の製造を可能とし、また、任
意の診断パターンを供給可能となり、誤り検出回路の診
断を精度良く行うことができ、これにより信頼性の高い
データ制御装置を得ることができる。
タで構成したので、通常動作時は余分な回路による動作
時間の遅延を発生させず、高速のプログラム方式データ
制御装置を備えた電子機器の製造を可能とし、また、任
意の診断パターンを供給可能となり、誤り検出回路の診
断を精度良く行うことができ、これにより信頼性の高い
データ制御装置を得ることができる。
なお、上記実施例では、誤り検出回路の構成を８ビツト
のデータに１ビツトのパリティビットを付加した制御情
報の誤り検出のためのパリティ検査方式としたが、制御
情報と検査用冗長ビット生成にハミングコード、又はフ
ァイア−コードなどの誤り検出訂正コードを用いる方式
であってもよく、診断シフトレジスタに準備した複数の
診断パターンを順次シフト入力して、誤り検出回路が検
査しうる組合わせについて診断を行ってもよい。
のデータに１ビツトのパリティビットを付加した制御情
報の誤り検出のためのパリティ検査方式としたが、制御
情報と検査用冗長ビット生成にハミングコード、又はフ
ァイア−コードなどの誤り検出訂正コードを用いる方式
であってもよく、診断シフトレジスタに準備した複数の
診断パターンを順次シフト入力して、誤り検出回路が検
査しうる組合わせについて診断を行ってもよい。
以上のように本発明によれば、制御情報を保持する保持
手段をシフトレジスタで構成し、この保持手段に不正情
報をシフト入力する不正情報入力手段を設け、保持手段
に保持された制御情報を不正情報入力手段からの不正情
報により誤り制御情報とし、この誤制御情報を入力した
誤り検出回路が正常に誤り検出動作を行ったか否かを診
断手段により診断するようにしたので、制御情報の誤り
が高速で検出することができ、また、誤り検出回路の診
断を精度良く行うことができ、したがって信頼性の高い
データ制御装置を実現できるという効果が得られる。
手段をシフトレジスタで構成し、この保持手段に不正情
報をシフト入力する不正情報入力手段を設け、保持手段
に保持された制御情報を不正情報入力手段からの不正情
報により誤り制御情報とし、この誤制御情報を入力した
誤り検出回路が正常に誤り検出動作を行ったか否かを診
断手段により診断するようにしたので、制御情報の誤り
が高速で検出することができ、また、誤り検出回路の診
断を精度良く行うことができ、したがって信頼性の高い
データ制御装置を実現できるという効果が得られる。
第１図はこの発明の一実施例に係る誤り検出回路の診断
方式を採用したデータ制御装置の構成を示すブロック図
、第２図はこの実施例の動作を示すフローチャート、第
３図は従来の誤り検出回路の診断方式を採用したデー゛
夕制御装置の構成を示すブロック図、第４図はこの従来
例の動作を示すフローチャートである。 ■・・・制御情報記憶回路〈制御情報記憶手段）、２ａ
・・・制御情報レジスタ（保持手段）、３・・・誤り検
出回路、５・・・診断フリツプフロツプ（診断手段）、
７・・・診断シフトレジスタ（不正情報入力手段）。 代理人 大 岩 増 雄（ほか２名）＝１０−
方式を採用したデータ制御装置の構成を示すブロック図
、第２図はこの実施例の動作を示すフローチャート、第
３図は従来の誤り検出回路の診断方式を採用したデー゛
夕制御装置の構成を示すブロック図、第４図はこの従来
例の動作を示すフローチャートである。 ■・・・制御情報記憶回路〈制御情報記憶手段）、２ａ
・・・制御情報レジスタ（保持手段）、３・・・誤り検
出回路、５・・・診断フリツプフロツプ（診断手段）、
７・・・診断シフトレジスタ（不正情報入力手段）。 代理人 大 岩 増 雄（ほか２名）＝１０−
Claims (1)
- 制御情報を記憶する制御情報記憶手段と、この制御情報
記憶手段から読み出された制御情報を一時的に保持する
保持手段と、この保持手段に保持された制御情報の誤り
検出を行う誤り検出回路と、この誤り検出回路が正常に
動作しているか否かを診断する診断手段とを備えたデー
タ制御装置において、上記保持手段をシフトレジスタで
構成し、この保持手段に不正情報をシフト入力する不正
情報入力手段を設け、上記保持手段に保持された制御情
報を上記不正情報入力手段からの不正情報により誤制御
情報とし、この誤制御情報を入力した上記誤り検出回路
が正常に誤り検出動作を行ったか否かを上記診断手段に
より診断することを特徴とする誤り検出回路の診断方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129011A JPH01297733A (ja) | 1988-05-26 | 1988-05-26 | 誤り検出回路の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63129011A JPH01297733A (ja) | 1988-05-26 | 1988-05-26 | 誤り検出回路の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297733A true JPH01297733A (ja) | 1989-11-30 |
Family
ID=14998958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63129011A Pending JPH01297733A (ja) | 1988-05-26 | 1988-05-26 | 誤り検出回路の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297733A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7478293B2 (en) * | 2004-01-29 | 2009-01-13 | Stmicroelectronics S.A. | Method of securing the test mode of an integrated circuit via intrusion detection |
-
1988
- 1988-05-26 JP JP63129011A patent/JPH01297733A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7478293B2 (en) * | 2004-01-29 | 2009-01-13 | Stmicroelectronics S.A. | Method of securing the test mode of an integrated circuit via intrusion detection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6229827B2 (ja) | ||
| JP3570388B2 (ja) | メモリ診断装置及び診断方法 | |
| JPH01297733A (ja) | 誤り検出回路の診断方式 | |
| JPS6227831A (ja) | 演算器チエツク回路 | |
| JP2806856B2 (ja) | 誤り検出訂正回路の診断装置 | |
| JP2000259444A (ja) | データ処理装置及びその試験方法 | |
| JPS6027423B2 (ja) | 擬似間欠誤り検査符号発生装置 | |
| JP4518790B2 (ja) | 半導体装置及びその制御方法 | |
| JPH04339399A (ja) | メモリテスタの救済アドレス解析回路 | |
| JPH01162300A (ja) | Ｒｏｍチェック回路試験方式 | |
| JPS59206951A (ja) | 制御記憶誤り検出回路の診断方式 | |
| JPH0466880A (ja) | 障害処理装置 | |
| JPS6111802Y2 (ja) | ||
| JPH02178862A (ja) | 情報処理装置 | |
| JPS63177240A (ja) | メモリ診断制御方式 | |
| JPH0336634A (ja) | レジスタフアイルを含む回路の故障検出方式 | |
| JPS60173647A (ja) | 情報処理装置のエラ−発生箇所検出方式 | |
| JPH054265U (ja) | メモリ装置 | |
| JPS63753A (ja) | メモリエラ−訂正・検出回路の試験方式 | |
| JPH10228388A (ja) | データ誤り検出回路 | |
| JPH01205357A (ja) | メモリエラー検出回路テスト方式 | |
| JPS6373437A (ja) | パリテイ回路検査方式 | |
| JP2002215471A (ja) | メモリポート、記憶装置、情報処理システム | |
| JPS5844260B2 (ja) | 期待値パタ−ン作成装置 | |
| JPS60251438A (ja) | 制御メモリ自己診断方式 |