JPH01297902A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH01297902A JPH01297902A JP63128824A JP12882488A JPH01297902A JP H01297902 A JPH01297902 A JP H01297902A JP 63128824 A JP63128824 A JP 63128824A JP 12882488 A JP12882488 A JP 12882488A JP H01297902 A JPH01297902 A JP H01297902A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- frequency circuit
- substrate
- wiring
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000010030 laminating Methods 0.000 claims abstract description 4
- 238000000059 patterning Methods 0.000 claims 1
- 230000010354 integration Effects 0.000 abstract description 2
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
Landscapes
- Waveguides (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回路基板に関し、特にマイクロストリブ線路を
有する回路基板に関する。
有する回路基板に関する。
従来の回路基板は、第２図に示すように、誘電体基板１
の上面に設けたストリップ導体２と、誘電体基板１の下
面に設けた導体Ｍ３とを有するマイクロストリップ線路
を有し、電源配線や低周波の制御用配線を誘電体基板の
表面の一部に形成〈図示せず）していた。
の上面に設けたストリップ導体２と、誘電体基板１の下
面に設けた導体Ｍ３とを有するマイクロストリップ線路
を有し、電源配線や低周波の制御用配線を誘電体基板の
表面の一部に形成〈図示せず）していた。
上述した従来の回路、基板は特性インピーダンスを考慮
したマイクロストリップ線路を有しているが、電源線や
、低周波の制御線が多くなると同一基板上に形成した配
線が複雑化し、基板面積が大きくなり電子機器へ実装す
る際の占有面積が大きくなるという問題点がある。
したマイクロストリップ線路を有しているが、電源線や
、低周波の制御線が多くなると同一基板上に形成した配
線が複雑化し、基板面積が大きくなり電子機器へ実装す
る際の占有面積が大きくなるという問題点がある。
本発明の回路基板は、誘電体基板の上面に設けたストリ
ップ導体と、前記誘電体基板の下面に設けた導体層とを
有するマイクロストリップ線路と、表面にパターニング
して設けた配線を有する絶縁基板を積層して形成し、前
記導体層の下に接着して設けた多層回路基板とを含んで
構成される。
ップ導体と、前記誘電体基板の下面に設けた導体層とを
有するマイクロストリップ線路と、表面にパターニング
して設けた配線を有する絶縁基板を積層して形成し、前
記導体層の下に接着して設けた多層回路基板とを含んで
構成される。
次に、本発明の実施例について説明する。
第１図は本発明の一実施例を説明するための回路基板の
斜視図である。
斜視図である。
第１図に示すように、誘°電体基板１の上面に設けたス
トリップ導体２と、誘電体基板１の下面に設けた導体層
３とを有してマイクロストリップ線路を構成し、誘電体
基板１の誘電率とストリップ導体２の厚さ及び幅により
、特性インピーダンスを設定する。
トリップ導体２と、誘電体基板１の下面に設けた導体層
３とを有してマイクロストリップ線路を構成し、誘電体
基板１の誘電率とストリップ導体２の厚さ及び幅により
、特性インピーダンスを設定する。
次に、表面にパターニングして設けた配線４を有する絶
縁基板５の複数枚を積層して形成した多層回路基板を導
体層３の下面に設けた絶縁層６を介して前記マイクロス
トリップ線路の下面に接着して設ける。
縁基板５の複数枚を積層して形成した多層回路基板を導
体層３の下面に設けた絶縁層６を介して前記マイクロス
トリップ線路の下面に接着して設ける。
ここで、前記多層回路基板の配線４は、電源線あるいは
低周波回路の信号線等に使用する。
低周波回路の信号線等に使用する。
以上説明したように本発明は、マイクロストリップ線路
の下に低周波回路用の多層回路基板を接着して設けるこ
とにより、高周波回路と低周波回路とを一体化した回路
基板で構成し、回路の高集積化と容積の縮減化を実現す
ることができ、電子機器への実装に際してもその占有面
積を縮小できるという効果を有する。
の下に低周波回路用の多層回路基板を接着して設けるこ
とにより、高周波回路と低周波回路とを一体化した回路
基板で構成し、回路の高集積化と容積の縮減化を実現す
ることができ、電子機器への実装に際してもその占有面
積を縮小できるという効果を有する。
第１図は本発明の一実施例を説明するための回路基板の
斜視図、第２図は従来の回路基板の一例を説明するため
の斜視図である。 １・・・誘電体基板、２・・・ストリップ導体、３・・
・導体層、４・・・配線、５・・・絶縁基板、６・・・
絶縁層。
斜視図、第２図は従来の回路基板の一例を説明するため
の斜視図である。 １・・・誘電体基板、２・・・ストリップ導体、３・・
・導体層、４・・・配線、５・・・絶縁基板、６・・・
絶縁層。
Claims (1)
- 【特許請求の範囲】 （Ａ）誘電体基板の上面に設けたストリップ導体と、前
記誘電体基板の下面に設けた導体層とを有するマイクロ
ストリップ線路、 （Ｂ）表面にパターニングして設けた配線を有する絶縁
基板を積層して形成し、前記導体層の下に接着して設け
た多層回路基板、 とを含むことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128824A JPH01297902A (ja) | 1988-05-25 | 1988-05-25 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128824A JPH01297902A (ja) | 1988-05-25 | 1988-05-25 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01297902A true JPH01297902A (ja) | 1989-12-01 |
Family
ID=14994320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128824A Pending JPH01297902A (ja) | 1988-05-25 | 1988-05-25 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01297902A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232153A (ja) * | 2001-01-31 | 2002-08-16 | Sanyo Electric Co Ltd | 多層回路基板 |
| WO2020130004A1 (ja) * | 2018-12-18 | 2020-06-25 | 株式会社村田製作所 | 回路基板及び電子機器 |
-
1988
- 1988-05-25 JP JP63128824A patent/JPH01297902A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002232153A (ja) * | 2001-01-31 | 2002-08-16 | Sanyo Electric Co Ltd | 多層回路基板 |
| WO2020130004A1 (ja) * | 2018-12-18 | 2020-06-25 | 株式会社村田製作所 | 回路基板及び電子機器 |
| JPWO2020130004A1 (ja) * | 2018-12-18 | 2021-09-09 | 株式会社村田製作所 | 回路基板及び電子機器 |
| US11612053B2 (en) | 2018-12-18 | 2023-03-21 | Murata Manufacturing Co., Ltd. | Circuit board and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2083072A1 (en) | Method for manufacturing polyimide multilayer wiring substrate | |
| EP1404166A4 (en) | SOFT MULTILAYER PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD | |
| MY126602A (en) | Electronic device and manufacture thereof | |
| JPH01297902A (ja) | 回路基板 | |
| JPH03258101A (ja) | 回路基板 | |
| JPS62128197A (ja) | 多層プリント配線板 | |
| JPS6286793A (ja) | 電子部品の実装方法 | |
| JPS5998597A (ja) | 多層プリント配線板 | |
| JPH03209795A (ja) | 多層プリント基板 | |
| JPH05291347A (ja) | 高周波用ｔａｂ−ｉｃの実装構造 | |
| JPH11330711A (ja) | 多層基板 | |
| JP2604333Y2 (ja) | 多層ストリップ線路 | |
| JPH03104293A (ja) | プリント基板 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPS6489591A (en) | Manufacture of wiring board and that of multilayer wiring board | |
| JPH0425144A (ja) | ３層ｔａｂ用テープを用いた半導体装置及び３層ｔａｂ用テープの製造方法 | |
| JPS61168992A (ja) | 回路基板 | |
| JPS60253303A (ja) | マイクロストリツプ線路 | |
| JP2001044636A (ja) | 印刷配線基板及び印刷配線基板を内蔵した電子機器 | |
| JP2005244110A (ja) | 多層基板及び高周波回路装置 | |
| JPS61166202A (ja) | 高周波回路基板 | |
| JPH05110265A (ja) | 多層プリント配線板 | |
| JPS60245195A (ja) | 多層配線基板 | |
| JP3234045B2 (ja) | 多層配線基板 | |
| JP2567961Y2 (ja) | 分圧抵抗器 |