JPH01298414A - 定電流回路 - Google Patents
定電流回路Info
- Publication number
- JPH01298414A JPH01298414A JP12982788A JP12982788A JPH01298414A JP H01298414 A JPH01298414 A JP H01298414A JP 12982788 A JP12982788 A JP 12982788A JP 12982788 A JP12982788 A JP 12982788A JP H01298414 A JPH01298414 A JP H01298414A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- constant current
- winding
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は定電流回路に関し、特にそれぞれ独立に電流値
を制御された定電流源を有しておシ複数個直列に接続し
て負荷に定電流を供給するための定電流回路に関する。
を制御された定電流源を有しておシ複数個直列に接続し
て負荷に定電流を供給するための定電流回路に関する。
第５図（ａ）および（ｂ）はそれぞれ、従来の定電流回
路の一構成例およびその使用例を示すブロック図である
。
路の一構成例およびその使用例を示すブロック図である
。
第５図（ａ）および（ｂ）において、定電流回路１は、
定電流源３が送出する電流１１を電流検出回路４および
制御回路６によシ予め定めた値になるよう制御して、負
荷７へ電流ＬＬを供給する。すなわち、電流検出回路４
には可飽和リアクトルを有する磁気増幅器（図示省略）
などが使用され、定電流シ３が送出する電流１１は電流
検出用の直流巻線ＷＤを通ったあと、負荷分担用の抵抗
ＲＰへ流れる電流１２と、負荷７に向って流れる電流Ｉ
Ｌとに分流する。電流検出回路４は、直流巻線ＷＤのア
ンペアターンＮ・ １１（但しＮは直流巻線ＷＤの巻回
数を示す）Ｋ比例する出力電圧Ｖｄを発生して、これを
制御回路６へ送る。従って、電流検出回路４の出力電圧
Ｖｄと電流■！との関係は、ｖｄ： ｇ −Ｎ・１１
・・・・・・・・・・旧・・・・・（１１と
表わされ、比例定数のｇは直流励磁アンペアターン・出
力電圧変換比である。制御回路６は比較増幅器６１を具
備しておシ、その一対の入力端のうちの一方には電流検
出回路４の出力電圧Ｖｄが印加され他方には定電流制御
の基準となる基準電圧■ｏが印加されている。この基準
電圧Ｖ。は、電流１１について予め定めた値の′！を流
１１Ｇに対して、 Ｖｏ： ｇ −Ｎ・１１０ ・・・・・・・
・・・・・・・・・・・（２）の関係を満たすよう設定
しである。制御回路６は、出力電圧Ｖｄと基準電圧■ｏ
との差に比例する電圧の制御信号を定電流源３へ送シ両
者の差が零になるよう、すなわち電流１１が電流１１０
に等しくなるよう定電流源３を制御する。
定電流源３が送出する電流１１を電流検出回路４および
制御回路６によシ予め定めた値になるよう制御して、負
荷７へ電流ＬＬを供給する。すなわち、電流検出回路４
には可飽和リアクトルを有する磁気増幅器（図示省略）
などが使用され、定電流シ３が送出する電流１１は電流
検出用の直流巻線ＷＤを通ったあと、負荷分担用の抵抗
ＲＰへ流れる電流１２と、負荷７に向って流れる電流Ｉ
Ｌとに分流する。電流検出回路４は、直流巻線ＷＤのア
ンペアターンＮ・ １１（但しＮは直流巻線ＷＤの巻回
数を示す）Ｋ比例する出力電圧Ｖｄを発生して、これを
制御回路６へ送る。従って、電流検出回路４の出力電圧
Ｖｄと電流■！との関係は、ｖｄ： ｇ −Ｎ・１１
・・・・・・・・・・旧・・・・・（１１と
表わされ、比例定数のｇは直流励磁アンペアターン・出
力電圧変換比である。制御回路６は比較増幅器６１を具
備しておシ、その一対の入力端のうちの一方には電流検
出回路４の出力電圧Ｖｄが印加され他方には定電流制御
の基準となる基準電圧■ｏが印加されている。この基準
電圧Ｖ。は、電流１１について予め定めた値の′！を流
１１Ｇに対して、 Ｖｏ： ｇ −Ｎ・１１０ ・・・・・・・
・・・・・・・・・・・（２）の関係を満たすよう設定
しである。制御回路６は、出力電圧Ｖｄと基準電圧■ｏ
との差に比例する電圧の制御信号を定電流源３へ送シ両
者の差が零になるよう、すなわち電流１１が電流１１０
に等しくなるよう定電流源３を制御する。
このような定電流回路１を用いて同軸ケーブル方式ある
いは光フアイバ方式の中継装置に給電を行う場合には、
第５図（ｂ）に示すごとく複数個直列に接続しく第５図
（ｂ）には２個直列接続した場合を例示する。なおダイ
オードＤ１およびＤ２はそれぞれ定電流回路ＩＡおよび
ＩＢの動作中断時のバイパス用である。）同時運転する
冗長構成をとり、信頼度向上および負荷分担を図る。定
電流回路ＩＡおよびＩＢはいずれも第５図（ａ）と同一
の構成を有する。この場合に、定電流回路１人およびＩ
Ｂのそれぞれの定電流源３から送出される電流Ｉｌが定
電流制御精度の範囲内で変動しても、定電流回路ＩＡお
よびＩＢの一方に過大な電力負荷を分担させぬようにす
るには、以下に説明するごとく、抵抗ＲＰをある値以下
にする必要がある。
いは光フアイバ方式の中継装置に給電を行う場合には、
第５図（ｂ）に示すごとく複数個直列に接続しく第５図
（ｂ）には２個直列接続した場合を例示する。なおダイ
オードＤ１およびＤ２はそれぞれ定電流回路ＩＡおよび
ＩＢの動作中断時のバイパス用である。）同時運転する
冗長構成をとり、信頼度向上および負荷分担を図る。定
電流回路ＩＡおよびＩＢはいずれも第５図（ａ）と同一
の構成を有する。この場合に、定電流回路１人およびＩ
Ｂのそれぞれの定電流源３から送出される電流Ｉｌが定
電流制御精度の範囲内で変動しても、定電流回路ＩＡお
よびＩＢの一方に過大な電力負荷を分担させぬようにす
るには、以下に説明するごとく、抵抗ＲＰをある値以下
にする必要がある。
第６図は、第５図（ｂ）に示す従来の定電流回路の接続
時における動作特性を示す特性図である。横軸は定電流
回路ＩＡの出力電圧ｖＡを示し、縦軸は負荷７への供給
電流■Ｌを示す。電圧ｖＬｏおよび電流■Ｌｏはそれぞ
れ、負荷７の標準動作時における電圧および電流の値を
示す。実線で示した特性ＡＯおよびＢ、は、それぞれ定
電流回路ＩＡおよびＩＢの定電流源３から送出される電
流１１が所定の電流１１０に等しい場合の出力電圧対出
力電流特性を示し、電流ＩＡＯおよびＩＢｏはいずれも
電流１１０に等しい。第５図（ａＪ ｅ参照すれば明ら
かなように、 ｌｔ、＝１＋ １ｚ＝１＋ （Ｖ／Ｒｐ） ・・
・・・・・・・・・・（３）が成立し、これｋ Ｉｔ
＝ ｌｔｏの場合に定電流回路ＩＡに適用すれは、 ｌｔ、＝ ＩＡＯ（ＶＡ／ＲＰ ）
−−−−（４ｔが成立する。これを図示した
のが特性ＡＱである。
時における動作特性を示す特性図である。横軸は定電流
回路ＩＡの出力電圧ｖＡを示し、縦軸は負荷７への供給
電流■Ｌを示す。電圧ｖＬｏおよび電流■Ｌｏはそれぞ
れ、負荷７の標準動作時における電圧および電流の値を
示す。実線で示した特性ＡＯおよびＢ、は、それぞれ定
電流回路ＩＡおよびＩＢの定電流源３から送出される電
流１１が所定の電流１１０に等しい場合の出力電圧対出
力電流特性を示し、電流ＩＡＯおよびＩＢｏはいずれも
電流１１０に等しい。第５図（ａＪ ｅ参照すれば明ら
かなように、 ｌｔ、＝１＋ １ｚ＝１＋ （Ｖ／Ｒｐ） ・・
・・・・・・・・・・（３）が成立し、これｋ Ｉｔ
＝ ｌｔｏの場合に定電流回路ＩＡに適用すれは、 ｌｔ、＝ ＩＡＯ（ＶＡ／ＲＰ ）
−−−−（４ｔが成立する。これを図示した
のが特性ＡＱである。
また、負荷７の標準動作時においてはＶＢ＝■Ｌ。
−■人が成立ち、この関係式と式（３）とを定電流回路
ＩＢに適用すれば、 ＬＬ＝ＩＢＯ−（ＶＬＯ／ＲＰ）＋（ＶＡ／ＲＰ）
−−（５）が成立する。これを図示したのが特性Ｂｏで
ある。
ＩＢに適用すれば、 ＬＬ＝ＩＢＯ−（ＶＬＯ／ＲＰ）＋（ＶＡ／ＲＰ）
−−（５）が成立する。これを図示したのが特性Ｂｏで
ある。
この場合の動作点は、特性ＡｏおよびＢｏの交点Ｐｏで
与えられるが、このときの電圧ＶＡｏは明らかに電圧Ｖ
ＬＯの丁度半分であシ、定電流回路ＩＡおよびＩＢの負
荷分担は均等である。
与えられるが、このときの電圧ＶＡｏは明らかに電圧Ｖ
ＬＯの丁度半分であシ、定電流回路ＩＡおよびＩＢの負
荷分担は均等である。
他方、破線で示した特性Ａ１およびＢｌはそれぞれ、定
電流回路ＩＡおよびＩＢの定電流源３の送出電流■１が
定電流制御精度範囲の上限ｌＢｏおよび下限ｌＢ１まで
変動した場合を示す。式（３）から明らかなごとく、特
性Ａ１およびＢ、はおのおの特性ＡｏおよびＢｏ’（ｃ
”Δ１１だけ上方および下方へ平行移動した特性になる
（但し、Δ１１”ＩＡＩＩＡＯ” ＩＢＯ１１３１であ
る）。この動作特性並動に伴って、動作点も特性Ａ１お
よびＢｌの交点Ｐ。
電流回路ＩＡおよびＩＢの定電流源３の送出電流■１が
定電流制御精度範囲の上限ｌＢｏおよび下限ｌＢ１まで
変動した場合を示す。式（３）から明らかなごとく、特
性Ａ１およびＢ、はおのおの特性ＡｏおよびＢｏ’（ｃ
”Δ１１だけ上方および下方へ平行移動した特性になる
（但し、Δ１１”ＩＡＩＩＡＯ” ＩＢＯ１１３１であ
る）。この動作特性並動に伴って、動作点も特性Ａ１お
よびＢｌの交点Ｐ。
に移動し、電圧ｖＡは均等に負荷分担しているときの電
圧ＶＡＯから電圧ＶＡ１へ変動して負荷分担が不均等に
なる。この電圧ｖ人の変動分ΔＶＡ＝ＶＡｌ−ｖＡＯは
、定電流制御精度ｂ＝Δｌ＋／ｌｔｏ’？用いて、 ΔＶＡ”ＲＰ”Δｔ、：）ＬＰ＃ ｂ ・ｌｔｏ
−−−・・−（６）と弄され、定電流源３の検出電流１
ｔＯ＋その制御精度す、および抵抗ＲＰのそれぞれに比
例する犬きさになる。通常、制御精度すは使用部品の精
度や安定度の面からの制約によ、シある限度以下に小さ
くすることが不可能である。従って、負荷電流が大きな
方式で電流１ｔｏを大きくとる必要がある場合に、電圧
変動ΔＶＡを所望範囲内に抑えるためには、抵抗ＲＰを
小さくせねばならない。例えは、同軸ケーブルを用いた
アナログ伝送方式の場合の負荷電流は５０ないし１００
ｍＡ程度であるのに対し、光ファイバを用いたディジタ
ル伝送方式の場合の負荷電流はそれよシー桁高い工ない
し２人に達する。後者の場合の電圧変動Δ■Ａを、前者
の場合と同程度の範囲内に抑えるには、抵抗ＲＰを一桁
低くする必要がある。第５図（ａ）を参照すれば明らか
なように、抵抗ＲＰで消費される電力すなわち電力損失
Ｗは、 Ｗ＝ｖ／ルＰ ・・・・・・・・・・・・
・・・・・・（７）と表わされるから、上記のごとく抵
抗Ｒｐｅ−桁低くすると電力損失Ｗは一桁高くなシ、抵
抗Ｒ１が大形化すると共に１．抵抗Ｒ，の発熱量の増大
に対処するため放熱冷却手段が大規模化して、定電流回
路を大形化せざるを得ない。更に、上記の如く抵抗値を
低くすると、第５図（ｂ）に示したごとく２個直列接続
した定電流回路ＩＡおよびＩＢのうちの１個が動作中断
する障害を生じたとき、これに伴って生ずる電流ＩＬの
変動量が大きくなる。
圧ＶＡＯから電圧ＶＡ１へ変動して負荷分担が不均等に
なる。この電圧ｖ人の変動分ΔＶＡ＝ＶＡｌ−ｖＡＯは
、定電流制御精度ｂ＝Δｌ＋／ｌｔｏ’？用いて、 ΔＶＡ”ＲＰ”Δｔ、：）ＬＰ＃ ｂ ・ｌｔｏ
−−−・・−（６）と弄され、定電流源３の検出電流１
ｔＯ＋その制御精度す、および抵抗ＲＰのそれぞれに比
例する犬きさになる。通常、制御精度すは使用部品の精
度や安定度の面からの制約によ、シある限度以下に小さ
くすることが不可能である。従って、負荷電流が大きな
方式で電流１ｔｏを大きくとる必要がある場合に、電圧
変動ΔＶＡを所望範囲内に抑えるためには、抵抗ＲＰを
小さくせねばならない。例えは、同軸ケーブルを用いた
アナログ伝送方式の場合の負荷電流は５０ないし１００
ｍＡ程度であるのに対し、光ファイバを用いたディジタ
ル伝送方式の場合の負荷電流はそれよシー桁高い工ない
し２人に達する。後者の場合の電圧変動Δ■Ａを、前者
の場合と同程度の範囲内に抑えるには、抵抗ＲＰを一桁
低くする必要がある。第５図（ａ）を参照すれば明らか
なように、抵抗ＲＰで消費される電力すなわち電力損失
Ｗは、 Ｗ＝ｖ／ルＰ ・・・・・・・・・・・・
・・・・・・（７）と表わされるから、上記のごとく抵
抗Ｒｐｅ−桁低くすると電力損失Ｗは一桁高くなシ、抵
抗Ｒ１が大形化すると共に１．抵抗Ｒ，の発熱量の増大
に対処するため放熱冷却手段が大規模化して、定電流回
路を大形化せざるを得ない。更に、上記の如く抵抗値を
低くすると、第５図（ｂ）に示したごとく２個直列接続
した定電流回路ＩＡおよびＩＢのうちの１個が動作中断
する障害を生じたとき、これに伴って生ずる電流ＩＬの
変動量が大きくなる。
例えば定電流回路ＩＢの動作中断を生じてダイオードＤ
２が導通状態になシ、電圧ＶＢが零となったとき、第６
図において動作点が特性Ａｇ上の点Ｑ’ｏに移行する。
２が導通状態になシ、電圧ＶＢが零となったとき、第６
図において動作点が特性Ａｇ上の点Ｑ’ｏに移行する。
但し点Ｑ’ｏは、特性Ａ６と、負荷７の動作特性を示す
直線ＬＬ＝ （Ｖｔ、ｏ ／ ＩＬＯ） ・ＶＡ （第
６図での図示は省略した）との交点である。特性Ａｏは
勾配の絶対値が１／Ｒｐの右下）の直線であるから、Ｒ
Ｐが減少すれば点Ｑ’ｏは同図上で左下方へ移行し、負
荷７の標準動作点からの隔たりが増大する。
直線ＬＬ＝ （Ｖｔ、ｏ ／ ＩＬＯ） ・ＶＡ （第
６図での図示は省略した）との交点である。特性Ａｏは
勾配の絶対値が１／Ｒｐの右下）の直線であるから、Ｒ
Ｐが減少すれば点Ｑ’ｏは同図上で左下方へ移行し、負
荷７の標準動作点からの隔たりが増大する。
上述した従来の定電流回路は、特に負荷電流が大きい場
合に、負荷分担用抵抗での電力損失が大きく回路が大形
化すると共に、冗長構成の一部分に障害を生じたときの
負荷電流変動が大きいという大台を有する。
合に、負荷分担用抵抗での電力損失が大きく回路が大形
化すると共に、冗長構成の一部分に障害を生じたときの
負荷電流変動が大きいという大台を有する。
本発明の定電流回路は回路内の所定箇所の電流ｒ検出す
る電流検出回路と、この電流検出回路の検出値を示す信
号に応答して前記検出値が予め定められた値に収束する
ように送出電流全制御する定電流源と、負荷分担用の抵
抗とを有する定電流回路において、前記電流検出回路は
少くとも電流検出用の第１および第２の巻線を有し、こ
の第２の巻線の巻回数は前記第１の巻線の巻回数よシ多
く設定してあシ、前記定電流源の前記送出電流を前記第
１の巻Ｍを通ったあと前記抵抗に流れる第１の流路と外
部の負荷に流れる第２の流路とに分流するように接続路
を有し、前記第２の流路には前記抵抗に直列接続され且
つ前記第２の流路の電流を側流させて前記第２の巻線に
導くように接続〔実施例〕 次に、本発明について図面を参照して説明する。
る電流検出回路と、この電流検出回路の検出値を示す信
号に応答して前記検出値が予め定められた値に収束する
ように送出電流全制御する定電流源と、負荷分担用の抵
抗とを有する定電流回路において、前記電流検出回路は
少くとも電流検出用の第１および第２の巻線を有し、こ
の第２の巻線の巻回数は前記第１の巻線の巻回数よシ多
く設定してあシ、前記定電流源の前記送出電流を前記第
１の巻Ｍを通ったあと前記抵抗に流れる第１の流路と外
部の負荷に流れる第２の流路とに分流するように接続路
を有し、前記第２の流路には前記抵抗に直列接続され且
つ前記第２の流路の電流を側流させて前記第２の巻線に
導くように接続〔実施例〕 次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例を示すブロック図である
。
。
第１図に示す定電流回路２と、第５図（ａｌに示した従
来の定電流回路ｌとの相違は、電流検出回路５に第２の
直流巻線ＷＤＺを追加し、更に抵抗ＲＰへの電流１２の
分流を電流検出回路５および定電流源３の間で行い、抵
抗比Ｐに電流制限回路８を直列接続して設けたことであ
る。定電流源３が送出する電流は、負荷分担用の抵抗Ｒ
Ｐへ流れる電流１２と、第１の直流巻線ＷＤ１を通シ負
荷に向って流れる電流ｌＬとに分流する。電流制限回路
８は、抵抗比Ｐに直列に接続したツェナダイオードＺＤ
１と抵抗Ｒｇからなる並列回路の両端に電流１３を側流
するための抵抗比ＰおよびツェナダイオードＺＤ２を介
して第２の直流巻線ＷＤ２に接続した構成を有する。
来の定電流回路ｌとの相違は、電流検出回路５に第２の
直流巻線ＷＤＺを追加し、更に抵抗ＲＰへの電流１２の
分流を電流検出回路５および定電流源３の間で行い、抵
抗比Ｐに電流制限回路８を直列接続して設けたことであ
る。定電流源３が送出する電流は、負荷分担用の抵抗Ｒ
Ｐへ流れる電流１２と、第１の直流巻線ＷＤ１を通シ負
荷に向って流れる電流ｌＬとに分流する。電流制限回路
８は、抵抗比Ｐに直列に接続したツェナダイオードＺＤ
１と抵抗Ｒｇからなる並列回路の両端に電流１３を側流
するための抵抗比ＰおよびツェナダイオードＺＤ２を介
して第２の直流巻線ＷＤ２に接続した構成を有する。
電流検出回路５の出力電圧Ｗｄは、第１および第２の直
流巻線ＷＤｌおよびＷＤ２のアンペアターンの和、すな
わち（Ｎｌ・ＬＬ＋Ｎ２・Ｉａ）に比例し、Ｖｄ＝ｇ（
Ｎｔ・Ｉ １．、 ＋ Ｎ Ｚ・Ｉａ） ・・・・
・・・・・・・・（６）と表わされる。但し、Ｎｌおよ
びＮ２はそれぞれ第１および第２の直流巻線ＷＤ１およ
びＷＤ２の巻回数を示す。制御回路６は、この出力電圧
Ｖｄを受けてこれと、予め定めた値の電流１ｔｏに対し
て、■ｏ：ｇ−Ｎ１・■１ｏ・・団・・旧・・・・・（
７）で表わされる基準電圧ｖｏとの差に比例する電圧の
制御信号を定電流源３へ送り、アンペアターン（ＮｔＬ
Ｌ＋Ｎｚ１ａ）がアンペアターン（Ｎ ｌ・１ｔｏ）に
等しくなるよう定を流源３の送出電流ＩＩを制御する。
流巻線ＷＤｌおよびＷＤ２のアンペアターンの和、すな
わち（Ｎｌ・ＬＬ＋Ｎ２・Ｉａ）に比例し、Ｖｄ＝ｇ（
Ｎｔ・Ｉ １．、 ＋ Ｎ Ｚ・Ｉａ） ・・・・
・・・・・・・・（６）と表わされる。但し、Ｎｌおよ
びＮ２はそれぞれ第１および第２の直流巻線ＷＤ１およ
びＷＤ２の巻回数を示す。制御回路６は、この出力電圧
Ｖｄを受けてこれと、予め定めた値の電流１ｔｏに対し
て、■ｏ：ｇ−Ｎ１・■１ｏ・・団・・旧・・・・・（
７）で表わされる基準電圧ｖｏとの差に比例する電圧の
制御信号を定電流源３へ送り、アンペアターン（ＮｔＬ
Ｌ＋Ｎｚ１ａ）がアンペアターン（Ｎ ｌ・１ｔｏ）に
等しくなるよう定を流源３の送出電流ＩＩを制御する。
この制御により、
１Ｌ＝１１０ （Ｎ２／Ｎｌ ） ・ｌａ
−−−（８）が成立する。
−−−（８）が成立する。
さて、ツェナーダイオードＺＤ、とＺＤ２のツェナー電
圧をそれぞれＶＤｌ ＋ ＶＢ２とし、ＶＢＩ ＞ Ｖ
Ｂ２ ・・・・・・・・・・・・
（９）とすると、第２の直流巻線ＷＤ２に側流される電
流１３は抵抗Ｒｇの両端電圧（Ｖｚ＋）がツェナーダイ
オードｚＤ２のツェナー電圧（ＶＢ２）未満のときには
零である。抵抗Ｒ，の両端電圧（Ｖｚｔ）がツェナーダ
イオードＺ Ｄ２のツェナー電圧（ＶＢ２）以上であり
、かつツェナーダイオードＺＤ、のツェナー電圧（ＶＢ
Ｉ）以下の場合には第２の直流巻線ＷＤ２に流れる電流
は、）（ｐ ＞ ｋｅｇ ＞ Ｒ８で且つ、直流巻線Ｗ
Ｄｌの巻線抵抗は非常に小さいので無視すると、ｌｔ、
＝Ｌｏ （Ｎ２／Ｎｌ ） ・１ｚ＝ｌｔｏ （Ｖ
／Ｒ） −・・・・・・・・・ （１０） 但し、Ｒ＝（Ｒｐ＋Ｒｓ）／（１＋Ｎｚ／Ｎ＋） ・
・・・・１ｌｌ）が成シ立ち、■ｚ電＝■Ｂｌの時のと
きにはＩＬ＝ｌｔｏ （Ｎｚ／Ｎｔ）（ＶＢｔ／Ｒｓ
）−（シーＶＢ＋／Ｒｐ） ・・・・・・・・・（１２
）が成ｐ立つ、式（１０）および（１２）を、第６図と
同様に図示したものが第２図（ｂ）である。
圧をそれぞれＶＤｌ ＋ ＶＢ２とし、ＶＢＩ ＞ Ｖ
Ｂ２ ・・・・・・・・・・・・
（９）とすると、第２の直流巻線ＷＤ２に側流される電
流１３は抵抗Ｒｇの両端電圧（Ｖｚ＋）がツェナーダイ
オードｚＤ２のツェナー電圧（ＶＢ２）未満のときには
零である。抵抗Ｒ，の両端電圧（Ｖｚｔ）がツェナーダ
イオードＺ Ｄ２のツェナー電圧（ＶＢ２）以上であり
、かつツェナーダイオードＺＤ、のツェナー電圧（ＶＢ
Ｉ）以下の場合には第２の直流巻線ＷＤ２に流れる電流
は、）（ｐ ＞ ｋｅｇ ＞ Ｒ８で且つ、直流巻線Ｗ
Ｄｌの巻線抵抗は非常に小さいので無視すると、ｌｔ、
＝Ｌｏ （Ｎ２／Ｎｌ ） ・１ｚ＝ｌｔｏ （Ｖ
／Ｒ） −・・・・・・・・・ （１０） 但し、Ｒ＝（Ｒｐ＋Ｒｓ）／（１＋Ｎｚ／Ｎ＋） ・
・・・・１ｌｌ）が成シ立ち、■ｚ電＝■Ｂｌの時のと
きにはＩＬ＝ｌｔｏ （Ｎｚ／Ｎｔ）（ＶＢｔ／Ｒｓ
）−（シーＶＢ＋／Ｒｐ） ・・・・・・・・・（１２
）が成ｐ立つ、式（１０）および（１２）を、第６図と
同様に図示したものが第２図（ｂ）である。
第２図（ａ）および（ｂ）はそれぞれ本第１の実施例の
適用例を示すブロック図および適用例の動作特性を示す
特性図である。
適用例を示すブロック図および適用例の動作特性を示す
特性図である。
第２図（ｂ）は定電流回路２を第２図（ａ）のごとく２
個直列接続した場合の動作特性を示す。
個直列接続した場合の動作特性を示す。
第２図（ｂＪにおいて実線で示した特性ＡＯおよびＢｏ
はそれぞれ、２個直列接続した第１図に示した本第１の
実施例の定電流回路２人および２Ｂの動作特性を示し、
電流ｌＡｏおよびＩＢＯはいずれも所定の電流１ｔｏに
等しい。すなわち、特性Ａｏ（あるいはＢｏ）は式（１
０）および（１２）を定電流回路２Ａ（あるいは２Ｂ）
に適用して図示したものである。電圧ＶＡＣは、特性Ａ
ｇが式（１０）の特性から式（１２）の特性に移行する
動作点における定電流回路２人の出力電圧■Ａであり、
ＶＢは定電流回路２Ｂの出力電圧であり、 と表わされる。式（１０）および（１２）から明らかな
ように、特性Ａｏの勾配の絶対値はＶＡ＜ＶＡＣであれ
ば１／Ｒであ’）ｓ ＶＡ ＜ＶＡＣであればゼロで
ある。式（１３）を参照すれば、電圧ＶＡＣを、特性Ａ
ｏおよびＢｏの交点Ｐｏがｌ／Ｒ，の勾配（絶対値）の
部分にあシ且つ特性ＡＯおよび負荷特性（すなわち直線
ＬＬ ＝ （Ｖｔ、ｏ／ ｌｒ、ｏ ） ・ＶＡ ｏ図
示省略）の交点Ｑｏがゼロの勾配の部分にあるよう選定
することができる。第２図（ｂ）はこのように選定した
例を示しておシ、その結果として抵抗Ｒ８およびＲ１で
の電力損失を従来よりも軽減でき、更に定電流回路２人
および２Ｂのうちのいずれか一方が動作中断したときの
電流■Ｌの変動量も従来よ＃）＠：減できる。まず、定
電流制御範囲内での電流■１の変動に起因する電圧ｖＡ
の変動ΔｖＡは、本第１の実施例で電圧ｖ人の変動が特
性ＡＯおよびＢｏの１／Ｒの勾配（絶対値）の部分内で
生ずるようにしてあれば、 ΔＶＡ＝１（−Δ１．＝Ｒ−ｂ−１１ｏ・・・・旧・・
（１４）と表わされる。従来の定電流回路の場合での式
（６）と上式（１４）とを対照し且つ式（１０）を参照
すれば明らかなごとく、本実施例での抵抗値（）Ｌｓ＋
倍に等しくしたときに同じ電圧変動Δ■９になる。
はそれぞれ、２個直列接続した第１図に示した本第１の
実施例の定電流回路２人および２Ｂの動作特性を示し、
電流ｌＡｏおよびＩＢＯはいずれも所定の電流１ｔｏに
等しい。すなわち、特性Ａｏ（あるいはＢｏ）は式（１
０）および（１２）を定電流回路２Ａ（あるいは２Ｂ）
に適用して図示したものである。電圧ＶＡＣは、特性Ａ
ｇが式（１０）の特性から式（１２）の特性に移行する
動作点における定電流回路２人の出力電圧■Ａであり、
ＶＢは定電流回路２Ｂの出力電圧であり、 と表わされる。式（１０）および（１２）から明らかな
ように、特性Ａｏの勾配の絶対値はＶＡ＜ＶＡＣであれ
ば１／Ｒであ’）ｓ ＶＡ ＜ＶＡＣであればゼロで
ある。式（１３）を参照すれば、電圧ＶＡＣを、特性Ａ
ｏおよびＢｏの交点Ｐｏがｌ／Ｒ，の勾配（絶対値）の
部分にあシ且つ特性ＡＯおよび負荷特性（すなわち直線
ＬＬ ＝ （Ｖｔ、ｏ／ ｌｒ、ｏ ） ・ＶＡ ｏ図
示省略）の交点Ｑｏがゼロの勾配の部分にあるよう選定
することができる。第２図（ｂ）はこのように選定した
例を示しておシ、その結果として抵抗Ｒ８およびＲ１で
の電力損失を従来よりも軽減でき、更に定電流回路２人
および２Ｂのうちのいずれか一方が動作中断したときの
電流■Ｌの変動量も従来よ＃）＠：減できる。まず、定
電流制御範囲内での電流■１の変動に起因する電圧ｖＡ
の変動ΔｖＡは、本第１の実施例で電圧ｖ人の変動が特
性ＡＯおよびＢｏの１／Ｒの勾配（絶対値）の部分内で
生ずるようにしてあれば、 ΔＶＡ＝１（−Δ１．＝Ｒ−ｂ−１１ｏ・・・・旧・・
（１４）と表わされる。従来の定電流回路の場合での式
（６）と上式（１４）とを対照し且つ式（１０）を参照
すれば明らかなごとく、本実施例での抵抗値（）Ｌｓ＋
倍に等しくしたときに同じ電圧変動Δ■９になる。
従って、抵抗ｌｔｓおよびＲＰでの電力損失は１本実施
例でＮ１（Ｎ２を満たすように巻回数を設定低減する。
例でＮ１（Ｎ２を満たすように巻回数を設定低減する。
更に、従来の定電流回路ｌでの特性Ａ。
は第６図の実線で示すごとく一直線になるから、定電流
回路ＩＢの動作中断時における定電流回路１人の動作点
は第２図（ｂｊ上では点ｑ。になるが、本第１の実施例
では、定電流回路２Ｂの動作中断時における定電流回路
２人の動作点Ｑｏである。
回路ＩＢの動作中断時における定電流回路１人の動作点
は第２図（ｂｊ上では点ｑ。になるが、本第１の実施例
では、定電流回路２Ｂの動作中断時における定電流回路
２人の動作点Ｑｏである。
点Ｑｏは点ＱＯよシ右上方にあシ従って負荷７の標準動
作点に近付く。
作点に近付く。
以上に説明したごとく、電流検出回路５に第１の直流巻
線ＷＤｌよりも巻回数が多い第２の直流巻線ＷＤｚを追
加して設は第１および第２の直流巻線Ｗ０１およびＷＯ
２のアンペアターンが予め定めた大きさＫなるよう電流
制御を行うことによシ、負荷分担用抵抗Ｒ８およびＲＰ
の電力損失を低減でき、更に負荷分担用抵抗ＲＰに流れ
る電流を電流制限回路８で側流させた電流を第２の直流
巻線ＷＤ２に流入させることによシ、直列運転時に一方
の定電流回路が断になった場合の負荷電流変動を低減で
きる。
線ＷＤｌよりも巻回数が多い第２の直流巻線ＷＤｚを追
加して設は第１および第２の直流巻線Ｗ０１およびＷＯ
２のアンペアターンが予め定めた大きさＫなるよう電流
制御を行うことによシ、負荷分担用抵抗Ｒ８およびＲＰ
の電力損失を低減でき、更に負荷分担用抵抗ＲＰに流れ
る電流を電流制限回路８で側流させた電流を第２の直流
巻線ＷＤ２に流入させることによシ、直列運転時に一方
の定電流回路が断になった場合の負荷電流変動を低減で
きる。
第３図は本発明の第２の実施例を示すブロック図である
。
。
本第２の実施例の定電流回路は、第１の実施例の定電流
回路２で一方の出力端を接地した場合に、電流制限回路
８を接地側に接続したものである。
回路２で一方の出力端を接地した場合に、電流制限回路
８を接地側に接続したものである。
明らかに、動作原理は第１の実施例と同じであるが、第
１図における第２の直流巻線ＷＤ２にかかる電圧は本第
２の実施例の場合の方が低くなるから、直流巻線ＷＤ２
に対して従来のような高耐圧処理を施す必要がなくな９
、電流検出回路５の製作工数を減らすことができるとい
う利点がある。
１図における第２の直流巻線ＷＤ２にかかる電圧は本第
２の実施例の場合の方が低くなるから、直流巻線ＷＤ２
に対して従来のような高耐圧処理を施す必要がなくな９
、電流検出回路５の製作工数を減らすことができるとい
う利点がある。
第４図は本発明の第３の実施例を示すブロック図である
。
。
本第３の実施例の定電流回路では、基準電流工ｓを流す
だめの基準電流巻線Ｗｓを追加し設けた電流検出回路１
５によシ定電流制御を行う。基準電流巻線Ｗｓには、第
１および第２の直流巻線ＷＤｌおよびＷＯ２のアンペア
ターンの和（Ｎ１・ｌＬ＋Ｎ２・Ｉｓ）を打消す向きの
基準電流Ｉｓを、定電流源１３から供給しである。基準
電流巻線Ｗｓの巻回数をＮｓとすれば、電流検出回路１
５はアンペアターンの合成値（Ｎ、−ＩＬ＋Ｎ２−１３
Ｎｓ−１ｓ ）に比例する出力電圧Ｖｄｔ発生し、これ
を制御回路６へ送る。本第３の実施例では、制御回路６
での定電流制御基準電圧■ｏを零に設定しである。すな
わち、制御回路６は電圧ｖｄに比例する電圧の制御信号
を定電流源３へ送シ、制御信号の電圧が零になるよう、
すなわち ＬＬ＝（ＮＳ／Ｎｌ）・Ｉｓ （Ｎ２／Ｎｌ） °ｌ
ａ・・・・・・・・・（１５） の関係が成立つような電流ｌｌを送出するよう定電流源
３を制御する。式（１ｉ）は、式（８）における１１ｏ
ｔ （Ｎｓ／Ｎｔ ） ・Ｉｓで置換えた式であるか
ら、本第３の実施例でも第１の実施例と同様の定電流制
御を行うことができ、従って第１の実施例と同じ効果を
得ることができる。
だめの基準電流巻線Ｗｓを追加し設けた電流検出回路１
５によシ定電流制御を行う。基準電流巻線Ｗｓには、第
１および第２の直流巻線ＷＤｌおよびＷＯ２のアンペア
ターンの和（Ｎ１・ｌＬ＋Ｎ２・Ｉｓ）を打消す向きの
基準電流Ｉｓを、定電流源１３から供給しである。基準
電流巻線Ｗｓの巻回数をＮｓとすれば、電流検出回路１
５はアンペアターンの合成値（Ｎ、−ＩＬ＋Ｎ２−１３
Ｎｓ−１ｓ ）に比例する出力電圧Ｖｄｔ発生し、これ
を制御回路６へ送る。本第３の実施例では、制御回路６
での定電流制御基準電圧■ｏを零に設定しである。すな
わち、制御回路６は電圧ｖｄに比例する電圧の制御信号
を定電流源３へ送シ、制御信号の電圧が零になるよう、
すなわち ＬＬ＝（ＮＳ／Ｎｌ）・Ｉｓ （Ｎ２／Ｎｌ） °ｌ
ａ・・・・・・・・・（１５） の関係が成立つような電流ｌｌを送出するよう定電流源
３を制御する。式（１ｉ）は、式（８）における１１ｏ
ｔ （Ｎｓ／Ｎｔ ） ・Ｉｓで置換えた式であるか
ら、本第３の実施例でも第１の実施例と同様の定電流制
御を行うことができ、従って第１の実施例と同じ効果を
得ることができる。
本第３の実施例の定電流回路を３個以上直列運転する場
合も、同様な効果が得られることは明らかである。また
電流制限回路８は第１図に例示し ４た回路形式に限
定せず、流入する電流Ｉ２が予め定めた電流Ｉ２０以下
のときにはそのまま第２の直流巻線〜ｖＤ２に側流させ
、電流１２が予め定めた電流１２Ｇを超えたときにはそ
のうち電流１２０だけを第２の直流巻線ＷＤ２に側流さ
せるように構成した回路であれば、同じ効果が得られる
ことは明らかである。
合も、同様な効果が得られることは明らかである。また
電流制限回路８は第１図に例示し ４た回路形式に限
定せず、流入する電流Ｉ２が予め定めた電流Ｉ２０以下
のときにはそのまま第２の直流巻線〜ｖＤ２に側流させ
、電流１２が予め定めた電流１２Ｇを超えたときにはそ
のうち電流１２０だけを第２の直流巻線ＷＤ２に側流さ
せるように構成した回路であれば、同じ効果が得られる
ことは明らかである。
以上説明したように本発明は、電流検出回路に第１の直
流巻線よりも巻回数が多い第２の直流巻線を追加して設
は第１および第２の直流巻線のアンペアターンが予め定
めた大きさになるようｔ流制御を行うことにより、負荷
分担用抵抗の電力損失を低減でき、更に負荷分担用抵抗
に流れる電流を電流制限回路で１ｌｌｌＩ流させた電流
を第２の直流巻線に流入させることによシ、例えば二個
直列連転時に一方の定電流回路が断になった場合の負荷
電流変動を低減できる効果がある。
流巻線よりも巻回数が多い第２の直流巻線を追加して設
は第１および第２の直流巻線のアンペアターンが予め定
めた大きさになるようｔ流制御を行うことにより、負荷
分担用抵抗の電力損失を低減でき、更に負荷分担用抵抗
に流れる電流を電流制限回路で１ｌｌｌＩ流させた電流
を第２の直流巻線に流入させることによシ、例えば二個
直列連転時に一方の定電流回路が断になった場合の負荷
電流変動を低減できる効果がある。
第１図は本発明の第１の実施例を示すブロック図、第２
図（ａ）および（ｂ）はそれぞれ本第１の実施例の適用
例を示すブロック図および適用例の動作特性を示す特性
図、第３図および第４図はそれぞれ本発明の第２および
第３の実施例を示すブロック図、第５図（ａ）および（
ｂ）はそれぞれ従来の定電流回路の構成例および使用例
を示すブロック図、第６図は第５図（ｂ）に示す従来の
定電流回路の接続時における動作特性を示す特性図であ
る。 １、ＩＡ、ＩＢ、２，２Ａ、２１：ｌ・・・・・・定電
流回路、３゜１３・・・・・・定電流源、４，５．１５
・・・・・・電流検出回路、６・・・・・・制御回路、
７・・・・・・負荷、８・・・・・・電流制限回路、Ｗ
Ｄ 、 ＷＤ、 、〜νＤ２・・・・・・直流巻線、Ｗ
ｓ・・・・・・基準電流巻線、凡Ｓ＋ｌ′ＬＰ・・・・
・・抵抗、Ｄ、、Ｄ２・・・・・・ダイオード。 代理人 弁理士 内 原 晋 差 Ｉ 廚 （ａ−リ （ｂ〕 ＄ ２ 圀 ＄ ３ ＷＪ 手 ４ 固 （ａ−） 茅、５ｒｇＪ ’ Ｉ／Ａｏ Ｖｓｔ 臨電圧Ｘ
／Ａ □ 箒 乙 回
図（ａ）および（ｂ）はそれぞれ本第１の実施例の適用
例を示すブロック図および適用例の動作特性を示す特性
図、第３図および第４図はそれぞれ本発明の第２および
第３の実施例を示すブロック図、第５図（ａ）および（
ｂ）はそれぞれ従来の定電流回路の構成例および使用例
を示すブロック図、第６図は第５図（ｂ）に示す従来の
定電流回路の接続時における動作特性を示す特性図であ
る。 １、ＩＡ、ＩＢ、２，２Ａ、２１：ｌ・・・・・・定電
流回路、３゜１３・・・・・・定電流源、４，５．１５
・・・・・・電流検出回路、６・・・・・・制御回路、
７・・・・・・負荷、８・・・・・・電流制限回路、Ｗ
Ｄ 、 ＷＤ、 、〜νＤ２・・・・・・直流巻線、Ｗ
ｓ・・・・・・基準電流巻線、凡Ｓ＋ｌ′ＬＰ・・・・
・・抵抗、Ｄ、、Ｄ２・・・・・・ダイオード。 代理人 弁理士 内 原 晋 差 Ｉ 廚 （ａ−リ （ｂ〕 ＄ ２ 圀 ＄ ３ ＷＪ 手 ４ 固 （ａ−） 茅、５ｒｇＪ ’ Ｉ／Ａｏ Ｖｓｔ 臨電圧Ｘ
／Ａ □ 箒 乙 回
Claims (1)
- 回路内の所定箇所の電流を検出する電流検出回路と、こ
の電流検出回路の検出値を示す信号に応答して前記検出
値が予め定められた値に収束するように送出電流を制御
する定電流源と、負荷分担用の抵抗とを有する定電流回
路において、前記電流検出回路は少くとも電流検出用の
第１および第２の巻線を有し、この第２の巻線の巻回数
は前記第１の巻線の巻回数よりも多く設定してあり、前
記定電流源の前記送出電流を前記第１の巻線を通ったあ
と前記抵抗に流れる第１の流路と外部の負荷に流れる第
２の流路とに分流するように接続路を有し、前記第２の
流路には前記抵抗に直列接続され且つ前記第２の流路の
電流を側流させて前記第２の巻線に導くように接続され
ており前記側流する電流を予め設定した値以内に制限す
る電流制限回路を備えたことを特徴とする定電流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982788A JPH01298414A (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12982788A JPH01298414A (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298414A true JPH01298414A (ja) | 1989-12-01 |
Family
ID=15019206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12982788A Pending JPH01298414A (ja) | 1988-05-26 | 1988-05-26 | 定電流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298414A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027891A1 (fr) * | 2000-09-28 | 2002-04-04 | Ntt Data Corporation | Dispositif de regulation de courant et procede de regulation de courant |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205729A (ja) * | 1984-03-30 | 1985-10-17 | Nec Corp | 定電流回路 |
-
1988
- 1988-05-26 JP JP12982788A patent/JPH01298414A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205729A (ja) * | 1984-03-30 | 1985-10-17 | Nec Corp | 定電流回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002027891A1 (fr) * | 2000-09-28 | 2002-04-04 | Ntt Data Corporation | Dispositif de regulation de courant et procede de regulation de courant |
| US6879061B2 (en) | 2000-09-28 | 2005-04-12 | Ntt Data Ex Techno Corp | Current adjusting apparatus and current adjusting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723915A (en) | Solid state power controller | |
| CA2427062C (en) | Flow control device | |
| US3523232A (en) | Jerk,acceleration,and velocity limited position pattern generator for an elevator system | |
| JPH01298414A (ja) | 定電流回路 | |
| EP0493579B1 (en) | Dual shunt current regulator | |
| US4536686A (en) | Electric motor fault and dynamic braking protection system | |
| JPH07501200A (ja) | 供給電流をレギュレートするための装置 | |
| US5233543A (en) | Device for generating a current corresponding to a quantity supplied to the device | |
| JPH01297710A (ja) | 定電流回路 | |
| US3026470A (en) | Control apparatus | |
| US2810876A (en) | Regulated rectifier | |
| JPS6142017A (ja) | 定電流回路 | |
| JPS60205730A (ja) | 定電流回路 | |
| JPH077309B2 (ja) | 定電流回路 | |
| JPH02208708A (ja) | 電流バランス回路 | |
| JPS6148012A (ja) | 定電流回路 | |
| JPS61292714A (ja) | 定電流回路 | |
| JPS61292715A (ja) | 定電流回路 | |
| US3320507A (en) | Ir compensation for direct current motor control | |
| JP2597592B2 (ja) | 超電導トランスの監視装置 | |
| JPH0756611B2 (ja) | 定電流回路 | |
| US3366839A (en) | Protective device for gas- or fluidinsulated cascade transformers | |
| JPH0545116Y2 (ja) | ||
| JPH0335789B2 (ja) | ||
| JPS60196822A (ja) | 定電流回路 |