JPH01298743A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01298743A JPH01298743A JP63128398A JP12839888A JPH01298743A JP H01298743 A JPH01298743 A JP H01298743A JP 63128398 A JP63128398 A JP 63128398A JP 12839888 A JP12839888 A JP 12839888A JP H01298743 A JPH01298743 A JP H01298743A
- Authority
- JP
- Japan
- Prior art keywords
- alloy
- layer
- wiring
- alloy layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に半導体集積回路用Ａ
ｌ配線の信頼性向上に適用して有効な技術に関するもの
である。
ｌ配線の信頼性向上に適用して有効な技術に関するもの
である。
従来より、半導体基板上に形成される集積回路の配線材
料には、電気抵抗が低い、シリコン（Ｓｌ）酸化膜との
密着性が良い、加工が容易である、などの理由からアル
ミニウム（八りが用いられてきたが、集積回路の高密度
化に伴う配線パターンの微細化とともに、エレクトロマ
イグレーションやストレスマイグレーンヨンに起因する
Ａｌ配線の信頼性低下が顕著になってきた。
料には、電気抵抗が低い、シリコン（Ｓｌ）酸化膜との
密着性が良い、加工が容易である、などの理由からアル
ミニウム（八りが用いられてきたが、集積回路の高密度
化に伴う配線パターンの微細化とともに、エレクトロマ
イグレーションやストレスマイグレーンヨンに起因する
Ａｌ配線の信頼性低下が顕著になってきた。
その対策として、例えば株式会社サイエンスフォーラム
、昭和５８年１１月２８日発行、「超ＬＳＩハンドブッ
クＪＰ１２３〜Ｐ１３０などに記載があるように、Ａｌ
にＳｌやＣｕなどを添加した配線構造や、タングステン
（Ｗ）などの高融点金属またはそのシリサイドとＡｌと
を積層した配線構造などが提案されている。
、昭和５８年１１月２８日発行、「超ＬＳＩハンドブッ
クＪＰ１２３〜Ｐ１３０などに記載があるように、Ａｌ
にＳｌやＣｕなどを添加した配線構造や、タングステン
（Ｗ）などの高融点金属またはそのシリサイドとＡｌと
を積層した配線構造などが提案されている。
本発明者は、上記Ａｌｌ綿線耐エレクトロマイグレーン
ヨン特性や耐ストレスマイグレーション特性について検
討し、Ａｌ−３ｉ合金に約１〜３％程度のパラジウム（
Ｐｄ）を添加した合金を用いることにより、Ａｌ配線の
耐エレクトロマイグレーション特性や耐ストレスマイグ
レーション特性が顕著に向上する、という知見を得た。
ヨン特性や耐ストレスマイグレーション特性について検
討し、Ａｌ−３ｉ合金に約１〜３％程度のパラジウム（
Ｐｄ）を添加した合金を用いることにより、Ａｌ配線の
耐エレクトロマイグレーション特性や耐ストレスマイグ
レーション特性が顕著に向上する、という知見を得た。
ところが、その反面、上記Ａβ−Ｐｄ−３ｉ合金は、そ
のボンダビリティが低いために、ＡＲ、ＡｕあるいはＣ
ｕなどからなるワイヤを電極パッドにボンディングする
と、電極パッドとワイヤとの間における接続の信頼性が
低下してしまうという欠点がある。
のボンダビリティが低いために、ＡＲ、ＡｕあるいはＣ
ｕなどからなるワイヤを電極パッドにボンディングする
と、電極パッドとワイヤとの間における接続の信頼性が
低下してしまうという欠点がある。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、′電極パッドのボンダビリティを低下
させず、しかも、配線の耐エレクトロマイグレーション
特性や耐ストレスマイグレーション特性を向上させるこ
とのできる技術を提供することにある。
り、その目的は、′電極パッドのボンダビリティを低下
させず、しかも、配線の耐エレクトロマイグレーション
特性や耐ストレスマイグレーション特性を向上させるこ
とのできる技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴とは、本
明細書の記述および添付図面かろ明らかになるであろう
。
明細書の記述および添付図面かろ明らかになるであろう
。
本願において開示される発明のうち代表的なもののＪｌ
要を簡単に説明すれば、次の通りである。
要を簡単に説明すれば、次の通りである。
すなわち、下層をＡＲ−Ｐｄ−５ｉからなる第１のΔ１
合金で、また上層をＡｌ−３ｉからなる第２の合金でそ
れぞれ構成した配線構造、または上記第１のＡｌ合金層
と第２のＡβ合金層との間にシリサイド層を介在させた
配線構造を備えた半導体装置である。
合金で、また上層をＡｌ−３ｉからなる第２の合金でそ
れぞれ構成した配線構造、または上記第１のＡｌ合金層
と第２のＡβ合金層との間にシリサイド層を介在させた
配線構造を備えた半導体装置である。
配線の下層をＡｊ！−Ｐｄ−３ｉ合金で構成することに
より、配線の耐エレクトロマイグレーション特性や耐ス
トレスマイグレーション特性が向上し、上層をＡｌ−３
ｉ合金で構成することにより、ボンダビリティの低下が
防止される。
より、配線の耐エレクトロマイグレーション特性や耐ス
トレスマイグレーション特性が向上し、上層をＡｌ−３
ｉ合金で構成することにより、ボンダビリティの低下が
防止される。
また、上記Ａｌ−Ｐｄ−３ｉ合金層とＡＲ−５１合金層
との間にシリサイド層を介在させることにより、アニー
ル処理の際などに、Ａ Ｊ −Ｐ ｄ −Ｓ１合余生の
ＰｄがＡＲ−３ｉ合金中に拡散してボンダビリティを低
下させるのを防止することができる。
との間にシリサイド層を介在させることにより、アニー
ル処理の際などに、Ａ Ｊ −Ｐ ｄ −Ｓ１合余生の
ＰｄがＡＲ−３ｉ合金中に拡散してボンダビリティを低
下させるのを防止することができる。
第１図は、本発明の一実施例である半導体装置を示す半
導体基板の要部断面図、第２図は、この半導体基板上に
形成された配線の拡大断面図である。
導体基板の要部断面図、第２図は、この半導体基板上に
形成された配線の拡大断面図である。
第１図に示すように、ｐ形シリコン単結晶からなる基板
ｌの主面には、Ｓｉｎ、からなるフィールド＠縁膜２が
形成され、このフィールド絶縁膜２で囲まれた領域には
、ソース・ドレイン電極を構成するｎ形拡散層３と、ポ
リシリコンなどからなるキャパシタ電極４と、同じくポ
リノリコンなどからなるゲート電画５とからなるメモリ
セルが形成されている。
ｌの主面には、Ｓｉｎ、からなるフィールド＠縁膜２が
形成され、このフィールド絶縁膜２で囲まれた領域には
、ソース・ドレイン電極を構成するｎ形拡散層３と、ポ
リシリコンなどからなるキャパシタ電極４と、同じくポ
リノリコンなどからなるゲート電画５とからなるメモリ
セルが形成されている。
上記フィールド絶縁膜２およびメモリセルは、リンケイ
酸ガラス（ＰＳＧ）やホウ素リンケイ酸ガラス（ＢＰＳ
Ｇ）などからなる層間絶縁膜６によって被覆され、この
層間絶縁膜６の表面には、Ａｐ金合金らなる配線７がパ
ターン形成されている。
酸ガラス（ＰＳＧ）やホウ素リンケイ酸ガラス（ＢＰＳ
Ｇ）などからなる層間絶縁膜６によって被覆され、この
層間絶縁膜６の表面には、Ａｐ金合金らなる配線７がパ
ターン形成されている。
基板１の最上層には、ＰＳＧやＳ １ｚＮｔかろなるバ
ッ／ベーンヨン膜８が被着され、その一部を開孔して形
成された電極パッド９には、八β１．へＵあるいはＣｕ
などからなるワイヤ１０がボンディングされている。
ッ／ベーンヨン膜８が被着され、その一部を開孔して形
成された電極パッド９には、八β１．へＵあるいはＣｕ
などからなるワイヤ１０がボンディングされている。
上記Ａｆ金合金らなる配線７は、第２図に示すように、
その下層がＡＲに約１％のＳｉと、約１〜３％のＰｄと
を添加したＡｅ−Ｐｄ−３ｉ合金層１１で構成され、上
層がＡｊ＋に約１％のＳｉを添加したＡｌ２−３ｉ合金
層１２で構成された二層構造を有。ている。
その下層がＡＲに約１％のＳｉと、約１〜３％のＰｄと
を添加したＡｅ−Ｐｄ−３ｉ合金層１１で構成され、上
層がＡｊ＋に約１％のＳｉを添加したＡｌ２−３ｉ合金
層１２で構成された二層構造を有。ている。
このように、配線７の一部をＡＲ−Ｐｄ−５ｉ合金層１
１で構成することにより、配線７の耐エレクトロマイグ
レーション特性や耐ストレスマイグレーション特性が向
上する、という効果が得られる。
１で構成することにより、配線７の耐エレクトロマイグ
レーション特性や耐ストレスマイグレーション特性が向
上する、という効果が得られる。
また、このＡＲ−Ｐｄ−３ｉ合金層１１は、上記したＡ
ｊ＋、ＡｕあるいはＣｕなどからなるワイヤ１０に対す
るボンダビリティが低い、という欠点を有しているが、
その上、腎にＡｌ７−５ｉ合金層１２を積層することに
より、１屑パッド９のボンダビリティの低下を防止でき
る、という効果が１１）られる。
ｊ＋、ＡｕあるいはＣｕなどからなるワイヤ１０に対す
るボンダビリティが低い、という欠点を有しているが、
その上、腎にＡｌ７−５ｉ合金層１２を積層することに
より、１屑パッド９のボンダビリティの低下を防止でき
る、という効果が１１）られる。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
例えば、前記実施例の配線７は、Ａｌ１−Ｐｄ−８】合
金層１１とＡＡ−３ｉ合金層１２との二層構造であるが
、第３図に示すように、ＡＡ−Ｐｄ−３ｉ合金層１１と
、Ａｌ−３ｉ合金層１２との間にＷ Ｓ ｌ １１やＭ
ｏＳｉ、などからなるシリサイド層１３を介在させた三
層構造とすることもできる。
金層１１とＡＡ−３ｉ合金層１２との二層構造であるが
、第３図に示すように、ＡＡ−Ｐｄ−３ｉ合金層１１と
、Ａｌ−３ｉ合金層１２との間にＷ Ｓ ｌ １１やＭ
ｏＳｉ、などからなるシリサイド層１３を介在させた三
層構造とすることもできる。
このようにすると、半導体ウェハのアニール処理の際な
どにＡＡ−Ｐｄ−３ｉ合金層ｌｌ中のＰｄがＡｊ！−５
ｉ合金層１２中に拡散するのを防止することができるた
め、電極パッド９のボンダビリティの低下をより確実に
防止できる、という効果が得られる。
どにＡＡ−Ｐｄ−３ｉ合金層ｌｌ中のＰｄがＡｊ！−５
ｉ合金層１２中に拡散するのを防止することができるた
め、電極パッド９のボンダビリティの低下をより確実に
防止できる、という効果が得られる。
本願において開示される発明のうち代表的なものによっ
て得ちれる効果を簡単に説明すれば、下記の通りである
。
て得ちれる効果を簡単に説明すれば、下記の通りである
。
すなわち、下層をＡｌ−Ｐｄ−３ｉからなる第１のＡｆ
金合金、また上層をΔ１−３ｉからなる第２のＡＡ金合
金それぞれ構成した配線構造とすることにより、電極パ
ッドのボンダビリティを低下させず、しかも、配線の耐
エレクトロマイグレーション特性や耐ストレスマイグレ
ーション特性を向上させることができる。
金合金、また上層をΔ１−３ｉからなる第２のＡＡ金合
金それぞれ構成した配線構造とすることにより、電極パ
ッドのボンダビリティを低下させず、しかも、配線の耐
エレクトロマイグレーション特性や耐ストレスマイグレ
ーション特性を向上させることができる。
また、その際、Δ１−Ｐｄ−３ｉ合金層とＡＡ−５ｉ合
金層との間にシリサイド層を介在させることにより、電
極パッドのボンダビリティの低下をより確実に防止する
ことができる。
金層との間にシリサイド層を介在させることにより、電
極パッドのボンダビリティの低下をより確実に防止する
ことができる。
第１図は本発明の一実施例である半導体装置を示す半導
体基板の要部断面図、 第２図はこの半導体基板上に形成された配線の拡大断面
図、 第３図は本発明の他の実施例における半導体基板上に形
成された配線の拡大断面図である。 １・・・半導体基板、２・・・フィールド絶措膜、３・
・・ｎ形拡散層、４・・・キャパンタ電極、５・・・ゲ
ート電極、６・・・層間絶縁膜、７・・・配置１．８・
・・パッシベーション膜、９・・・電極パッド、１０・
・・ワイヤ、１１・・・、へ１−Ｐｄ−３ｉ合金居、１
２・・・ＡＡ−８１合金層、１３・・・シリサイド層。 代理人 弁理士 小 川 勝 男 第１図 第２３ 第３図
体基板の要部断面図、 第２図はこの半導体基板上に形成された配線の拡大断面
図、 第３図は本発明の他の実施例における半導体基板上に形
成された配線の拡大断面図である。 １・・・半導体基板、２・・・フィールド絶措膜、３・
・・ｎ形拡散層、４・・・キャパンタ電極、５・・・ゲ
ート電極、６・・・層間絶縁膜、７・・・配置１．８・
・・パッシベーション膜、９・・・電極パッド、１０・
・・ワイヤ、１１・・・、へ１−Ｐｄ−３ｉ合金居、１
２・・・ＡＡ−８１合金層、１３・・・シリサイド層。 代理人 弁理士 小 川 勝 男 第１図 第２３ 第３図
Claims (1)
- 【特許請求の範囲】 １、集積回路の配線材料にＡｌ合金を用いた半導体装置
であって、前記Ａｌ合金からなる配線の下層を第１のＡ
ｌ合金で、また上層を前記第１のＡｌ合金と異なる添加
元素を用いた第２のＡｌ合金でそれぞれ構成したことを
特徴とする半導体装置。 ２、第１のＡｌ合金層と第２のＡｌ合金層との間にシリ
サイド層を介在させたことを特徴とする請求項１記載の
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128398A JPH01298743A (ja) | 1988-05-27 | 1988-05-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128398A JPH01298743A (ja) | 1988-05-27 | 1988-05-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298743A true JPH01298743A (ja) | 1989-12-01 |
Family
ID=14983815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128398A Pending JPH01298743A (ja) | 1988-05-27 | 1988-05-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298743A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333573B1 (ko) * | 1997-02-21 | 2002-06-20 | 가네꼬 히사시 | 전극용금속합금을구비한반도체장치 |
| US7656045B2 (en) * | 2006-02-23 | 2010-02-02 | Freescale Semiconductor, Inc. | Cap layer for an aluminum copper bond pad |
-
1988
- 1988-05-27 JP JP63128398A patent/JPH01298743A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333573B1 (ko) * | 1997-02-21 | 2002-06-20 | 가네꼬 히사시 | 전극용금속합금을구비한반도체장치 |
| US7656045B2 (en) * | 2006-02-23 | 2010-02-02 | Freescale Semiconductor, Inc. | Cap layer for an aluminum copper bond pad |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650002B1 (en) | Semiconductor device having active element connected to an electrode metal pad via a barrier metal layer and interlayer insulating film | |
| US5061985A (en) | Semiconductor integrated circuit device and process for producing the same | |
| JP2002532882A (ja) | 集積回路デバイス | |
| US12341120B2 (en) | Semiconductor chip and semiconductor device including a copper pillar and an intermediate layer | |
| CN102379036A (zh) | 半导体器件及其制造方法 | |
| CN101390202B (zh) | 用于铝铜键合焊盘的盖层 | |
| JPH02222148A (ja) | 半導体装置 | |
| JP3514314B2 (ja) | 半導体装置およびその製造方法 | |
| JP3207347B2 (ja) | 半導体装置 | |
| US20050215048A1 (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
| US7351651B2 (en) | Structure and method for contact pads having a recessed bondable metal plug over of copper-metallized integrated circuits | |
| JPH01298743A (ja) | 半導体装置 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JPS6322464B2 (ja) | ||
| JPS63293930A (ja) | 半導体装置における電極 | |
| JP2947800B2 (ja) | 半導体装置 | |
| JPS615561A (ja) | 半導体装置 | |
| JP2987905B2 (ja) | 半導体装置 | |
| JPH07201909A (ja) | 半導体装置 | |
| US7037754B2 (en) | Semiconductor chip and method of producing the same | |
| WO2005062367A1 (en) | I/o sites for probe test and wire bond | |
| JPS615562A (ja) | 半導体装置 | |
| JPH0513584A (ja) | 半導体装置およびその製造方法 | |
| JP2945010B2 (ja) | 半導体装置 | |
| JPH0263169A (ja) | 半導体装置 |