JPH06177200A - 半導体集積回路装置の形成方法 - Google Patents
半導体集積回路装置の形成方法Info
- Publication number
- JPH06177200A JPH06177200A JP4329104A JP32910492A JPH06177200A JP H06177200 A JPH06177200 A JP H06177200A JP 4329104 A JP4329104 A JP 4329104A JP 32910492 A JP32910492 A JP 32910492A JP H06177200 A JPH06177200 A JP H06177200A
- Authority
- JP
- Japan
- Prior art keywords
- film
- laminated wiring
- layer
- bonding pad
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 積層配線１０と同一構造で形成されるボンデ
ィングパッドがパッシベーション膜１１のボンディング
開口１１Ｈから露出する半導体集積回路装置において、
前記ボンディングパッドの表面のボンダビリティを向上
しかつボンディングパッドの表面の反射率を向上する。 【構成】 前記半導体集積回路装置において、前記積層
配線１０及びボンディングパッドのアルミニウム合金膜
１０Ｂとキャップメタル膜（ＴｉＷ膜，Ｗ膜，ＴｉＮ
膜）１０Ｃとの間に酸化物層１０Ｄを形成し、ボンディ
ング開口１１Ｈ形成後にボンディングパッドのキャップ
メタル膜１０Ｃ、酸化物層１０Ｄの夫々を順次除去す
る。
ィングパッドがパッシベーション膜１１のボンディング
開口１１Ｈから露出する半導体集積回路装置において、
前記ボンディングパッドの表面のボンダビリティを向上
しかつボンディングパッドの表面の反射率を向上する。 【構成】 前記半導体集積回路装置において、前記積層
配線１０及びボンディングパッドのアルミニウム合金膜
１０Ｂとキャップメタル膜（ＴｉＷ膜，Ｗ膜，ＴｉＮ
膜）１０Ｃとの間に酸化物層１０Ｄを形成し、ボンディ
ング開口１１Ｈ形成後にボンディングパッドのキャップ
メタル膜１０Ｃ、酸化物層１０Ｄの夫々を順次除去す
る。
Description
【０００１】
【産業上の利用分野】本発明は配線形成技術に関する。
特に、本発明は、積層配線に結線されかつ同一断面構造
を有するボンディングパッドを被覆するパッシベーショ
ン膜にボンディング開口を形成する半導体集積回路装置
の配線形成技術に適用して有効な技術に関する。
特に、本発明は、積層配線に結線されかつ同一断面構造
を有するボンディングパッドを被覆するパッシベーショ
ン膜にボンディング開口を形成する半導体集積回路装置
の配線形成技術に適用して有効な技術に関する。
【０００２】
【従来の技術】シリコンデバイスとしての半導体集積回
路装置は半導体素子間の結線にアルミニウム合金配線が
使用される。このアルミニウム合金配線は純アルミニウ
ムにエレクトロマイグレーション耐性を高めるＣｕ、ア
ロイスパイク耐性を高めるＳｉの夫々が添加される。
路装置は半導体素子間の結線にアルミニウム合金配線が
使用される。このアルミニウム合金配線は純アルミニウ
ムにエレクトロマイグレーション耐性を高めるＣｕ、ア
ロイスパイク耐性を高めるＳｉの夫々が添加される。
【０００３】製造プロセスにおける最小加工寸法が０.
８〔μｍ〕所謂０.８〔μｍ〕プロセスの世代に移行す
ると、アルミニウム合金配線の単層からアルミニウム合
金膜を配線の主層とした積層配線が採用される。この積
層配線はアルミニウム合金膜の下層にバリアメタル膜、
上層にキャップメタル膜の夫々が積層される。
８〔μｍ〕所謂０.８〔μｍ〕プロセスの世代に移行す
ると、アルミニウム合金配線の単層からアルミニウム合
金膜を配線の主層とした積層配線が採用される。この積
層配線はアルミニウム合金膜の下層にバリアメタル膜、
上層にキャップメタル膜の夫々が積層される。
【０００４】バリアメタル膜は、シリコン基板のＳｉ、
アルミニウム合金膜のアルミニウムの夫々の相互拡散を
防止する目的で形成され、高融点金属珪化膜具体的には
ＭｏＳｉ2 膜が使用される。キャップメタル膜は、アル
ミニウムヒルロックを防止する目的もあるが、一般的に
はアルミニウム合金膜のパターンニングの際の詳細には
フォトリソグラフィ技術のフォトレジスト膜の露光時の
回析現象（ハレーション）を減少する目的で形成され
る。このため、キャップメタル膜はアルミニウム合金膜
の表面の反射率に比べて低い反射率を有する材料、通常
は同一スパッタ装置内（同一真空系内）で処理を行いか
つ製造プロセスの工程数を削減することを目的としてＭ
ｏＳｉ2 膜が使用される。
アルミニウム合金膜のアルミニウムの夫々の相互拡散を
防止する目的で形成され、高融点金属珪化膜具体的には
ＭｏＳｉ2 膜が使用される。キャップメタル膜は、アル
ミニウムヒルロックを防止する目的もあるが、一般的に
はアルミニウム合金膜のパターンニングの際の詳細には
フォトリソグラフィ技術のフォトレジスト膜の露光時の
回析現象（ハレーション）を減少する目的で形成され
る。このため、キャップメタル膜はアルミニウム合金膜
の表面の反射率に比べて低い反射率を有する材料、通常
は同一スパッタ装置内（同一真空系内）で処理を行いか
つ製造プロセスの工程数を削減することを目的としてＭ
ｏＳｉ2 膜が使用される。
【０００５】最近の０.５〔μｍ〕プロセスの世代にお
いては、前記積層配線の下層のバリアメタル膜、上層の
キャップメタル膜のいずれもＭｏＳｉ2 膜に変えて２種
類の高融点金属の合金つまりＴｉＷ膜が使用される。こ
のＴｉＷ膜は、ＭｏＳｉ2 膜をバリアメタル膜として使
用した場合に発生するアルミニウム合金膜中のＳｉの析
出を防止でき、しかもエレクトロマイグレーション耐性
がＭｏＳｉ2 膜に比べて優れている。
いては、前記積層配線の下層のバリアメタル膜、上層の
キャップメタル膜のいずれもＭｏＳｉ2 膜に変えて２種
類の高融点金属の合金つまりＴｉＷ膜が使用される。こ
のＴｉＷ膜は、ＭｏＳｉ2 膜をバリアメタル膜として使
用した場合に発生するアルミニウム合金膜中のＳｉの析
出を防止でき、しかもエレクトロマイグレーション耐性
がＭｏＳｉ2 膜に比べて優れている。
【０００６】このＴｉＷ膜、アルミニウム合金膜、Ｔｉ
Ｗ膜の夫々を順次積層した積層配線は半導体集積回路装
置の多層配線構造の最終配線層にも配置されかつボンデ
ィングパッド（外部端子）としても使用される。このボ
ンディングパッドはその表面上を被覆するファイナルパ
ッシベーション膜（最終保護膜）に形成されたボンディ
ング開口を通してワイヤがボンディングされる。ワイヤ
としては例えばＡｕワイヤが使用される。
Ｗ膜の夫々を順次積層した積層配線は半導体集積回路装
置の多層配線構造の最終配線層にも配置されかつボンデ
ィングパッド（外部端子）としても使用される。このボ
ンディングパッドはその表面上を被覆するファイナルパ
ッシベーション膜（最終保護膜）に形成されたボンディ
ング開口を通してワイヤがボンディングされる。ワイヤ
としては例えばＡｕワイヤが使用される。
【０００７】前記ボンディングパッドは、半導体集積回
路装置の製造プロセスにおいて、前記積層配線と同一製
造工程で形成されかつ同一断面構造で構成されるが、ボ
ンディング開口を形成した後にこのボンディング開口を
マスクとしてエッチングにより上層のキャップメタル膜
が除去される。このキャップメタル膜の除去はボンディ
ングパッドとワイヤとの間のボンダビリティの向上を目
的として行われる。また、キャップメタル膜は、ワイヤ
をボンディングする際のボンダー（ワイヤボンディング
装置）の位置検出を行うことを目的として除去される。
路装置の製造プロセスにおいて、前記積層配線と同一製
造工程で形成されかつ同一断面構造で構成されるが、ボ
ンディング開口を形成した後にこのボンディング開口を
マスクとしてエッチングにより上層のキャップメタル膜
が除去される。このキャップメタル膜の除去はボンディ
ングパッドとワイヤとの間のボンダビリティの向上を目
的として行われる。また、キャップメタル膜は、ワイヤ
をボンディングする際のボンダー（ワイヤボンディング
装置）の位置検出を行うことを目的として除去される。
【０００８】
【発明が解決しようとする課題】しかしながら、本発明
者は、前記半導体集積回路装置の配線形成技術におい
て、下記の問題点を見出した。
者は、前記半導体集積回路装置の配線形成技術におい
て、下記の問題点を見出した。
【０００９】半導体集積回路装置の多層配線構造の最終
配線層にＴｉＷ膜、アルミニウム合金膜、ＴｉＷ膜の夫
々を順次積層した積層配線を配置した場合、アルミニウ
ム合金膜とＴｉＷ膜との間の界面にアルミニウム、Ｔｉ
及びＷの３元化化合物（合金化化合物）が生成される。
特に、ＭＯＳＦＥＴを有する半導体集積回路装置の製造
プロセスにおいては、積層配線、ファイナルパッシベー
ション膜の夫々を順次形成した後、ボンディング開口を
形成する前にアニールが組み込まれ、このアニールに起
因して３元化化合物が生成されやすい。アニールは、Ｍ
ＯＳＦＥＴの電気的特性の安定化を目的として、水素ガ
ス雰囲気中、約４００〔℃〕の温度において行われる。
配線層にＴｉＷ膜、アルミニウム合金膜、ＴｉＷ膜の夫
々を順次積層した積層配線を配置した場合、アルミニウ
ム合金膜とＴｉＷ膜との間の界面にアルミニウム、Ｔｉ
及びＷの３元化化合物（合金化化合物）が生成される。
特に、ＭＯＳＦＥＴを有する半導体集積回路装置の製造
プロセスにおいては、積層配線、ファイナルパッシベー
ション膜の夫々を順次形成した後、ボンディング開口を
形成する前にアニールが組み込まれ、このアニールに起
因して３元化化合物が生成されやすい。アニールは、Ｍ
ＯＳＦＥＴの電気的特性の安定化を目的として、水素ガ
ス雰囲気中、約４００〔℃〕の温度において行われる。
【００１０】このため、ボンディングパッドにおいて
は、ボンディング開口の形成後に上層のキャップメタル
膜を除去しても、３元化化合物のＴｉ、Ｗのいずれかが
残渣としてアルミニウム合金膜の表面に残り、又前記残
渣をマスクとしてアルミニウム合金膜の表面がオーバー
エッチングされる。このアルミニウム合金膜の表面の残
渣又はこの残渣に基づく表面のオーバーエッチングは、
ボンディングパッドの表面においてワイヤをボンディン
グする際にボンダビリティを著しく低下し、又反射率の
減少によりボンダーでの位置検出が不可能になる。本発
明者が行ったボンディングパッドの表面の反射率の測定
結果によれば、室温で堆積した純アルミニウム膜の表面
の反射率、波長４０５〔ｎｍ〕を基準とした場合、反射
率が約６０〔％〕まで減少した。
は、ボンディング開口の形成後に上層のキャップメタル
膜を除去しても、３元化化合物のＴｉ、Ｗのいずれかが
残渣としてアルミニウム合金膜の表面に残り、又前記残
渣をマスクとしてアルミニウム合金膜の表面がオーバー
エッチングされる。このアルミニウム合金膜の表面の残
渣又はこの残渣に基づく表面のオーバーエッチングは、
ボンディングパッドの表面においてワイヤをボンディン
グする際にボンダビリティを著しく低下し、又反射率の
減少によりボンダーでの位置検出が不可能になる。本発
明者が行ったボンディングパッドの表面の反射率の測定
結果によれば、室温で堆積した純アルミニウム膜の表面
の反射率、波長４０５〔ｎｍ〕を基準とした場合、反射
率が約６０〔％〕まで減少した。
【００１１】本発明の目的は、積層配線と同一構造で形
成されるボンディングパッドがパッシベーション膜のボ
ンディング開口から露出する半導体集積回路装置におい
て、前記ボンディングパッドの表面のボンダビリティを
向上するとともに、前記ボンディングパッドの表面の反
射率を向上することが可能な技術を提供することにあ
る。
成されるボンディングパッドがパッシベーション膜のボ
ンディング開口から露出する半導体集積回路装置におい
て、前記ボンディングパッドの表面のボンダビリティを
向上するとともに、前記ボンディングパッドの表面の反
射率を向上することが可能な技術を提供することにあ
る。
【００１２】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【００１３】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば下
記のとおりである。
【００１４】積層配線を有する半導体集積回路装置の形
成方法において、基板上にアルミニウム膜又はアルミニ
ウム合金膜で形成される積層配線の下層を堆積し、前記
下層の表面上に下層の酸化物層を形成した後に、前記酸
化物層の表面上に２種類の高融点金属で形成される合金
膜又は高融点金属膜又は高融点金属窒化膜で形成された
積層配線の上層を堆積する工程、前記積層配線の上層、
酸化物層、下層の夫々を順次パターンニングし、積層配
線及びこの積層配線に結線されかつ同一の断面構造を有
するボンディングパッドを形成する工程、前記積層配線
上及びボンディングパッド上を含む基板全面にパッシベ
ーション膜を堆積する工程、前記パッシベーション膜の
前記ボンディングパッド上にボンディング開口を形成す
るとともに、前記ボンディングパッドのボンディング開
口から露出する上層、酸化物層の夫々を順次除去し、こ
のボンディングパッドの下層の表面を露出する工程の夫
々の工程を順次備える。
成方法において、基板上にアルミニウム膜又はアルミニ
ウム合金膜で形成される積層配線の下層を堆積し、前記
下層の表面上に下層の酸化物層を形成した後に、前記酸
化物層の表面上に２種類の高融点金属で形成される合金
膜又は高融点金属膜又は高融点金属窒化膜で形成された
積層配線の上層を堆積する工程、前記積層配線の上層、
酸化物層、下層の夫々を順次パターンニングし、積層配
線及びこの積層配線に結線されかつ同一の断面構造を有
するボンディングパッドを形成する工程、前記積層配線
上及びボンディングパッド上を含む基板全面にパッシベ
ーション膜を堆積する工程、前記パッシベーション膜の
前記ボンディングパッド上にボンディング開口を形成す
るとともに、前記ボンディングパッドのボンディング開
口から露出する上層、酸化物層の夫々を順次除去し、こ
のボンディングパッドの下層の表面を露出する工程の夫
々の工程を順次備える。
【００１５】また、前記積層配線の下層、上層の夫々は
いずれも真空系内で行われるスパッタ法において堆積さ
れ、前記下層の表面上の酸化物層は前記真空系内から非
連続的に基板を一度大気中に開放することにより、又酸
化雰囲系内において強制酸化を行うことにより形成され
る。
いずれも真空系内で行われるスパッタ法において堆積さ
れ、前記下層の表面上の酸化物層は前記真空系内から非
連続的に基板を一度大気中に開放することにより、又酸
化雰囲系内において強制酸化を行うことにより形成され
る。
【００１６】
【作用】上述した手段によれば、前記積層配線の下層を
堆積後、上層を堆積する前に、下層のアルミニウムと上
層の高融点金属との反応を防止するバリア膜としての酸
化物層を形成し、ボンディング開口を形成した後、ボン
ディングパッドの上層を除去するときに併せて酸化物層
を除去し、ボンディングパッドの下層の表面を露出した
ので、前記ボンディングパッドの下層、上層の夫々の間
の界面において化合物の生成を基本的に排除でき、しか
もボンディングパッドの下層の表面からその表面に損傷
を与えずにきれいな状態において酸化物層が除去でき
る。この結果、前記ボンディングパッドの下層の表面に
おいて、ボンダビリティが向上でき、又反射率が向上で
きる。
堆積後、上層を堆積する前に、下層のアルミニウムと上
層の高融点金属との反応を防止するバリア膜としての酸
化物層を形成し、ボンディング開口を形成した後、ボン
ディングパッドの上層を除去するときに併せて酸化物層
を除去し、ボンディングパッドの下層の表面を露出した
ので、前記ボンディングパッドの下層、上層の夫々の間
の界面において化合物の生成を基本的に排除でき、しか
もボンディングパッドの下層の表面からその表面に損傷
を与えずにきれいな状態において酸化物層が除去でき
る。この結果、前記ボンディングパッドの下層の表面に
おいて、ボンダビリティが向上でき、又反射率が向上で
きる。
【００１７】以下、本発明の構成について、ＭＩＳＦＥ
Ｔを有しかつ２層配線構造を有する半導体集積回路装置
の配線形成技術に本発明を適用した一実施例とともに説
明する。
Ｔを有しかつ２層配線構造を有する半導体集積回路装置
の配線形成技術に本発明を適用した一実施例とともに説
明する。
【００１８】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。
【００１９】
【実施例】本発明の一実施例である２層配線構造を採用
する半導体集積回路装置の構成を図１（要部断面図）で
示す。
する半導体集積回路装置の構成を図１（要部断面図）で
示す。
【００２０】図１に示すように、半導体集積回路装置
は、単結晶珪素からなるｐ型半導体基板１を主体に構成
されるとともに、このｐ型半導体基板１の素子形成面
（図１中、上側表面）には２層配線構造を備える。
は、単結晶珪素からなるｐ型半導体基板１を主体に構成
されるとともに、このｐ型半導体基板１の素子形成面
（図１中、上側表面）には２層配線構造を備える。
【００２１】前記ｐ型半導体基板１の素子形成面におい
て、非活性領域（図１中、左側）には素子分離絶縁膜
（フィールド酸化珪素膜）２及びｐ型チャネルストッパ
領域３が構成される。また、ｐ型半導体基板１の素子形
成面において、活性領域（図１中、右側）には半導体素
子としてのＭＩＳＦＥＴが構成される。このＭＩＳＦＥ
Ｔは、チャネル形成領域として使用されるｐ型半導体基
板（又はウエル領域）１、ゲート絶縁膜４、ゲート電極
５、ソース領域及びドレイン領域として使用される一対
のｎ型半導体領域６を主体に構成される。
て、非活性領域（図１中、左側）には素子分離絶縁膜
（フィールド酸化珪素膜）２及びｐ型チャネルストッパ
領域３が構成される。また、ｐ型半導体基板１の素子形
成面において、活性領域（図１中、右側）には半導体素
子としてのＭＩＳＦＥＴが構成される。このＭＩＳＦＥ
Ｔは、チャネル形成領域として使用されるｐ型半導体基
板（又はウエル領域）１、ゲート絶縁膜４、ゲート電極
５、ソース領域及びドレイン領域として使用される一対
のｎ型半導体領域６を主体に構成される。
【００２２】前記ＭＩＳＦＥＴの上部には第１層目の配
線層に配置される積層配線８が構成され、この積層配線
８の上部には第２層目の配線層（最上層の配線層）に配
置される積層配線１０が構成される。
線層に配置される積層配線８が構成され、この積層配線
８の上部には第２層目の配線層（最上層の配線層）に配
置される積層配線１０が構成される。
【００２３】前記積層配線８は、ＭＩＳＦＥＴ上を含む
基板全面に形成されたパッシベーション膜（層間絶縁
膜）７の表面上に形成され、このパッシベーション膜７
に形成された接続孔７Ｈを通してＭＩＳＦＥＴのｎ型半
導体領域６に接続される。この積層配線８は下層のバリ
アメタル膜８Ａ、中間層のアルミニウム合金膜８Ｂ、上
層のキャップメタル膜８Ｃの夫々を順次積層した３層構
造で構成される。積層配線８のバリアメタル膜８Ａ、キ
ャップメタル膜８Ｃの夫々は本実施例においてはＴｉ、
Ｗの２種類の高融点金属の合金であるＴｉＷ膜が使用さ
れる。また、バリアメタル膜８Ａ、キャップメタル膜８
Ｃの夫々は、ＴｉＷ膜に変えて、高融点金属膜具体的に
はＷ又は高融点金属窒化膜具体的にはＴｉＮ膜を使用し
てもよい。
基板全面に形成されたパッシベーション膜（層間絶縁
膜）７の表面上に形成され、このパッシベーション膜７
に形成された接続孔７Ｈを通してＭＩＳＦＥＴのｎ型半
導体領域６に接続される。この積層配線８は下層のバリ
アメタル膜８Ａ、中間層のアルミニウム合金膜８Ｂ、上
層のキャップメタル膜８Ｃの夫々を順次積層した３層構
造で構成される。積層配線８のバリアメタル膜８Ａ、キ
ャップメタル膜８Ｃの夫々は本実施例においてはＴｉ、
Ｗの２種類の高融点金属の合金であるＴｉＷ膜が使用さ
れる。また、バリアメタル膜８Ａ、キャップメタル膜８
Ｃの夫々は、ＴｉＷ膜に変えて、高融点金属膜具体的に
はＷ又は高融点金属窒化膜具体的にはＴｉＮ膜を使用し
てもよい。
【００２４】前記積層配線１０は、積層配線８上を含む
基板全面に形成されたパッシベーション膜９の表面上に
形成され、このパッシベーション膜９に形成された接続
孔９Ｈを通して積層配線８に接続される。この積層配線
１０は基本的には積層配線８の断面構造と同一構造で形
成すなわち下層のバリアメタル膜１０Ａ、中間層のアル
ミニウム合金膜１０Ｂ、上層のキャップメタル膜１０Ｃ
の夫々を順次積層した３層構造で構成される。積層配線
１０のバリアメタル膜１０Ａ、キャップメタル膜１０Ｃ
の夫々は同様にＴｉＷ膜が使用される。
基板全面に形成されたパッシベーション膜９の表面上に
形成され、このパッシベーション膜９に形成された接続
孔９Ｈを通して積層配線８に接続される。この積層配線
１０は基本的には積層配線８の断面構造と同一構造で形
成すなわち下層のバリアメタル膜１０Ａ、中間層のアル
ミニウム合金膜１０Ｂ、上層のキャップメタル膜１０Ｃ
の夫々を順次積層した３層構造で構成される。積層配線
１０のバリアメタル膜１０Ａ、キャップメタル膜１０Ｃ
の夫々は同様にＴｉＷ膜が使用される。
【００２５】また、前記積層配線１０は、半導体集積回
路装置の製造プロセス中、少なくともボンディングパッ
ド（図１中、左側のワイヤ１３がボンディングされた領
域）において、中間層のアルミニウム合金膜１０Ｂと上
層のキャップメタル膜１０Ｃとの間の界面にアルミニウ
ム合金膜１０Ｂの酸化物層１０Ｄが構成される。つま
り、酸化物層１０Ｄはアルミニウム酸化物（ＡＬ2Ｏ3）
層で構成される。この酸化物層１０Ｄはアルミニウム合
金膜１０Ｂのアルミニウム、キャップメタル膜１０Ｃの
Ｔｉ、Ｗの夫々の３元化化合物（合金化化合物）の生成
を阻止できるバリア層として作用する。
路装置の製造プロセス中、少なくともボンディングパッ
ド（図１中、左側のワイヤ１３がボンディングされた領
域）において、中間層のアルミニウム合金膜１０Ｂと上
層のキャップメタル膜１０Ｃとの間の界面にアルミニウ
ム合金膜１０Ｂの酸化物層１０Ｄが構成される。つま
り、酸化物層１０Ｄはアルミニウム酸化物（ＡＬ2Ｏ3）
層で構成される。この酸化物層１０Ｄはアルミニウム合
金膜１０Ｂのアルミニウム、キャップメタル膜１０Ｃの
Ｔｉ、Ｗの夫々の３元化化合物（合金化化合物）の生成
を阻止できるバリア層として作用する。
【００２６】前記酸化物層１０Ｄはファイナルパッシベ
ーション膜１１にボンディング開口１１Ｈを形成した後
に除去され、ボンディングパッド（積層配線１０）の表
面は中間層のアルミニウム合金膜１０Ｂの表面が露出さ
れる。
ーション膜１１にボンディング開口１１Ｈを形成した後
に除去され、ボンディングパッド（積層配線１０）の表
面は中間層のアルミニウム合金膜１０Ｂの表面が露出さ
れる。
【００２７】前記積層配線１０上を含む基板全面にはフ
ァイナルパッシベーション膜１１、樹脂膜１２の夫々が
順次積層される。ファイナルパッシベーション膜１１
は、外部環境からの保護特に耐湿性を向上する目的で、
例えばプラズマＣＶＤ法で堆積された窒化珪素膜が使用
される。前記樹脂膜１２は、半導体集積回路装置（半導
体ペレット）を封止する樹脂パッケージからの放射線の
遮蔽、前記樹脂パッケージとの密着性の向上を目的とし
て、例えばポリイミド系樹脂膜が使用される。
ァイナルパッシベーション膜１１、樹脂膜１２の夫々が
順次積層される。ファイナルパッシベーション膜１１
は、外部環境からの保護特に耐湿性を向上する目的で、
例えばプラズマＣＶＤ法で堆積された窒化珪素膜が使用
される。前記樹脂膜１２は、半導体集積回路装置（半導
体ペレット）を封止する樹脂パッケージからの放射線の
遮蔽、前記樹脂パッケージとの密着性の向上を目的とし
て、例えばポリイミド系樹脂膜が使用される。
【００２８】前記ボンディングパッドが配置される領域
において前記樹脂膜１２には開口１２Ｈが形成され、こ
の開口１２Ｈ内において前記ファイナルパッシベーショ
ン膜１１にはボンディング開口１１Ｈが形成される。
において前記樹脂膜１２には開口１２Ｈが形成され、こ
の開口１２Ｈ内において前記ファイナルパッシベーショ
ン膜１１にはボンディング開口１１Ｈが形成される。
【００２９】そして、前記ボンディングパッドの中間層
のアルミニウム合金膜１０Ｂの表面は、前記開口１２
Ｈ、ボンディング開口１１Ｈの夫々を通してワイヤ１３
がボンディングされる。ワイヤ１３は例えばＡｕワイヤ
が使用され、このＡｕワイヤはボンダー（ワイヤボンデ
ィング装置）でボンディングされる。
のアルミニウム合金膜１０Ｂの表面は、前記開口１２
Ｈ、ボンディング開口１１Ｈの夫々を通してワイヤ１３
がボンディングされる。ワイヤ１３は例えばＡｕワイヤ
が使用され、このＡｕワイヤはボンダー（ワイヤボンデ
ィング装置）でボンディングされる。
【００３０】次に、前記半導体集積回路装置の形成方法
について、図２乃至図５（各製造工程毎に示す要部断面
図）を使用し、簡単に説明する。
について、図２乃至図５（各製造工程毎に示す要部断面
図）を使用し、簡単に説明する。
【００３１】まず、ｐ型半導体基板１の素子形成面の非
活性領域に素子分離絶縁膜２、ｐ型チャネルストッパ領
域３の夫々を形成する。この後、前記ｐ型半導体基板１
の素子形成面の活性領域にＭＩＳＦＥＴを形成する。
活性領域に素子分離絶縁膜２、ｐ型チャネルストッパ領
域３の夫々を形成する。この後、前記ｐ型半導体基板１
の素子形成面の活性領域にＭＩＳＦＥＴを形成する。
【００３２】次に、前記ＭＩＳＦＥＴ上を含む基板全面
にパッシベーション膜７を形成する。この後、前記ＭＩ
ＳＦＥＴのｎ型半導体領域６上において、前記パッシベ
ーション膜７に接続孔７Ｈを形成する。
にパッシベーション膜７を形成する。この後、前記ＭＩ
ＳＦＥＴのｎ型半導体領域６上において、前記パッシベ
ーション膜７に接続孔７Ｈを形成する。
【００３３】次に、前記パッシベーション膜７の表面上
に、接続孔７Ｈを通してＭＩＳＦＥＴのｎ型半導体領域
６に接続される積層配線８を形成する。この積層配線８
は、後述する積層配線１０を形成する条件と実質的に同
様（酸化物層を除く）であるので詳細な説明は省略する
が、ＴｉＷ膜８Ａ、アルミニウム合金膜８Ｂ、ＴｉＷ膜
８Ｃの夫々を順次積層した３層構造で構成される（図２
参照）。
に、接続孔７Ｈを通してＭＩＳＦＥＴのｎ型半導体領域
６に接続される積層配線８を形成する。この積層配線８
は、後述する積層配線１０を形成する条件と実質的に同
様（酸化物層を除く）であるので詳細な説明は省略する
が、ＴｉＷ膜８Ａ、アルミニウム合金膜８Ｂ、ＴｉＷ膜
８Ｃの夫々を順次積層した３層構造で構成される（図２
参照）。
【００３４】次に、図２に示すように、前記積層配線８
上を含む基板全面にパッシベーション膜９を形成する。
この後、前記積層配線８上において、前記パッシベーシ
ョン膜９に接続孔９Ｈを形成する。
上を含む基板全面にパッシベーション膜９を形成する。
この後、前記積層配線８上において、前記パッシベーシ
ョン膜９に接続孔９Ｈを形成する。
【００３５】次に、図３、図４の夫々に順次示すよう
に、前記パッシベーション膜９の表面上に、接続孔９Ｈ
を通して積層配線８に接続される積層配線１０を形成す
る。すなわち、図３に示すように、まず初めに、パッシ
ベーション膜９の表面上の全面にバリアメタル膜１０Ａ
としてのＴｉＷ膜、主層としてのアルミニウム合金膜１
０Ｂ、酸化物層１０Ｄ、キャップメタル膜１０Ｃとして
のＴｉＷ膜の夫々を順次積層する。
に、前記パッシベーション膜９の表面上に、接続孔９Ｈ
を通して積層配線８に接続される積層配線１０を形成す
る。すなわち、図３に示すように、まず初めに、パッシ
ベーション膜９の表面上の全面にバリアメタル膜１０Ａ
としてのＴｉＷ膜、主層としてのアルミニウム合金膜１
０Ｂ、酸化物層１０Ｄ、キャップメタル膜１０Ｃとして
のＴｉＷ膜の夫々を順次積層する。
【００３６】前記バリアメタル膜１０ＡとしてのＴｉＷ
膜は、スパッタ法で堆積し、例えば１００〜２００〔ｎ
ｍ〕の膜厚で形成する。スパッタターゲットは例えばＷ
−１０〔％〕Ｔｉを使用し、スパッタ温度は１００〜３
００〔℃〕、Ａｒ圧力は０.４〜２.０〔Ｐａ〕の条件に
おいて、前記ＴｉＷ膜が形成される。
膜は、スパッタ法で堆積し、例えば１００〜２００〔ｎ
ｍ〕の膜厚で形成する。スパッタターゲットは例えばＷ
−１０〔％〕Ｔｉを使用し、スパッタ温度は１００〜３
００〔℃〕、Ａｒ圧力は０.４〜２.０〔Ｐａ〕の条件に
おいて、前記ＴｉＷ膜が形成される。
【００３７】前記アルミニウム合金膜１０Ｂは、スパッ
タ法で堆積し、例えば４００〜１０００〔ｎｍ〕の膜厚
で形成する。スパッタターゲットは例えばアルミニウム
−０.５〔％〕Ｃｕ−１.０〔％〕Ｓｉ、スパッタ温度は
１００〜３００〔℃〕、Ａｒ圧力は０.４〜２.０〔Ｐ
ａ〕の条件において、前記アルミニウム合金膜１０Ｂが
形成される。
タ法で堆積し、例えば４００〜１０００〔ｎｍ〕の膜厚
で形成する。スパッタターゲットは例えばアルミニウム
−０.５〔％〕Ｃｕ−１.０〔％〕Ｓｉ、スパッタ温度は
１００〜３００〔℃〕、Ａｒ圧力は０.４〜２.０〔Ｐ
ａ〕の条件において、前記アルミニウム合金膜１０Ｂが
形成される。
【００３８】このアルミニウム合金膜１０Ｂを形成する
工程は前記バリアメタル膜１０ＡとしてのＴｉＷ膜を形
成する工程と同一真空系内（大気中に開放せずに同一の
スパッタ装置内）において連続的に行う。また、ＴｉＷ
膜上に２０〔ｎｍ〕以上の酸化膜ができなければ一度大
気中に開放し、ＴｉＷ膜を形成する工程に対して非連続
的にアルミニウム合金膜１０Ｂを形成する工程を行って
もよい。
工程は前記バリアメタル膜１０ＡとしてのＴｉＷ膜を形
成する工程と同一真空系内（大気中に開放せずに同一の
スパッタ装置内）において連続的に行う。また、ＴｉＷ
膜上に２０〔ｎｍ〕以上の酸化膜ができなければ一度大
気中に開放し、ＴｉＷ膜を形成する工程に対して非連続
的にアルミニウム合金膜１０Ｂを形成する工程を行って
もよい。
【００３９】前記酸化物層１０Ｄはアルミニウム合金膜
１０Ｂの表面上にこのアルミニウム合金膜１０Ｂの表面
を酸化することにより形成される。つまり、酸化物層１
０Ｄは、アルミニウム合金膜１０Ｂの堆積後に真空系内
から一度大気中に開放（例えば約５〔分〕）する、又は
酸化雰囲気中のプロセスチャンバーを通して強制酸化を
行うことにより形成する。この酸化物層１０Ｄは、本発
明者が行ったオージェ分析に基づく測定結果によれば、
１〜５〔ｎｍ〕の膜厚の範囲内が最適である。
１０Ｂの表面上にこのアルミニウム合金膜１０Ｂの表面
を酸化することにより形成される。つまり、酸化物層１
０Ｄは、アルミニウム合金膜１０Ｂの堆積後に真空系内
から一度大気中に開放（例えば約５〔分〕）する、又は
酸化雰囲気中のプロセスチャンバーを通して強制酸化を
行うことにより形成する。この酸化物層１０Ｄは、本発
明者が行ったオージェ分析に基づく測定結果によれば、
１〜５〔ｎｍ〕の膜厚の範囲内が最適である。
【００４０】前記キャップメタル膜１０ＣとしてのＴｉ
Ｗ膜は、スパッタ法で堆積し、例えば２０〜８０〔ｎ
ｍ〕の膜厚で形成する。このＴｉＷ膜は前記バリアメタ
ル膜１０ＡとしてのＴｉＷ膜と実質的に同一の条件にお
いて堆積される。
Ｗ膜は、スパッタ法で堆積し、例えば２０〜８０〔ｎ
ｍ〕の膜厚で形成する。このＴｉＷ膜は前記バリアメタ
ル膜１０ＡとしてのＴｉＷ膜と実質的に同一の条件にお
いて堆積される。
【００４１】次に、前記キャップメタル膜１０Ｃとして
のＴｉＷ膜、酸化物層１０Ｄ、アルミニウム合金膜１０
Ｂ、バリアメタル膜１０ＡとしてのＴｉＷ膜の夫々に順
次パターンニングを施し、図４に示すように、積層配線
１０（図４中、左側）及びこの積層配線１０に結線され
かつ同一断面構造を有するボンディングパッド（図４
中、右側）を形成する。前記パターンニングは、フォト
リソグラフィ技術で形成されたフォトレジストマスクを
使用し、ＲＩＥ等の異方性エッチングで行う。
のＴｉＷ膜、酸化物層１０Ｄ、アルミニウム合金膜１０
Ｂ、バリアメタル膜１０ＡとしてのＴｉＷ膜の夫々に順
次パターンニングを施し、図４に示すように、積層配線
１０（図４中、左側）及びこの積層配線１０に結線され
かつ同一断面構造を有するボンディングパッド（図４
中、右側）を形成する。前記パターンニングは、フォト
リソグラフィ技術で形成されたフォトレジストマスクを
使用し、ＲＩＥ等の異方性エッチングで行う。
【００４２】次に、前記積層配線１０上及びボンディン
グパッド上を含む基板全面にファイナルパッシベーショ
ン膜１１を堆積する。このファイナルパッシベーション
膜１１は例えばプラズマＣＶＤ法で堆積した窒化珪素膜
が使用される。
グパッド上を含む基板全面にファイナルパッシベーショ
ン膜１１を堆積する。このファイナルパッシベーション
膜１１は例えばプラズマＣＶＤ法で堆積した窒化珪素膜
が使用される。
【００４３】次に、デバイス安定化特にＭＩＳＦＥＴの
電気的特性の安定化を目的として水素アニール処理を行
う。この水素アニール処理は、例えば４００〔℃〕の温
度において、約３０〔分〕行なう。
電気的特性の安定化を目的として水素アニール処理を行
う。この水素アニール処理は、例えば４００〔℃〕の温
度において、約３０〔分〕行なう。
【００４４】次に、前記ファイナルパッシベーション膜
１１上を含む基板全面に樹脂膜１２を形成する。この樹
脂膜１２は、前述のようにポリイミド系樹脂膜が使用さ
れ、２〜１０〔μｍ〕の膜厚で形成する。
１１上を含む基板全面に樹脂膜１２を形成する。この樹
脂膜１２は、前述のようにポリイミド系樹脂膜が使用さ
れ、２〜１０〔μｍ〕の膜厚で形成する。
【００４５】次に、前記樹脂膜１２にパターンニングを
施し、前記ボンディングパッドの領域において、前記樹
脂膜１２に開口１２Ｈを形成する。この後、前記開口１
２Ｈ内において露出するファイナルパッシベーション膜
１１にパターンニングを施し、前記ファイナルパッシベ
ーション膜１１にボンディング開口１１Ｈを形成する。
施し、前記ボンディングパッドの領域において、前記樹
脂膜１２に開口１２Ｈを形成する。この後、前記開口１
２Ｈ内において露出するファイナルパッシベーション膜
１１にパターンニングを施し、前記ファイナルパッシベ
ーション膜１１にボンディング開口１１Ｈを形成する。
【００４６】そして、図５に示すように、前記ボンディ
ング開口１１Ｈから露出するボンディングパッド（積層
配線１０）の上層のキャップメタル膜１０ＣとしてのＴ
ｉＷ膜、酸化物層１０Ｄの夫々を順次エッチングにより
除去する。このエッチングは例えばＣＦ4 ガスを使用す
るプラズマエッチングで行う。
ング開口１１Ｈから露出するボンディングパッド（積層
配線１０）の上層のキャップメタル膜１０ＣとしてのＴ
ｉＷ膜、酸化物層１０Ｄの夫々を順次エッチングにより
除去する。このエッチングは例えばＣＦ4 ガスを使用す
るプラズマエッチングで行う。
【００４７】このように、積層配線１０を有する半導体
集積回路装置の形成方法において、半導体基板上にアル
ミニウム合金膜１０Ｂで形成される積層配線１０の下層
を堆積し、前記下層の表面上に下層の酸化物層１０Ｄを
形成した後に、前記酸化物層１０Ｄの表面上にキャップ
メタル膜１０ＣとしてのＴｉＷ膜（又はＷ膜又はＴｉＮ
膜）で形成された積層配線１０の上層を堆積する工程、
前記積層配線１０の上層（１０Ｂ）、酸化物層１０Ｄ、
下層（１０Ｃ）の夫々を順次パターンニングし、積層配
線１０及びこの積層配線１０に結線されかつ同一の断面
構造を有するボンディングパッドを形成する工程、前記
積層配線１０上及びボンディングパッド上を含む基板全
面にパッシベーション膜１１を堆積する工程、前記パッ
シベーション膜１１の前記ボンディングパッド上にボン
ディング開口１１Ｈを形成するとともに、前記ボンディ
ングパッドのボンディング開口１１Ｈから露出する上層
（１０Ｃ）、酸化物層１０Ｄの夫々を順次除去し、この
ボンディングパッドの下層（１０Ｂ）の表面を露出する
工程の夫々の工程を順次備える。
集積回路装置の形成方法において、半導体基板上にアル
ミニウム合金膜１０Ｂで形成される積層配線１０の下層
を堆積し、前記下層の表面上に下層の酸化物層１０Ｄを
形成した後に、前記酸化物層１０Ｄの表面上にキャップ
メタル膜１０ＣとしてのＴｉＷ膜（又はＷ膜又はＴｉＮ
膜）で形成された積層配線１０の上層を堆積する工程、
前記積層配線１０の上層（１０Ｂ）、酸化物層１０Ｄ、
下層（１０Ｃ）の夫々を順次パターンニングし、積層配
線１０及びこの積層配線１０に結線されかつ同一の断面
構造を有するボンディングパッドを形成する工程、前記
積層配線１０上及びボンディングパッド上を含む基板全
面にパッシベーション膜１１を堆積する工程、前記パッ
シベーション膜１１の前記ボンディングパッド上にボン
ディング開口１１Ｈを形成するとともに、前記ボンディ
ングパッドのボンディング開口１１Ｈから露出する上層
（１０Ｃ）、酸化物層１０Ｄの夫々を順次除去し、この
ボンディングパッドの下層（１０Ｂ）の表面を露出する
工程の夫々の工程を順次備える。
【００４８】この構成により、前記積層配線１０の下層
（１０Ｂ）を堆積後、上層（１０Ｃ）を堆積する前に、
下層のアルミニウムと上層の高融点金属との反応を防止
するバリア膜としての酸化物層１０Ｄを形成し、ボンデ
ィング開口１１Ｈを形成した後、ボンディングパッドの
上層を除去するときに併せて酸化物層１０Ｄを除去し、
ボンディングパッドの下層の表面を露出したので、前記
ボンディングパッドの下層、上層の夫々の間の界面にお
いて化合物の生成を基本的に排除でき、しかもボンディ
ングパッドの下層の表面からその表面に損傷を与えずに
きれいな状態において酸化物層１０Ｄが除去できる。こ
の結果、前記ボンディングパッドの下層の表面におい
て、ボンダビリティが向上でき又反射率が向上できる。
本発明によれば、ボンディングパッドの下層の表面の反
射率は約９５〔％〕まで回復した。
（１０Ｂ）を堆積後、上層（１０Ｃ）を堆積する前に、
下層のアルミニウムと上層の高融点金属との反応を防止
するバリア膜としての酸化物層１０Ｄを形成し、ボンデ
ィング開口１１Ｈを形成した後、ボンディングパッドの
上層を除去するときに併せて酸化物層１０Ｄを除去し、
ボンディングパッドの下層の表面を露出したので、前記
ボンディングパッドの下層、上層の夫々の間の界面にお
いて化合物の生成を基本的に排除でき、しかもボンディ
ングパッドの下層の表面からその表面に損傷を与えずに
きれいな状態において酸化物層１０Ｄが除去できる。こ
の結果、前記ボンディングパッドの下層の表面におい
て、ボンダビリティが向上でき又反射率が向上できる。
本発明によれば、ボンディングパッドの下層の表面の反
射率は約９５〔％〕まで回復した。
【００４９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００５０】例えば、本発明は、前記積層配線１０のア
ルミニウム合金配線１０Ｂに変えてアルミニウムを使用
してもよい。
ルミニウム合金配線１０Ｂに変えてアルミニウムを使用
してもよい。
【００５１】また、本発明は、単層構造若しくは３層構
造以上の配線層数を有する半導体集積回路装置に適用で
きる。
造以上の配線層数を有する半導体集積回路装置に適用で
きる。
【００５２】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００５３】積層配線と同一構造で形成されるボンディ
ングパッドがパッシベーション膜のボンディング開口か
ら露出する半導体集積回路装置において、前記ボンディ
ングパッドの表面のボンダビリティを向上でき、しかも
前記ボンディングパッドの表面の反射率を向上できる。
ングパッドがパッシベーション膜のボンディング開口か
ら露出する半導体集積回路装置において、前記ボンディ
ングパッドの表面のボンダビリティを向上でき、しかも
前記ボンディングパッドの表面の反射率を向上できる。
【図１】 本発明の一実施例である半導体集積回路装置
の要部断面図。
の要部断面図。
【図２】 前記半導体集積回路装置の製造プロセスの第
１工程での要部断面図。
１工程での要部断面図。
【図３】 第２工程での要部断面図。
【図４】 第３工程での要部断面図。
【図５】 第４工程での要部断面図。
１…半導体基板、８，１０…積層配線、８Ａ，１０Ａ…
バリアメタル膜（ＴｉＷ膜）、８Ｂ，１０Ｂ…アルミニ
ウム合金膜、８Ｃ，１０Ｃ…キャップメタル膜（ＴｉＷ
膜）、１０Ｄ…酸化物層、１１…パッシベーション膜、
１１Ｈ…ボンディング開口。
バリアメタル膜（ＴｉＷ膜）、８Ｂ，１０Ｂ…アルミニ
ウム合金膜、８Ｃ，１０Ｃ…キャップメタル膜（ＴｉＷ
膜）、１０Ｄ…酸化物層、１１…パッシベーション膜、
１１Ｈ…ボンディング開口。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷垣 幸男 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 春田 亮 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 河渕 靖 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内
Claims (2)
- 【請求項１】 積層配線を有する半導体集積回路装置の
形成方法において、下記の工程（１）乃至工程（４）の
夫々の工程を順次備えたことを特徴とする。 （１）基板上にアルミニウム膜又はアルミニウム合金膜
で形成される積層配線の下層を堆積し、前記下層の表面
上に下層の酸化物層を形成した後に、前記酸化物層の表
面上に２種類の高融点金属で形成される合金膜又は高融
点金属膜又は高融点金属窒化膜で形成された積層配線の
上層を堆積する工程、 （２）前記積層配線の上層、酸化物層、下層の夫々を順
次パターンニングし、積層配線及びこの積層配線に結線
されかつ同一の断面構造を有するボンディングパッドを
形成する工程、 （３）前記積層配線上及びボンディングパッド上を含む
基板全面にパッシベーション膜を堆積する工程、 （４）前記パッシベーション膜の前記ボンディングパッ
ド上にボンディング開口を形成するとともに、前記ボン
ディングパッドのボンディング開口から露出する上層、
酸化物層の夫々を順次除去し、このボンディングパッド
の下層の表面を露出する工程。 - 【請求項２】 前記請求項１に記載される積層配線の下
層、上層の夫々はいずれも真空系内で行われるスパッタ
法において堆積され、前記下層の表面上の酸化物層は前
記真空系内から非連続的に基板を一度大気中に開放する
ことにより、又酸化雰囲気系内において強制酸化を行う
ことにより形成されることを特徴とする半導体集積回路
装置の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329104A JPH06177200A (ja) | 1992-12-09 | 1992-12-09 | 半導体集積回路装置の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329104A JPH06177200A (ja) | 1992-12-09 | 1992-12-09 | 半導体集積回路装置の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177200A true JPH06177200A (ja) | 1994-06-24 |
Family
ID=18217660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329104A Pending JPH06177200A (ja) | 1992-12-09 | 1992-12-09 | 半導体集積回路装置の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177200A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1154606A (ja) * | 1997-08-04 | 1999-02-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| EP0878832A3 (en) * | 1997-05-16 | 2003-11-05 | Tokyo Electron Limited | Drying processing method and apparatus using same |
| WO2003094231A1 (en) * | 2002-04-30 | 2003-11-13 | Infineon Technologies Ag | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level |
| JP2008034816A (ja) * | 2006-06-30 | 2008-02-14 | Denso Corp | 配線基板 |
| JP2014090178A (ja) * | 2002-12-03 | 2014-05-15 | Kla-Encor Corp | 統合化されたプロセス条件検知用ウェハおよびデータ解析システム |
| US10211173B1 (en) | 2017-10-25 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| JP2021040168A (ja) * | 2014-07-11 | 2021-03-11 | ローム株式会社 | 電子装置 |
| CN112820657A (zh) * | 2021-01-05 | 2021-05-18 | 苏州工业园区纳米产业技术研究院有限公司 | 一种解决铝垫打线异常的方法 |
| JP2021077864A (ja) * | 2019-10-31 | 2021-05-20 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
-
1992
- 1992-12-09 JP JP4329104A patent/JPH06177200A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0878832A3 (en) * | 1997-05-16 | 2003-11-05 | Tokyo Electron Limited | Drying processing method and apparatus using same |
| JPH1154606A (ja) * | 1997-08-04 | 1999-02-26 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置 |
| EP2256804A1 (en) * | 2002-04-30 | 2010-12-01 | Infineon Technologies AG | Aluminum-based bond-pad and manufacturing method thereof |
| US6866943B2 (en) | 2002-04-30 | 2005-03-15 | Infineon Technologies Ag | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level |
| CN100423246C (zh) * | 2002-04-30 | 2008-10-01 | 因芬尼昂技术股份公司 | 包含金属层顶部钨或钨化合物之连结垫 |
| WO2003094231A1 (en) * | 2002-04-30 | 2003-11-13 | Infineon Technologies Ag | Bond pad structure comprising tungsten or tungsten compound layer on top of metallization level |
| JP2014090178A (ja) * | 2002-12-03 | 2014-05-15 | Kla-Encor Corp | 統合化されたプロセス条件検知用ウェハおよびデータ解析システム |
| JP2008034816A (ja) * | 2006-06-30 | 2008-02-14 | Denso Corp | 配線基板 |
| JP2021040168A (ja) * | 2014-07-11 | 2021-03-11 | ローム株式会社 | 電子装置 |
| US10211173B1 (en) | 2017-10-25 | 2019-02-19 | Mitsubishi Electric Corporation | Semiconductor device and manufacturing method thereof |
| JP2019079936A (ja) * | 2017-10-25 | 2019-05-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| DE102018210725B4 (de) | 2017-10-25 | 2023-07-06 | Mitsubishi Electric Corporation | Halbleitervorrichtung und zugehöriges Herstellungsverfahren |
| JP2021077864A (ja) * | 2019-10-31 | 2021-05-20 | エイブリック株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN112820657A (zh) * | 2021-01-05 | 2021-05-18 | 苏州工业园区纳米产业技术研究院有限公司 | 一种解决铝垫打线异常的方法 |
| CN112820657B (zh) * | 2021-01-05 | 2024-05-14 | 苏州工业园区纳米产业技术研究院有限公司 | 一种解决铝垫打线异常的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0778821A (ja) | 半導体装置およびその製造方法 | |
| JP2001015516A (ja) | 半導体装置及びその製造方法 | |
| JPH06177200A (ja) | 半導体集積回路装置の形成方法 | |
| JP2001203205A (ja) | 半導体装置及びその製造方法 | |
| US20050215048A1 (en) | Structure and method for contact pads having an overcoat-protected bondable metal plug over copper-metallized integrated circuits | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20050224987A1 (en) | Structure and method for contact pads having double overcoat-protected bondable metal plugs over copper-metallized integrated circuits | |
| JP2900522B2 (ja) | 半導体装置 | |
| JP3168400B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH04373175A (ja) | 半導体装置 | |
| JPH09148326A (ja) | 半導体素子およびその製造方法 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| US10978395B2 (en) | Method of manufacturing a semiconductor device having a power metallization structure | |
| JPH0648880Y2 (ja) | 半導体装置 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH07230995A (ja) | 半導体装置 | |
| JP2000208520A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JP2001135639A (ja) | 半導体装置およびその製造方法 | |
| JPH05102156A (ja) | 半導体装置 | |
| JPH01233739A (ja) | 半導体装置の製造方法 |