JPH01298842A - 伝送制御方法 - Google Patents
伝送制御方法Info
- Publication number
- JPH01298842A JPH01298842A JP63128490A JP12849088A JPH01298842A JP H01298842 A JPH01298842 A JP H01298842A JP 63128490 A JP63128490 A JP 63128490A JP 12849088 A JP12849088 A JP 12849088A JP H01298842 A JPH01298842 A JP H01298842A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- dma
- transfer
- program
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は伝送制御方法に係わり、特に長いテキストメツ
セージをＤＭＡ （直接メモリアクセス）方式により効
率よく伝送するための伝送制御方法に関する。
セージをＤＭＡ （直接メモリアクセス）方式により効
率よく伝送するための伝送制御方法に関する。
（従来の技術〕
データ通信システムの規模の増大に伴い、装置間のデー
タ転送を効率的に、かつ高速に行う必要性が高まってお
り、このための伝送制御方法が求められている。このデ
ータ伝送のための従来の伝送制御方法としては、′イン
ターフェース” １０８４゜１１．１．第２３４頁から
第２３８頁において論じられているように、ＤＭＡを使
用しない場合は全てプログラム処理によっている。また
、ＤＭＡ転送を利用したものには、例えば特開昭５７−
９０７４５号に示されているように、受信側に受信デー
タのスタートコード及びストップコードを記憶するメモ
リを設け。
タ転送を効率的に、かつ高速に行う必要性が高まってお
り、このための伝送制御方法が求められている。このデ
ータ伝送のための従来の伝送制御方法としては、′イン
ターフェース” １０８４゜１１．１．第２３４頁から
第２３８頁において論じられているように、ＤＭＡを使
用しない場合は全てプログラム処理によっている。また
、ＤＭＡ転送を利用したものには、例えば特開昭５７−
９０７４５号に示されているように、受信側に受信デー
タのスタートコード及びストップコードを記憶するメモ
リを設け。
これと受信データとを比較して受信側でのメツセージ単
位での主メモリへの書き込みなどのＤＭＡ受信制御を高
速化している。
位での主メモリへの書き込みなどのＤＭＡ受信制御を高
速化している。
プログラム制御による伝送制御では、テキストメツセー
ジの送信処理において、１キヤラクタ送信完了する毎に
割込み処理、送信バッファからのデータ読み出し処理、
データアドレス、データカウントの更新処理、送信符号
の判定処理等を必要とし、プログラムのオーバーヘッド
が大きくなるので高速伝送や多回線制御の実現が困難で
あり。
ジの送信処理において、１キヤラクタ送信完了する毎に
割込み処理、送信バッファからのデータ読み出し処理、
データアドレス、データカウントの更新処理、送信符号
の判定処理等を必要とし、プログラムのオーバーヘッド
が大きくなるので高速伝送や多回線制御の実現が困難で
あり。
中低速単回線制御に限られていた。
一方、ＤＭＡ制御を用いたものでは、回路が複雑になっ
てコストアップを招くために、テキストメツセージ中に
メツセージ同期維持用の同期キャラクタを挿入する機構
が設けられていない、このため、テキストブロックの伝
送メツセージ同期がくずれ易くなり、１テキストブロツ
ク当たりの長さ（キャラクタ数又はバイト数）に制限が
発生し。
てコストアップを招くために、テキストメツセージ中に
メツセージ同期維持用の同期キャラクタを挿入する機構
が設けられていない、このため、テキストブロックの伝
送メツセージ同期がくずれ易くなり、１テキストブロツ
ク当たりの長さ（キャラクタ数又はバイト数）に制限が
発生し。
長いテキストメツセージを伝送することが出来なかった
。
。
本発明の目的は、データ伝送制御手順を使用してテキス
トメツセージをＤＭＡ伝送する場合に、テキストメツセ
ージ中にメツセージ同期維持用の同期キャラクタ挿入を
可能とし、１テキストブロツク当たりの伝送量を大きく
できるようにした伝送制御方法を提供するにある。
トメツセージをＤＭＡ伝送する場合に、テキストメツセ
ージ中にメツセージ同期維持用の同期キャラクタ挿入を
可能とし、１テキストブロツク当たりの伝送量を大きく
できるようにした伝送制御方法を提供するにある。
上記の目的は、ＤＭＡ転送を行うシステムにおいて、Ｄ
ＭＡ制御により送り出しているメツセージの長さが所定
値になったときにＤＭＡ転送を中断する機構を設け、デ
ータ送信時には、この機構によりＤＭＡ転送が中断され
るごとにメツセージ同期維持用の同期キャラクタを送り
出してＤＭＡ転送を再開することにより達成される。
ＭＡ制御により送り出しているメツセージの長さが所定
値になったときにＤＭＡ転送を中断する機構を設け、デ
ータ送信時には、この機構によりＤＭＡ転送が中断され
るごとにメツセージ同期維持用の同期キャラクタを送り
出してＤＭＡ転送を再開することにより達成される。
〔作 用〕
ＤＭＡ制御により送信バッファ内の送信データは、プロ
グラムの介在なしに回線へ送出開始される。前記機構に
よりこの送信が中断されるごとにメツセージ同期維持用
の同期キャラクタを挿入するから、メツセージが長いも
のであっても確実に同期を維持でき、従って長いメツセ
ージのＤＭＡ転送が可能となる。しかも同期キャラクタ
挿入処理は、−時的且つ専用処理なので、キャラクタ毎
にプログラムが介入する送信処理のように大きなオーバ
ーヘッドがなく、ＤＭＡ制御による高速性が損なわれる
ことなく、回路的にも、一定のメッセージ長になったこ
とを検出する計数機構を設ければよいから複雑化するこ
とはない。
グラムの介在なしに回線へ送出開始される。前記機構に
よりこの送信が中断されるごとにメツセージ同期維持用
の同期キャラクタを挿入するから、メツセージが長いも
のであっても確実に同期を維持でき、従って長いメツセ
ージのＤＭＡ転送が可能となる。しかも同期キャラクタ
挿入処理は、−時的且つ専用処理なので、キャラクタ毎
にプログラムが介入する送信処理のように大きなオーバ
ーヘッドがなく、ＤＭＡ制御による高速性が損なわれる
ことなく、回路的にも、一定のメッセージ長になったこ
とを検出する計数機構を設ければよいから複雑化するこ
とはない。
以下、本発明の実施例を図面により説明する。
第１図は１本発明が適用されるシステムの構成例を示す
もので、通信制御装置１は、ＣＰＵ （中央処理装置）
２からの命令で相手装置３との通信制御を行う。
もので、通信制御装置１は、ＣＰＵ （中央処理装置）
２からの命令で相手装置３との通信制御を行う。
通信制御装置１は、プログラム５をマイクロプロセッサ
（ＭＰＵ）４が実行することにより動作し、ＣＰＵ２と
の入出力はＣＰＵインターフェース装置６を介して行う
、また回線７経由での相手装置３との通信は、ＲＡＭＢ
内の送信バッファと回線インターフェース装置９との間
をＤＭＡコントローラ（Ｅ）ＭＡＣ）１ＧによりＤＭＡ
転送して行う、さらに通信制御装置１は１回線に送出さ
れるテキストメツセージブロックの同期維持用の同期キ
ャラクタ挿入タイミングをカウントする為の、本発明の
特徴とするタイマ１１を持つ。
（ＭＰＵ）４が実行することにより動作し、ＣＰＵ２と
の入出力はＣＰＵインターフェース装置６を介して行う
、また回線７経由での相手装置３との通信は、ＲＡＭＢ
内の送信バッファと回線インターフェース装置９との間
をＤＭＡコントローラ（Ｅ）ＭＡＣ）１ＧによりＤＭＡ
転送して行う、さらに通信制御装置１は１回線に送出さ
れるテキストメツセージブロックの同期維持用の同期キ
ャラクタ挿入タイミングをカウントする為の、本発明の
特徴とするタイマ１１を持つ。
第１図は１本発明の一実施例を、第２図の通信装置１内
の送信データ処理のブロック図で示したものであり、第
３図はその動作説明図である。
の送信データ処理のブロック図で示したものであり、第
３図はその動作説明図である。
まずＣＰＵ２から通信制御袋Ｗ１に対してイニシャライ
ズ命令が発行されると、これは制御情報１２、即ち相手
装置３との伝送制御手順及び伝送制御符号の制御コード
情報として、プログラム５内に書き込まれる。さらに、
ＣＰＵ２から送信データが送信バッファ１３内に転送さ
れ１通信制御装置１が送信命令を受は付けた場合、通信
制御装置１内の伝送制御手順プログラム１４が起動され
る。
ズ命令が発行されると、これは制御情報１２、即ち相手
装置３との伝送制御手順及び伝送制御符号の制御コード
情報として、プログラム５内に書き込まれる。さらに、
ＣＰＵ２から送信データが送信バッファ１３内に転送さ
れ１通信制御装置１が送信命令を受は付けた場合、通信
制御装置１内の伝送制御手順プログラム１４が起動され
る。
伝送制御手順プログラム１４は、起動されるとまず送信
バッファ１３の先頭アドレスＡＯｔｉ−ＤＭＡコントロ
ーラｌＯ内のアドレスレジスタ１５へ、同様に送信メツ
セージブロックのキャラクタバイト数ＮをＤＭＡコント
ローラ１０のカウントレジスタ１６へ設定する。
バッファ１３の先頭アドレスＡＯｔｉ−ＤＭＡコントロ
ーラｌＯ内のアドレスレジスタ１５へ、同様に送信メツ
セージブロックのキャラクタバイト数ＮをＤＭＡコント
ローラ１０のカウントレジスタ１６へ設定する。
次に伝送制御手順プログラム１４は１回線インターフェ
ース装置９に対し、メツセージ送信開始命令Ｓを発行す
る。
ース装置９に対し、メツセージ送信開始命令Ｓを発行す
る。
メツセージ送信開始命令Ｓを受は付けた回線インターフ
ェース装置９は１回線７に同期開始用キャラクタＳＣの
送出を開始する。これは第３図のように、ビット同期確
立のためのリーディングパッドＰＡＤと、キャラクタ同
期のためのいくつかの同期文字ＳＹＮから成っており、
この送出は伝送制御手順プログラム１４に通知される。
ェース装置９は１回線７に同期開始用キャラクタＳＣの
送出を開始する。これは第３図のように、ビット同期確
立のためのリーディングパッドＰＡＤと、キャラクタ同
期のためのいくつかの同期文字ＳＹＮから成っており、
この送出は伝送制御手順プログラム１４に通知される。
この通知を受けた伝送制御手順プログラム１４は、ＤＭ
Ａコントローラ１０に対して伝送開始要求Ｑを発行し、
同時にテキストメツセージブロック同期維持用の同期キ
ャラクタ１８送出タイミングを監視するタイマ１１にカ
ウント値ＣＮを設定し起動する。
Ａコントローラ１０に対して伝送開始要求Ｑを発行し、
同時にテキストメツセージブロック同期維持用の同期キ
ャラクタ１８送出タイミングを監視するタイマ１１にカ
ウント値ＣＮを設定し起動する。
ＤＭＡコントローラ１０は伝送開始要求Ｑに応じて、送
信バッファ１３内の送信メツセージブロックを回線イン
ターフェース装置９を介して回線７に送出する。この送
信は第３図のテキスト開始ＳＴＸ、データＤ ｌ ｓ
Ｄ Ｚ・・・・の形で行われ、その送信中にタイマ１１
のカウント値がＣＮになるとタイマ１１はカウントアツ
プし、カウントアツプ処理１７を起動する。
信バッファ１３内の送信メツセージブロックを回線イン
ターフェース装置９を介して回線７に送出する。この送
信は第３図のテキスト開始ＳＴＸ、データＤ ｌ ｓ
Ｄ Ｚ・・・・の形で行われ、その送信中にタイマ１１
のカウント値がＣＮになるとタイマ１１はカウントアツ
プし、カウントアツプ処理１７を起動する。
カウントアツプ処理１７はＤＭＡコントローラ１０を停
止させ、回線インターフェース装置９に対し同期キャラ
クタ１８を送る。これは回線インターフェース装置９か
ら回線７へ送出され、受信側のキャラクタ同期に使おれ
る。続いてカウントアツプ処理１７がＤＭＡコシトロー
ラＩＯに対し転送の再開位を命令すると同時に再びタイ
マ１１にカウント値ＣＮを設定してタイマ１１を起動し
１次のメツセージ同期維持用の同期キャラクタ挿入タイ
ミングに備える。
止させ、回線インターフェース装置９に対し同期キャラ
クタ１８を送る。これは回線インターフェース装置９か
ら回線７へ送出され、受信側のキャラクタ同期に使おれ
る。続いてカウントアツプ処理１７がＤＭＡコシトロー
ラＩＯに対し転送の再開位を命令すると同時に再びタイ
マ１１にカウント値ＣＮを設定してタイマ１１を起動し
１次のメツセージ同期維持用の同期キャラクタ挿入タイ
ミングに備える。
このようにして、送信バッファ１３内の送信メツセージ
ブロックを、所定のキャラクタバイト数ＣＮだけ送るご
とに同期キャラクタを挿入しながら、設定されたキャラ
クタバイト数Ｎだけ転送すると、ＤＭＡコントローラ１
０はテキスト終了ＥＴＸを送って転送を停止し、完了Ｅ
を伝送制御プログラム１４に通知する。、伝送制御手順
プログラム１４は、タイマ１１を停止させ、回線インタ
ーフェース装置！！９にメツセージ送信完了命令を発行
する。これによって回線インターフェース装置９は同期
開放を行い、制御を伝送制御手順プログラム１４に返す
、続いて伝送制御手順プログラム１４は、ＣＰＵ２に対
し、終了報告を行い、動作を終了する。
ブロックを、所定のキャラクタバイト数ＣＮだけ送るご
とに同期キャラクタを挿入しながら、設定されたキャラ
クタバイト数Ｎだけ転送すると、ＤＭＡコントローラ１
０はテキスト終了ＥＴＸを送って転送を停止し、完了Ｅ
を伝送制御プログラム１４に通知する。、伝送制御手順
プログラム１４は、タイマ１１を停止させ、回線インタ
ーフェース装置！！９にメツセージ送信完了命令を発行
する。これによって回線インターフェース装置９は同期
開放を行い、制御を伝送制御手順プログラム１４に返す
、続いて伝送制御手順プログラム１４は、ＣＰＵ２に対
し、終了報告を行い、動作を終了する。
第４図は本発明の別の実施例を示すもので、やはり第２
図の通信制御装置１内の送信データ処理のブロック図で
ある。また第５図はその動作を示すものである。
図の通信制御装置１内の送信データ処理のブロック図で
ある。また第５図はその動作を示すものである。
この場合にも、第１図の場合と同様にＣＰＵ２からの制
御情報１２の設定に続き、送信データが送信バッファ１
３内に転送され、通信制御装置１が送信命令を受けた場
合、通信制御装置１内の伝送制御手順プログラム１４が
起動される。
御情報１２の設定に続き、送信データが送信バッファ１
３内に転送され、通信制御装置１が送信命令を受けた場
合、通信制御装置１内の伝送制御手順プログラム１４が
起動される。
伝送制御手順プログラム１４は、起動されるとまず送信
バッファ１３の先頭アドレスＡＯをＤＭＡコントローラ
ｌＯのアドレスレジスタ１５へ設定する。
バッファ１３の先頭アドレスＡＯをＤＭＡコントローラ
ｌＯのアドレスレジスタ１５へ設定する。
次に伝送制御手順プログラム１４は、タイマを使う代わ
りに、同期キャラクタ挿入タイミング時間分の伝送キャ
ラクタバイト数ＮＧと、送信メツセージブロックのキャ
ラクタバイト数Ｎとを比較し。
りに、同期キャラクタ挿入タイミング時間分の伝送キャ
ラクタバイト数ＮＧと、送信メツセージブロックのキャ
ラクタバイト数Ｎとを比較し。
Ｎ＜ＮＧならＮをＤＭＡコントローラｌＯのカウントレ
ジスタ１６へ設定し、この場合メツセージブロック伝送
では同期キャラクタ１８の挿入処理は行われない。
ジスタ１６へ設定し、この場合メツセージブロック伝送
では同期キャラクタ１８の挿入処理は行われない。
Ｎ＞ＮＣのときは、伝送制御手順プログラム１４はＮＧ
をＤＭＡコントローラ１ｏのカウントレジスタ１６へ設
定し１回線インターフェース装置９に対しメツセージ送
信開始命令Ｓを発行する。これを受は付けた回線インタ
ーフェース装置９は１回線７に同期開始用キャラクタＳ
Ｃの送出を開始する。
をＤＭＡコントローラ１ｏのカウントレジスタ１６へ設
定し１回線インターフェース装置９に対しメツセージ送
信開始命令Ｓを発行する。これを受は付けた回線インタ
ーフェース装置９は１回線７に同期開始用キャラクタＳ
Ｃの送出を開始する。
続いて伝送制御手順プログラム１４によるＤＭＡコント
ローラＩＯに対しての伝送開始要求Ｑの発行。
ローラＩＯに対しての伝送開始要求Ｑの発行。
ＤＭＡコントローラｌＯの起動が、第１図の場合と同様
に行われる。
に行われる。
続いてＤＭＡコントローラｌＯによって送信バッファ１
３内の送信メツセージブロックが回線インク−フェース
装置９を介して回線７に送出されるが、ＤＭＡコントロ
ーラ１０は同期キャラクタ挿入タイミング時間分の伝送
キャラクタバイト数ＮＣを伝送するとその内部カウンタ
（図示せず）がカウントアツプし、停止するとともにカ
ウントアツプ処理１７を起動する。
３内の送信メツセージブロックが回線インク−フェース
装置９を介して回線７に送出されるが、ＤＭＡコントロ
ーラ１０は同期キャラクタ挿入タイミング時間分の伝送
キャラクタバイト数ＮＣを伝送するとその内部カウンタ
（図示せず）がカウントアツプし、停止するとともにカ
ウントアツプ処理１７を起動する。
カウントアツプ処理１７は、回線インターフェース装置
９に対し同期キャラクタ１８を送出し、これは回線イン
ターフェース装置９経出で回線７へ送り出され、受信側
のキャラクタ同期に使われる。
９に対し同期キャラクタ１８を送出し、これは回線イン
ターフェース装置９経出で回線７へ送り出され、受信側
のキャラクタ同期に使われる。
そしてＤＭＡコントローラ１０に対し、再び未伝送キャ
ラクタバイト数Ｎ−ＮＣに対応したカウントレジスタ１
６への伝送キャラクタバイト数（Ｎ−ＮＣまたはＮＧ）
の設定処理を行う。
ラクタバイト数Ｎ−ＮＣに対応したカウントレジスタ１
６への伝送キャラクタバイト数（Ｎ−ＮＣまたはＮＧ）
の設定処理を行う。
このようにしてＮＣバイトごとに同期キャラクタ１８を
挿入しながら送信バッファ１３内の送信メツセージブロ
ックをＤＭＡ転送し、全て転送完了するとＤＭＡコント
ローラ１０は転送を停止し、完了Ｅを伝送制御手順プロ
グラム１４に通知する。以下の手順は第１図の場合と全
く同じである。
挿入しながら送信バッファ１３内の送信メツセージブロ
ックをＤＭＡ転送し、全て転送完了するとＤＭＡコント
ローラ１０は転送を停止し、完了Ｅを伝送制御手順プロ
グラム１４に通知する。以下の手順は第１図の場合と全
く同じである。
（発明の効果〕
本発明によれば、長文のテキストをＤＭＡ方式により高
速転送でき、同時に複雑なハードウェア回路を用いずに
伝送制御を行えるという効果がある。
速転送でき、同時に複雑なハードウェア回路を用いずに
伝送制御を行えるという効果がある。
第１図及び第３図は本発明の一実施例を示す送信データ
処理のブロック図及びその動作説明図、第２図は本発明
が適用されるシステムの構成例を示す図、第４図及び第
５図は本発明の別の実施例を示す送信データ処理のブロ
ック図及びその動作説明図である。 １・・・通信制御装置、４・・・ＭＰＵ （マイクロプ
ロセッサ）、５・・・プログラム、７・・・回線、 １
０・・・ＤＭＡコントローラ、 １１・・・タイマ、１
４・・・伝送制御手順プログラム、１６・・・カウント
レジスタ、 １７・・・カウントアツプ処理、１８・・
・同期キャラクタ。 代理人弁理士 秋 本 正、実 察１図 栴２図 第３図 第４図
処理のブロック図及びその動作説明図、第２図は本発明
が適用されるシステムの構成例を示す図、第４図及び第
５図は本発明の別の実施例を示す送信データ処理のブロ
ック図及びその動作説明図である。 １・・・通信制御装置、４・・・ＭＰＵ （マイクロプ
ロセッサ）、５・・・プログラム、７・・・回線、 １
０・・・ＤＭＡコントローラ、 １１・・・タイマ、１
４・・・伝送制御手順プログラム、１６・・・カウント
レジスタ、 １７・・・カウントアツプ処理、１８・・
・同期キャラクタ。 代理人弁理士 秋 本 正、実 察１図 栴２図 第３図 第４図
Claims (1)
- 【特許請求の範囲】 １、テキストメッセージ伝送のためのデータ伝送制御手
順用の制御プログラムを実行するプロセッサと、データ
送受信処理を制御するＤＭＡ制御手段とを用いて装置間
の回線経由のデータ伝送を制御するための伝送制御方法
において、タイマカウンタと、該タイマカウンタのカウ
ントアップ時に起動されるカウントアップ処理プログラ
ムとを設け、テキストメッセージの伝送開始時には、上
記制御プログラムが上記タイマカウンタに所定値をセッ
トして該タイマカウンタを起動させ、同時に上記ＤＭＡ
制御手段にＤＭＡ転送を開始させ、上記タイマカウンタ
がカウントアップして上記カウントアップ処理プログラ
ムが起動されると、該プログラムは上記ＤＭＡ転送を中
断させて同期キャラクタを回線へ送出したのち、上記タ
イマカウンタに上記所定値をセットして該タイマカウン
タを起動させ、同時に上記ＤＭＡ制御手段にＤＭＡ転送
を再開させ、以下、テキストメッセージの転送が終了す
るまで、上記タイマカウンタがカウントアップするごと
に上記同期キャラクタを挿入してＤＭＡ転送を再開する
動作を繰り返し行うことを特徴とする伝送制御方法。 ２、前記制御プログラム及び前記カウントアップ処理プ
ログラムを格納するメモリ、該制御プログラムを実行す
る前記プロセッサ、及び前記タイマカウンタを含む通信
制御装置を、ＬＳＩにより実現した請求項１記載の伝送
制御方法。 ３、テキストメッセージ伝送のためのデータ伝送制御手
順用の制御プログラムを実行するプロセッサと、データ
送受信処理を制御するＤＭＡ制御手段とを用いて装置間
の回線経由のデータ伝送を制御するための伝送制御方法
において、上記ＤＭＡ制御手段内の転送語数カウンタの
カウントアップにより起動されるカウントアップ処理プ
ログラムを設け、テキストメッセージの伝送開始時には
、上記制御プログラムがテキストメッセージの語数と所
定語数の小さい方の値を上記転送語数カウンタにセット
して上記ＤＭＡ制御手段によるＤＭＡ転送を開始させ、
上記転送語数カウンタがカウントアップして上記カウン
トアップ処理プログラムが起動されると、該プログラム
は上記ＤＭＡ転送を中断させて同期キャラクタを回線へ
送出したのち、テキストメッセージの残り語数と上記所
定語数の小さい方の値を上記転送語数カウンタにセット
して上記ＤＭＡ制御手段によるＤＭＡ転送を再開させ、
以下テキストメッセージの転送が終了するまで、上記転
送語数カウンタがカウントアップするごとに上記同期キ
ャラクタを挿入してＤＭＡ転送を再開する動作を繰り返
し行うことを特徴とする伝送制御方法。 ４、前記制御プログラム及び前記カウントアップ処理プ
ログラムを格納するメモリ、及び上記制御プログラムを
実行する前記プロセッサを含む通信制御装置を、ＬＳＩ
により実現した請求項３記載の伝送制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128490A JP2634631B2 (ja) | 1988-05-27 | 1988-05-27 | 伝送制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63128490A JP2634631B2 (ja) | 1988-05-27 | 1988-05-27 | 伝送制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01298842A true JPH01298842A (ja) | 1989-12-01 |
| JP2634631B2 JP2634631B2 (ja) | 1997-07-30 |
Family
ID=14986039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63128490A Expired - Lifetime JP2634631B2 (ja) | 1988-05-27 | 1988-05-27 | 伝送制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634631B2 (ja) |
-
1988
- 1988-05-27 JP JP63128490A patent/JP2634631B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2634631B2 (ja) | 1997-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0771125B2 (ja) | データ通信方法およびデータ通信システム | |
| EP0651335A1 (en) | High speed receiver/transmitter interface | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP2634631B2 (ja) | 伝送制御方法 | |
| EP0285335B1 (en) | Data communication system and method | |
| JP2615127B2 (ja) | 通信処理装置 | |
| JP2560476B2 (ja) | 通信制御装置 | |
| JP2602975B2 (ja) | 調歩同期式通信における受信制御装置 | |
| JP2002259324A (ja) | データ処理装置 | |
| KR950003659B1 (ko) | Scsi 비동기 전송 제어장치 | |
| JP2574455B2 (ja) | フレーム受信方式 | |
| JPS6294042A (ja) | 通信制御装置 | |
| KR930009064B1 (ko) | 피포(fifo)를 이용한 두 시스템간의 통신방법 | |
| JP3311868B2 (ja) | 印刷制御装置 | |
| JP3463146B2 (ja) | 通信制御方法及び装置 | |
| JP3585052B2 (ja) | インターフェース制御装置 | |
| JPH01123551A (ja) | 調歩データ受信方式 | |
| KR920003278B1 (ko) | Mhs와 pc 접속처리 장치간의 통신방법 | |
| JPS61134791A (ja) | フオント・パタ−ン転送方式 | |
| JPS61186046A (ja) | 端末接続制御方式 | |
| JPH0575304B2 (ja) | ||
| JP2001005742A (ja) | データ転送方式 | |
| JP2002281039A (ja) | パケット送受信装置 | |
| JPH0525216B2 (ja) | ||
| JPS62193440A (ja) | 送信バツフア制御方式 |