JPH0771125B2 - データ通信方法およびデータ通信システム - Google Patents

データ通信方法およびデータ通信システム

Info

Publication number
JPH0771125B2
JPH0771125B2 JP2006055A JP605590A JPH0771125B2 JP H0771125 B2 JPH0771125 B2 JP H0771125B2 JP 2006055 A JP2006055 A JP 2006055A JP 605590 A JP605590 A JP 605590A JP H0771125 B2 JPH0771125 B2 JP H0771125B2
Authority
JP
Japan
Prior art keywords
data
size
data frame
buffers
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2006055A
Other languages
English (en)
Other versions
JPH02228855A (ja
Inventor
リチヤード・ジイー・フオグ、ジユニア
ジヨセフ・リチヤード・マーチス
カール・ザイタラー、ジユニア
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JPH02228855A publication Critical patent/JPH02228855A/ja
Publication of JPH0771125B2 publication Critical patent/JPH0771125B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、コンピュータ・システム間で使用するための
直列通信技術に関するものである。
B.従来の技術及びその課題 直列データ・リンクを介したコンピュータ・システム間
のデータ通信はきわめて一般的なものとなっている。多
数のプロトコルと標準データ交換書式が開発されてい
る。一般に高いデータ伝送速度を有する同期式通信プロ
トコルを用いると、データが同期的にまたは非同期的に
通信できる。
同期式通信側システムは、データを離散ブロックとして
通信する。このような離散ブロックは、フレームまたは
パケットとも呼ばれる。データ・フレームは典型的に
は、データ自体の他に、ブロックの始めと終わりを表す
標識、巡回冗長検査文字(CRC)、及びその他の制御情
報を含んでいる。通信は同期式に行なわれるので、送信
側と受信側が、同じタイム・ベースを有するクロックを
使用する必要がある。これは一般に、受信データからの
クロックを送信側に再生させることによって実現され
る。
このようなフレーム・ベースの同期式通信側システムで
は、データの歩調合せの点で問題が生じる可能性があ
る。受信データは通常、バッファに置かれ、そこから受
信側が抽出する。なんらかの理由で、受信リンクを介し
てデータが送信されるのと同じ速度で受信側がバッファ
からデータを除去することができない場合には、結果的
にデータのオーバランが発生する。このような場合、デ
ータは失われるか、あるいは何らかの回復プロトコルに
よって、どのデータが失われたかを判定し、それを再伝
送するよう要求しなければならない。このような状況
は、受信側システムが複数の入出力システムを含んでい
たり、あるいは考慮中のデータ交換以外のタスクによる
負荷がかかりすぎた場合などによく発生する。受信側シ
ステムは、単一の入出力サブシステムには容易について
いくことができるが、複数のサブシステムが存在する
と、受信側システム全体が特定の入出力チャンネルにつ
いていけなくなる可能性がある。
現在、システムは、典型的には、受信側システムが常に
その入出力サブシステムのすべてを取り扱うのに十分な
能力を持ち、データ・オーバランの可能性がないように
設計されている。入出力チャンネルのすべてが同時に能
力一杯で動作することはほとんどないので、受信側シス
テムは大部分の時間、能力を遊ばせている。このような
過剰設計要件のため、システムが必要以上に高価なもの
になっている。さらに、全チャンネルの総入出力帯域幅
が、システムが取り扱える帯域幅よりも小さくなければ
ならないので、このようなシステムは、拡張能力が限ら
れている。
したがって、受信側システムの応答時間とは無関係に、
データ・オーバランの可能性をなくすような、通信シス
テム及び通信方法を実現することが望ましい。さらに、
受信側システムがそのようなデータ伝送速度を取り扱う
ことができる時に、そのようなシステムが最大能力でリ
ンクを介してデータを伝送できるなら、一層望ましい。
C.課題を解決するための手段 本発明の目的は、通信リンクを介したデータ伝送速度
を、受信側システムが十分に取り扱えるような伝送速度
に動的に調整する、直列データ通信のためのシステム及
び方法を提供することにある。
したがって、本発明によれば、データ転送の開始前に、
送信側システムが受信側システムの動作環境を決定す
る。送信側システムからの照会に応じて、受信側システ
ムは、受信側システムで利用可能なデータ・バッファの
サイズと数を示す情報を送る。次に送信側システムがデ
ータ・フレームの送信を開始する。このデータ・フレー
ムは、受信側システムのバッファに置かれる。受信側シ
ステムは、バッファからすべてのデータを除去して、他
のデータが受入れできるように開放し、そのことを示す
メッセージを送信側システムに送信する。送信側システ
ムはこのようなメッセージをカウントして、送信データ
・フレームの数が、受信側のバッファから除去されたフ
レームの数を、受信側が有するバッファの数以上に越え
てはいないことを確認する。
D.実施例 第1図は、2つのコンピュータ・システム1と2の間で
のデータ通信用のシステムを示す。以下の考察では、シ
ステム1は送信側と呼び、システム2にデータを送信す
る。システム2は受信側と呼ぶ。両システムはともに送
信機としても受信機としても動作できることが望まし
い。
システム1には、システム・バス14を介して主システム
・メモリ12に結合されているプロセッサ10がある。シス
テム・バス14には、それぞれ単一の入出力チャンネルを
サポートする2つの入出力制御装置16と18も接続されて
いる。
システム2には主システム・メモリ22に結合されている
プロセッサ20がある。プロセッサには、4個の入出力制
御装置24、26、28、30も接続されており、これらは入出
力バス32を介してプロセッサ20と通信を行なう。
システム1は、入出力装置16及び18と同じバス14を介し
てプロセッサ10に接続されている主システム・メモリ12
を有するものとして示されている。システム2は、その
入出力バス32とは無関係に、プロセッサ20に接続されて
いる主システム・メモリ22を有する。これらは、2つの
典型的はコンピュータ・システムの構成であるにすぎ
ず、このようなシステム構成の詳細は、本発明にとって
重要ではない。
2つのシステム1及び2は、データ・リンク34によって
接続されている。このリンク34は単純な直接接続でもよ
く、またコンピュータ・ネットワーク制御装置、電話交
換システム、衛星通信データ・リンクを含むものでもよ
い。通信リンク34の詳細な性質は、本発明にとって重要
ではないが、好ましい実施例は、少なくとも下記に説明
するようにリンクを介して限られた形式の全二重通信を
含んでいる。
入出力装置18は4個の送信/受信バッファ36、38、40、
42を含む。これらのバッファは、当技術分野で周知のピ
ンポン式バッファとして使用できるように構成されてい
る。入出力装置30は、4個のバッファ44、46、48、50も
含んでいる。
入出力装置18中のバッファはすべて同じサイズであるこ
とが望ましい。典型的サイズは256もしくは512バイトで
ある。入出力装置30中のバッファ44、46、48、50もすべ
て同じサイズであることが望ましいが、入出力装置18の
各バッファとはサイズが異なっていてもよい。各入出力
装置18と30中の正確なバッファの数は異なっていてもよ
いが、ピンポン・バッファ配置には少なくとも2個のバ
ッファが必要である。本発明を利用するシステムは、以
下に説明するように、送信側システムと受信側システム
で同じ数のバッファを有しないことがしばしば生じるも
のと予想される。
第2図は、本発明で典型的に使用されるようなデータ・
フレームを示す。各フレームは、開始シーケンス60で始
まる。この開始シーケンスは、受信側システムによって
新しいフレームの始めとして認識される一義的に識別可
能なビット・シーケンスである。その後にヘッダ62が続
く。ヘッダは、ネットワークを介したコンピュータ・シ
ステムの送受信アドレスなどの制御情報を含む。その次
にはデータ64、さらに巡回冗長検査(CRC)情報66が続
く。データ・フレームの最後の項目は、停止マーカ68で
ある。開始60、ヘッダ62、CRC66及び停止68の各フィー
ルドは、送信回路によって加えられ、受信側によって除
去される。データ64だけは、受信端でバッファに置かれ
る。さらに、データ・フィールド64はそれ自体、0挿入
/削除などの技法を用いて符号化され、データ64は、バ
ッファに置く前に受信側によって複合される。データの
符号化が行なわれる場合、それがどんな性質のものであ
るかは本発明には含まれない。符号化されないデータ・
フィールド64のサイズは、受信バッファ44、46、48及び
50のサイズより小さいか、またはそれに等しくなければ
ならない。
第3図は、データが送信側1から受信側2に送信される
ときの送信側入出力装置18の動作を表す流れ図である。
この処理は、送信側装置18が通信リンク34を介して受信
側装置30に、メッセージを送信する旨の要求(RQ_SEN
D)を送信する(100)ことにより開始する。受信側装置
30はRQ_SENDを受信すると、メッセージRS_SENDを送信側
装置18に送り戻す(102)。メッセージRS_SENDは、受信
バッファ30の能力に関する情報を含んでいる。好ましい
実施例では、このような情報にはバッファ44、46、48、
50のサイズ及び利用可能なバッファの数が含まれる。第
1図に示した例では、4個の利用可能なバッファが示さ
れており、RS_SENDはそこにあるバッファの数を知らせ
る。
ステップ104で、送信側装置18は、いま説明したフレー
ム・サイズとバッファの数を決定し、これらの値を保持
する。データ・フィールド64の符号化されないサイズ
は、受信バッファ44、46、48、50のフレーム・サイズ、
または送信バッファ36、38、40、42のバッファ・サイズ
のどちらか小さいほうに設定される。このように、送信
側装置18は、受信側装置30に、単一の受信バッファに適
合しないデータ・ブロックを送信しない。またステップ
104で、値Nが、受信側装置30に含まれるバッファの数
に設定される。
バッファ・サイズは、2ビート・フィールドなど事前に
配置されたコードを用いて送信することができる。この
フィールドの値は、既知のバッファ・サイズに一致して
もよい。たとえば、次のコーディング方式を用いて、バ
ッファ・サイズを通信することができる。00−256バイ
ト;01−512バイト;10−1024バイト;11−特殊値を、整数
として別々に通信することができる。また2個の追加ビ
ットを使って、バッファの数を通信することができる。
たとえば、次のようなコーディング方式が使用できる。
00−バッファ2個;01−バッファ4個;10−バッファ6
個;11−バッファ8個。
ステップ106で、カウンタUが0に設定される。このカ
ウンタは、送信側装置18から受信側装置30に、下記に説
明するようなまだ肯定応答されていないデータ・フレー
ムがいくつ送られたかを示すのに使用される。
次に送信側装置18は、ループに入り、伝送が完了するま
でそこに留まる。始めに1個のフレームが送信される
(108)。このフレームが送信されるとき、カウンタU
が増分され(110)、UがNより小さいか否かを調べる
ため検査が行なわれる(112)。小さい場合、受信側30
はデータ・フレームを受信するのに利用できる少なくと
も1個のバッファを有し、ステップ108に戻る。UがN
に等しい場合は、受信側30のバッファがすべてが満杯で
あり、それ以上データは送信できない。
受信側装置30が入出力バッファ44、46、48、50のどれか
1つの内容を主メモリ22またはそれ以外の場所に転送し
てそのバッファを空にすると、そのバッファは新しいデ
ータを受け入れることができるようになる。バッファが
空になると、そのことを示すメッセージが受信側装置30
から送信側装置18に送信される。このメッセージは、受
信側装置30のバッファがクリアされたことを示す肯定応
答信号としての役割を果す。受信側装置18でこのメッセ
ージを受け取ると、割込み信号が生成され(114)、こ
の割込み信号によってUが減分される(116)。Uの減
分後、送信側装置18は割込みから復帰する(118)。
したがって、第3図からわかるように、Uはフレームが
送信されると増分され(110)、受信側装置30のバッフ
ァが空になると減分される(116)。この機構により、
全送信済みフレーム数が、肯定応答された(すなわち、
受信側装置30によってバッファから除去された)フレー
ムの数を越えないことが保証される。
第3図は、送信側装置18内のマイクロ制御装置で使用す
るのに適した処理を示す。すなわち、肯定応答メッセー
ジの受信時に、割込み機構を用いてUを減分することを
示している。PALなどのハードワイヤ式ランダム論理制
御機構をマイクロ制御装置の代わりに使用する場合は、
割込み機構は使用しない。ただし、肯定応答メッセージ
の受信時にカウンタを減分するための同等の機能がやは
り実行される。第3図に関しては説明したものと同等の
機能を実行するどんな制御機構でも、本発明で使用でき
る。
第4図は、受信側装置30の動作を示す流れ図である。RQ
_SENDメッセージが受信されると(120)、RS_SENDメッ
セージが送信側に送り戻される(122)。この時点で、
2つの平行処理が開始する。ステップ124で、新しいデ
ータ・フレームが絶えず次の利用可能バッファに受け取
られる。受信側装置30はシステム2の残りの部分とは無
関係にこれを行なう。これと並行して、システム2は、
バッファ44、46、48、50からデータをアンロードし、そ
のデータを主メモリ22またはシステムのその他の部分へ
コピーする(ステップ126)。バッファが完全にクリア
されたとき、メッセージRS_ACKが送信側に送り戻される
(128)。RS_ACKは、送信側18が割込みを生成する(11
4)のに使用する肯定応答メッセージである。これら2
つの処理は、データ伝送が完了し、最後に受信されたフ
レームが肯定応答されるまで、並行して続けられる。
プロセッサ20または入出力バス32に対する追加要求によ
り、システム2は、必ずしもデータがリンク34を介して
通信されるのと同じ速度で受信側装置30からバッファを
アンロードすることができないことがある。同様に、プ
ロセッサ10は、リンク34の最大チャネル容量を十分に利
用ぜきるだけの速度で送信側装置18のバッファをロード
することができないことがある。バス14と32上のトラフ
ィックにより、両端のバッファが十分な速度でロードま
たはアンロードできるときには、データはリンク34を介
して最大チャネル容量で伝送される。いずれかのシステ
ムが十分な速度でそのバッファをロードまたはアンロー
ドできない場合には、連続したデータ・フレーム間の時
間が増大し、全体的にデータ伝送速度が低下する。ただ
し、初期接続信号RS_ACKを使用し、かつ受信側装置30に
どれだけのバッファが存在するかを送信側装置18が知っ
ているので、データは失われない。
第5図は、これらの機能が通信側システムの動作にどの
ように影響するかを示すタイミング図である。第5図に
示した信号のタイミングは、通信の例のほんの一部にす
ぎず、各種事象のタイミングは、システムの各種機能を
示すように選択してある。第5図で、低い値は、特定の
メッセージが伝送されていないことを示し、高い値は、
特定のメッセージが送信または受信されている時間を示
している。第5図は、メッセージが送信され、受信され
ることを送信側装置18が知る時間を示したものである。
伝送の遅延により、受信側装置30の同様のタイミング図
では、同じ事象が、信号が送信されるのとわずかに異な
った時間に発生する。
時刻t1で、RQ_SENDが送信側装置18から送信される。次
に時刻t2に、受信側装置30が、RS_SENDメッセージで応
答する。このメッセージは、受信バッファのサイズとバ
ッファの数を含んでいる。時刻t3で、送信側装置18がデ
ータ・フレームの送信を開始する。時刻t4で、最初のフ
レームの伝送が完了し、時刻t5で2番目のフレームの伝
送が始まる。通信システムは連続フレーム間で特定の最
小遅延時間(t5−t4)をもつのが通常であるが、必ずし
もその必要はない。2番目のフレームの伝送中に、最初
のデータ・フレームがバッファからクリアされたことを
示すRS_ACKメッセージが受信側装置30から送信される。
時刻t7に、3番目のフレームが送信される。
t8の直前に、3つのフレームが送信され、1つのRS_ACK
信号が受信された。すなわち、第3図の流れ図によれ
ば、Uの値は2となる。2は受信側装置30のバッファの
数より小さいので、送信側装置18はデータの送信を続け
ることができる。したがって、さらに2つのフレームが
時刻t8及びt9に送信される。時刻t8に始まるフレームの
送信前の遅延は、システム1上のシステム・ローディン
グによって生じる遅延が好ましくない影響を与えないこ
とを示している。送信側装置18は、次のフレームが送信
可能となるまで待つだけである。
時刻t10に、RS_ACKが再度送信される。したがって、時
刻t11に、U=3となり、別のデータ・フレームが送信
できることを示す。送信すべき次のフレームがあるとす
ると、これは、余分な遅延なしに行なわれる。
時刻t11に始まるフレームが送信された後、6個のフレ
ームが送信され、2つのRS_ACKメッセージが受信され
た。したがってU=4となり、この時それ以上フレーム
は送信できない。送信側装置18は、次のRS_ACKメッセー
ジを受信するまで遅延する。次のRS_ACKメッセージの受
信は時刻t12に行なわれる。これに応じて、時刻t13に次
のフレームが送信される。時刻t14、t16及びt17に、受
信側プロセッサ20が高速で送信側装置30からバッファを
アンロードできるようになっていることを示すいくつか
の追加RS_ACKメッセージが送信される。これにより、デ
ータが、時刻t15、t18及びt19に最小のシステム遅延で
送信される。
第5図に示した処理は、伝送が完了するまで継続され
る。伝送の完了は、当技術分野で周知の特殊な伝送終了
メッセージの送信によって示すことができる。
送信側装置18が送信するデータを含むバッファを有し、
受信側装置30が利用可能なバッファを有するとき、デー
タがシステムによって許される最高速度でリンク34を介
して伝送されることを理解されたい。受信側装置30がつ
いていけない場合、そのバッファ44、46、48、50がすべ
て満杯となり、それ以上データは送信されない。受信側
装置30が、この状態を示す特殊なメッセージを送信する
必要はない。送信側装置18は、どれだけのデータを安全
に送信できるかを知っている。送信側装置18がついてい
けない場合でも、システムに問題は生じない。
このような通信の段取りは、送信側装置18と受信側装置
30の間に大きな伝送遅延がある場合に特に有効である。
この遅延は、衛星通信リンクの場合に見られるような長
距離にわたるテータの送信や、リンク34に沿って各種電
子スイッチによって生じる可能性がある。大きな伝送遅
延のある通信リンクは、しばしばデータのオーバランを
防止するため、適時にデータの送信を停止するためのメ
ッセージを通信できなくなることがよくある。上記で説
明したシステムでは、送信側装置18は、あらかじめ、受
信側装置30がどれくらいのデータを処理できるかを知っ
ているので、このようなメッセージは必要ではない。
前記に説明したシステムのもう1つの機能は、RS_ACKメ
ッセージによって示される、受信済みデータ・フレーム
の数についての検査である。送信側装置18が受信したRS
_ACKメッセージの数は、送信されたデータ・フレームの
数と同じでなければならない。同じでない場合は、1つ
または2つのフレームが失われていることになる。送信
側装置18は、最終フレームの送信後、所定のある長さの
時間だけ待ち、RS_ACKメッセージの数に誤りのある場合
には、伝送エラーがあったことを知らせなければならな
い。この時、データが再送信され、または他の適切な処
置が開始される。
前記に説明したシステムには、大型ネットワーク内の各
プロセッサが、可能なあらゆる受信側の構成を知る必要
がないという別の利点がある。データ転送が行なわれる
とき、受信環境(すなわちバッファのサイズ及びバッフ
ァの数)が決定されるので、1つのシステムを再構成し
たり、新しいシステムをネットワークに追加する際に、
システム全体に及ぶパラメータの更新を試みる必要はな
い。
前記に説明したシステム及び方法が、直列技術のみなら
ず並行技術を使用してデータ伝送を行なう通信システム
でも利用できることは、当業者にとって自明のはずであ
る。
前記に説明したシステムの変形によると、受信側装置30
は、送信側装置18は「受信要求」メッセージを送ること
により通信を開始することができる。このメッセージに
は、RS_SENDに通常含まれるバッファのサイズと数の情
報が含まれるる。このメッセージを受信すると、送信側
装置は、前述の方法でデータを送信する。唯一の相違
は、転送開始装置の識別である。
【図面の簡単な説明】
第1図は、2つのコンピュータ・システムとそれらの間
の通信リンクの構成図である。 第2図は、データ・フレームの構造を示す図である。 第3図は、送信側装置の動作を示す流れ図である。 第4図は、受信側装置の動作を示す流れ図である。 第5図は、システムの動作を示すタイミング図である。 1……送信側コンピュータ・システム、2……受信側コ
ンピュータ・システム、10、20……プロセッサ、12、22
……主システム・メモリ、14……システム・バス、16、
18……送信側入出力制御装置、24、26、28、30……受信
側入出力制御装置、32……入出力バス、34……データ・
リンク、36、38、40、42……送信バッファ、44、46、4
8、50……受信バッファ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 欧州特許出願公開72614(EP,A2)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】第一のシステムから第二のシステムにデー
    タフレームを送信する方法であって、 データフレームの送信に先立って前記第一のシステムか
    らの要求に応答して前記第二のシステムから前記第一の
    システムに対して前記第二のシステム内にある利用可能
    な同一サイズの受信バッファの数および前記各受信バッ
    ファのサイズを含むメッセージを送信するステップと、 前記第一のシステムから送信されるべきデータフレーム
    のサイズを、前記受信バッファのサイズおよび前記第一
    のシステムの送信バッファのサイズのいずれをも越えな
    いサイズに設定するステップと、 前記第一のシステムから前記第二のシステムに対して前
    記設定されたサイズのデータフレームを送信するステッ
    プと、 前記第二のシステムの前記受信バッファに受信したデー
    タフレームを保持するステップと、 受信した前記データフレームを前記受信バッファから除
    去するステップと、 前記各データフレームが前記受信バッファから除去され
    るたびに前記第一のシステムに対して肯定応答信号を送
    信するステップとよりなり、 前記第一のシステムから前記第二のシステムへのデータ
    フレームの送信を、受信した前記肯定応答信号の数と既
    に送信されたデータフレームの数の差が前記受信バッフ
    ァの数よりも小さい場合にのみ許可することを特徴とす
    るデータフレーム送信方法。
  2. 【請求項2】第一のシステムから第二のシステムに通信
    リンクを介してデータフレームを送信する行うシステム
    であって、 前記第二のシステムは、少なくとも二つの同一サイズの
    受信バッファと、前記第一のシステムが前記第二のシス
    テムにデータフレームの送信を開始するに先立って前記
    第一のシステムからの要求に応答して前記受信バッファ
    の数と前記各受信バッファのサイズを前記第一のシステ
    ムに通知する手段と、前記第一のシステムから送信され
    前記受信バッファに格納されている前記データフレーム
    が前記受信バッファから除去されたときに前記第一のシ
    ステムに肯定応答信号を送信する手段とを有し、 前記第一のシステムは、前記第二のシステムから送られ
    る前記肯定応答信号の数、前記第二のシステムの前記受
    信バッファの数および前記各受信バッファのサイズをそ
    れぞれ保持する手段と、送信されるべきデータフレーム
    のサイズを、前記受信バッファのサイズおよび前記第一
    のシステム内にある送信バッファのサイズのいずれをも
    越えないサイズに設定する手段と、前記設定されたサイ
    ズのデータフレームを前記第二のシステムに送信する手
    段と、受信した前記肯定応答信号の数と既に送信された
    データ・フレームの数の差が前記受信バッファの数より
    も小さい場合にのみ前記送信する手段をイネーブルにす
    る手段とを有する、 ことを特徴とするデータフレーム送信システム。
JP2006055A 1989-01-13 1990-01-13 データ通信方法およびデータ通信システム Expired - Lifetime JPH0771125B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/297,776 US4995056A (en) 1989-01-13 1989-01-13 System and method for data communications
US297776 1989-01-13

Publications (2)

Publication Number Publication Date
JPH02228855A JPH02228855A (ja) 1990-09-11
JPH0771125B2 true JPH0771125B2 (ja) 1995-07-31

Family

ID=23147694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006055A Expired - Lifetime JPH0771125B2 (ja) 1989-01-13 1990-01-13 データ通信方法およびデータ通信システム

Country Status (3)

Country Link
US (1) US4995056A (ja)
EP (1) EP0378401A3 (ja)
JP (1) JPH0771125B2 (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8915137D0 (en) * 1989-06-30 1989-08-23 Inmos Ltd Message routing
JP2787599B2 (ja) * 1989-11-06 1998-08-20 富士通株式会社 画像信号符号化制御方式
CA2050507C (en) * 1990-10-26 1999-07-13 Lane Jordon Abrams Message-oriented bank controller interface
US5309562A (en) * 1991-08-19 1994-05-03 Multi-Tech Systems, Inc. Method and apparatus for establishing protocol spoofing from a modem
US5440690A (en) * 1991-12-27 1995-08-08 Digital Equipment Corporation Network adapter for interrupting host computer system in the event the host device driver is in both transmit and receive sleep states
US5473755A (en) * 1992-06-01 1995-12-05 Intel Corporation System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
US5504929A (en) * 1993-11-17 1996-04-02 Adobe Systems Incorporated Method and apparatus for encoding byte sequence for self-clocked high speed data transfer from a parallel port
US5581705A (en) * 1993-12-13 1996-12-03 Cray Research, Inc. Messaging facility with hardware tail pointer and software implemented head pointer message queue for distributed memory massively parallel processing system
IES950209A2 (en) * 1995-03-24 1995-10-18 Lake Res Ltd Communication apparatus for communicating two microprocessors
US5754866A (en) * 1995-05-08 1998-05-19 Nvidia Corporation Delayed interrupts with a FIFO in an improved input/output architecture
US5768622A (en) * 1995-08-18 1998-06-16 Dell U.S.A., L.P. System for preemptive bus master termination by determining termination data for each target device and periodically terminating burst transfer to device according to termination data
US5991296A (en) * 1996-02-22 1999-11-23 Fujitsu, Ltd. Crossbar switch and method with reduced voltage swing and no internal blocking data path
US5892766A (en) * 1996-02-22 1999-04-06 Fujitsu, Ltd. Method and apparatus for coordinating access to an output of a routing device in a packet switching network
US6003064A (en) * 1996-02-22 1999-12-14 Fujitsu Limited System and method for controlling data transmission between network elements
US5841973A (en) * 1996-03-13 1998-11-24 Cray Research, Inc. Messaging in distributed memory multiprocessing system having shell circuitry for atomic control of message storage queue's tail pointer structure in local memory
US5864738A (en) * 1996-03-13 1999-01-26 Cray Research, Inc. Massively parallel processing system using two data paths: one connecting router circuit to the interconnect network and the other connecting router circuit to I/O controller
KR100384677B1 (ko) * 1997-05-14 2003-05-22 가부시키가이샤 세가 데이타 전송 방법 및 이것을 이용한 게임 시스템
TW375529B (en) 1997-05-14 1999-12-01 Sega Corp Data transmission method and game system using the same
US6070189A (en) * 1997-08-26 2000-05-30 International Business Machines Corporation Signaling communication events in a computer network
US6178174B1 (en) * 1997-08-26 2001-01-23 International Business Machines Corporation Optimistic, eager rendezvous transmission mode and combined rendezvous modes for message processing systems
US6035335A (en) * 1997-08-26 2000-03-07 International Business Machines Corporation Optimistic, eager rendezvous transmission system and combined rendezvous system for message processing, and related data structures
US6108736A (en) * 1997-09-22 2000-08-22 Intel Corporation System and method of flow control for a high speed bus
US6256677B1 (en) * 1997-12-16 2001-07-03 Silicon Graphics, Inc. Message buffering for a computer-based network
US6216174B1 (en) 1998-09-29 2001-04-10 Silicon Graphics, Inc. System and method for fast barrier synchronization
US6791989B1 (en) * 1999-12-30 2004-09-14 Agilent Technologies, Inc. Fibre channel interface controller that performs non-blocking output and input of fibre channel data frames and acknowledgement frames to and from a fibre channel
JP2001290700A (ja) * 2000-04-07 2001-10-19 Mitsubishi Electric Corp 出力fifoデータ転送制御装置
US7089289B1 (en) 2000-07-18 2006-08-08 International Business Machines Corporation Mechanisms for efficient message passing with copy avoidance in a distributed system using advanced network devices
US6799200B1 (en) 2000-07-18 2004-09-28 International Business Machines Corporaiton Mechanisms for efficient message passing with copy avoidance in a distributed system
US6735620B1 (en) 2000-07-18 2004-05-11 International Business Machines Corporation Efficient protocol for retransmit logic in reliable zero copy message transport
US6501396B1 (en) 2001-03-30 2002-12-31 Xilinx, Inc. Scalable physical coding sublayer (PCS) and 8B/10B encoder
US6765882B2 (en) * 2001-07-02 2004-07-20 Motorola, Inc. Method and system for data packet collision avoidance in a wireless communication system
US7124110B1 (en) 2002-07-15 2006-10-17 Trading Technologies International Inc. Method and apparatus for message flow and transaction queue management
GB0227871D0 (en) 2002-11-29 2003-01-08 Ibm DATA processing systems
CN100531433C (zh) * 2003-08-08 2009-08-19 三菱电机株式会社 通信终端和通信系统
US7746778B2 (en) * 2006-12-12 2010-06-29 Intel Corporation Resource based data rate control
JP6051617B2 (ja) * 2012-06-28 2016-12-27 富士通株式会社 制御装置、ストレージ装置、制御方法及び制御プログラム
US10664548B2 (en) 2013-07-12 2020-05-26 Trading Technologies International, Inc. Tailored messaging
JP6833364B2 (ja) 2016-07-01 2021-02-24 株式会社東芝 Icカード、および、icカード処理装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4433391A (en) * 1981-08-17 1984-02-21 Burroughs Corporation Buffered handshake bus with transmission and response counters for avoiding receiver overflow
US4551834A (en) * 1983-10-25 1985-11-05 U.S. Philips Corporation Method and system for communicating over an open communication network
US4689785A (en) * 1984-09-14 1987-08-25 Sanyo Electric Co., Ltd. Data transmission system
EP0178287A3 (de) * 1984-10-09 1988-12-28 VOEST-ALPINE Aktiengesellschaft Schaltungsanordnung zur Kontrolle der Datenfernübertragung
CA1220830A (en) * 1984-12-28 1987-04-21 David S. Drynan Transmitting sequence numbers of information in a packet data transmission system
US4677616A (en) * 1985-09-11 1987-06-30 At&T Company Flow control scheme for a switching network
GB8528891D0 (en) * 1985-11-23 1986-01-02 Int Computers Ltd Data transmission system
US4727537A (en) * 1985-12-24 1988-02-23 American Telephone And Telegraph Company Flow control arrangement for the transmission of data packets to a communication network
US4744079A (en) * 1986-10-01 1988-05-10 Gte Communication Systems Corporation Data packet multiplexer/demultiplexer
JPS6429146A (en) * 1987-07-24 1989-01-31 Nec Corp Transmission control method
US4839891A (en) * 1987-07-24 1989-06-13 Nec Corporation Method for controlling data flow

Also Published As

Publication number Publication date
EP0378401A3 (en) 1991-06-05
JPH02228855A (ja) 1990-09-11
EP0378401A2 (en) 1990-07-18
US4995056A (en) 1991-02-19

Similar Documents

Publication Publication Date Title
US4995056A (en) System and method for data communications
EP0525985B1 (en) High speed duplex data link interface
EP0076880B1 (en) A local area contention network data communication system
EP0129581B1 (en) Method and apparatus for graceful preemption on a digital communications link
EP0145318B1 (en) Communications method
US5528605A (en) Delayed acknowledgement in an asymmetric timer based LAN communications protocol
JP2707529B2 (ja) データ通信システム
US5933435A (en) Optimized method of data communication and system employing same
JP2006287981A (ja) 網通信システムにおいてデータパケットを伝送するための誤り訂正通信方法
JPH0656994B2 (ja) チェックポイント・フレーム数低減方法
US6388989B1 (en) Method and apparatus for preventing memory overrun in a data transmission system
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
EP1225741A1 (en) High speed interconnection for embedded systems within a computer network
JP2969559B2 (ja) データ転送フロー制御方式
KR0165440B1 (ko) 폴링통신방법
EP0285335B1 (en) Data communication system and method
JPH11298555A (ja) デジタルデータのシリアル転送システムおよび方法
JP3217397B2 (ja) 通信制御装置のデータ送信方法
JPH04263545A (ja) データ通信装置
JPS6172432A (ja) 通信制御方式
EP1540484B1 (en) Bus control arrangement and method
KR930004100B1 (ko) 비동기 방식의 전이중 통신 프로토콜 구현방법
JPH063925B2 (ja) 共用チヤネルアクセス制御回路
JP2000036849A (ja) 無手順通信システム及びその無手順通信方法並びにその制御プログラムを記録した記録媒体
Botic Communications Protocol for a Building Automation System