JPH01300691A - 同期分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、テレビジョン受像機内に設置される同期分離
回路に関するものである。

（従来の技術） カラーテレビジョン放送システムでは、放送局側のカメ
ラの分解走査と、受像機側の組立て走査とを一致させる
ために１水平走査線分と１フレーム分の映像信号の間に
それぞれ水平同期信号と垂直同期信号とが重畳され、受
像機内にはこれら水平、垂直の同期信号と映像信号とを
分離するための同期分離回路が設置される。

従来、上述の同期分離回路は、まず、水平／垂直同期信
号を含む複合同期信号と映像信号とを両者の振幅差を利
用して分離し、次に、この分離済みの複合同期信号中の
水平／垂直同期信号を両者の周波数差を利用して分離す
るように構成されている。分離済みの各同期信号は、間
歇的に発生ずることのある検出誤りのもとて位相の安定
化を確立するために、それぞれの位相ロックループを介
して表示走査のためのタイミング信号として後段の表示
回路などに供給される構成となっている。

（発明が解決しようとする課題） 最近、急ピッチで進められている高画質テレビジョン方
式の開発に伴いこれを実効あらしめるためのゴースト除
去方式の開発も急ピッチで進められている。このゴース
ト除去方式の典型的なものは、放送側ではテレビジョン
信号中の所定個所に所定の基準波形を挿入したものを送
出し、受信機側ではこの基準波形の歪み具合からゴース
トの発生状況を検出する構成となっている。

この基準波形を受信テレビジョン信号中の所定個所から
高精度で検出するためには、高精度の同期分離とこれに
基づ（タイミング信号の作成が必要になる。典型的には
、従来の同期分離回路で作成されていた表示用のタイミ
ング信号に比べて１桁以上高い精度を必要とする。

このように、ゴーストに起因する同期信号の誤検出が多
発する状況のもとて従来よりも１桁以上高いタイミング
精度を実現することは、従来技術の単なる延長によって
は実現困難である。

特に、従来の同期分離回路の同期保護部では、同期信号
の検出に失敗すると直ちにハンティングによる同期化処
理が開始されるので、応答性が高い反面、ゴーストの影
響による同期信号の誤検出の多発によって不安定になり
易く、高いタイミング精度が得られないと考えられる。

（課題を解決するための手段） 末弟１の発明に係わる同期分離回路は、受信テレビジョ
ン信号から抽出されたカラーバースト信号に基づき作成
された色副搬送波周波数の４倍（４ｆｓｃ）のドツト周
波数のクロック信号をカウントするドツトカウンタと、
このドツトカウンタのカウント値をデコードして各種の
タイミング信号を出力するドツトデコーダと、このドツ
トデコーダから出力される１ライン分の最終ドツト位置
を示す信号又は前段で検出された水平同期検出信号を選
択的にマスクしたマスク済み水平同期検出信号のいずれ
かでドツトカウンタをクリアするクリア手段と、ドツト
デコーダから出力されるウィンドウパルスと水平同期検
出信号との論理積を受ける漏洩積分回路と、この漏洩積
分回路の積分値が所定値以上のとき水平同期検出信号の
マスクを有効にするマスク制御手段とを有する水平同期
保護回路を備えている。

末弟２の発明に係わる同期分離回路は、受信テレビジョ
ン信号から抽出された同期信号に基づき作成されたライ
ン周波数のクロック信号をカウントするラインカウンタ
と、このラインカウンタのカウント値をデコードして各
種のタイミング信号を出力するラインデコーダと、この
ラインデコーダから出力される１フレーム分の最終ライ
ン位置を示す信号又は前段の垂直同期検出部から供給さ
れるフレームパルスを選択的にマスクしたマスク済みフ
レームパルスのいずれかでラインカウンタをクリアする
クリア手段と、ラインデコーダから出力されるフレーム
パルスと前段の垂直同期検出部から供給されるフレーム
パルスとの論理積を受ける漏洩積分回路と、この漏洩積
分回路の積分値が所定値以上のとき前段の垂直同期検出
部から供給されるフレームパルスへのマスクを有効にす
るマスク制御手段とを有するフレーム同期保護部を備え
ている。

（作用） 本発明の同期分離回路によれば、同期信号の誤検出が多
少発生しても漏洩積分器の時定数で決まる期間内は同期
保護回路のハンチングによる同期化処理を開始しないこ
とにより、ゴーストの影響による精度の低下を有効に回
避する。

以下本発明の作用を実施例と共に詳細に説明する。

（実施例） 第１図は、本発明の同期分離回路の一実施例の構成を示
すブロック図である。

この同期分離回路は、アナログ同期分離部１、クロツタ
生成部２、Ａ／Ｄ変換部３、カラーバースト除去部４、
水平同期検出部５、垂直同期検出部６、水平同期保護部
及びフレーム同期保護部８から構成されている。

アナログ同期分離部１は、第２図に示すように、低域通
過濾波回路１１、複合同期信号分離回路１２、ＡＦＣ回
路１３、垂直同期信号分離回路１４及びタイミング生成
回路１５から構成されている。

このアナログ同期分離回路１は、入力端子ＩＮから供給
されるアナログ複合映像信号から水平同期信号Ｈと垂直
同期信号Ｖとを分離して表示制御用として後段の表示部
に供給すると共に、単安定マルチパイプレークなどで構
成されるタイミング生成回路１５でバーストフラグとク
ランプパルスを生成し、それぞれを第１図のクロック生
成部２とＡ／Ｄ変換部３とに供給する。

第１図のクロック生成部２は、アナログ同期分離部１で
生成されたバーストフラグを用いて入力端子ＩＮ上のア
ナログ映像信号からカラーバースト信号を抜取りその４
倍の周波数（４ｆｓｃ）のクロック信号を生成し、これ
をＡ／Ｄ変換部３や他の回路部分に供給する。

Ａ／Ｄ変換部３は、入力端子ＩＮ上のアナログ複合映像
信号に対してアナログ同期分離部１で生成されたクラン
プパルスを用いてペデスタルクランプを行いつつつクロ
ック生成部２で生成された４ｆｓｃクロック信号を用い
てディジタル複合映像信号に変換する。

カラーバースト除去部４は、１ライン遅延回路４ａと加
算回路、４　ｂで構成されている。この、カラーバース
ト除去部４は、第３図（Ａ）に示すようなカラーバース
トＣＢを含むＡ／Ｄ変換部３の出力と、これを１ライン
遅延回路４ａで１ライン分遅延させたものを加算回路４
ｂで加算することにより、第３図（Ｂ）に示すようなカ
ラーバースト信号の除去されたディジタル複合映像信号
を生成し、水平同期検出部５に供給する。

水平同期検出部５は、このカラーバースト除去済みのデ
ィジタル複合映像信号を二値化する二値化回路５ａと、
この二値化回路の出力の立下り点を４ｆｓｃの周波数の
クロック信号に同期して検出する立下り検出回路５ｂと
から構成されている。

二値化回路５ａは、第３図（Ｂ）に例示するカラーバー
ストの除去された複合映像信号を所定の基準値Ｌｒｅｆ
と比較し、その大小関係に応じた二値信号を生成する。

上記基準Ｌｒｅｆを複合映像信号のペデスタルレベル近
傍に設定することにより、第３図（Ｃ）に例示するよう
に、水平同期信号にほぼ等しい幅の信号が検出される。

この信号は、立下り検出回路５ｂにおいて４ｆｓｃの周
波数のクロック信号に同期して立下りが検出されること
により、第３図（Ｄ）に示すように、水平同期信号に同
期して立下る１クロック信号幅の水平同期検出信号に変
換され、水平同期保護回路７に供給される。

水平同期検出部５の二値化回路５ａの出力には、上述し
た水平同期信号の位置を示す情報の他に垂直同期信号の
位置を示す情報も含まれている。しかしながら、この二
値化回路５ａの出力を垂直同期信号の検出に利用しよう
とすると、前段のカラ−バースト除去部４において原信
号と１ライン遅延信号との加算が行われていることに起
因して垂直帰線期間内に同期の乱れが生じるおそれがあ
る。

すなわち、第４図に示すように、垂直帰線期間内の垂直
同期信号と等化パルスの出現個所は波形（Ａ）であり、
これを１ライン遅延させたものは波形（Ｂ）となる。従
って、波形（Ａ）と（Ｂ）とを加算して２で割ったカラ
ーバースト除去部４の出力は波形（Ｃ）となり、等化パ
ルスの先頭部分に中間レベルの部分が出現する。この波
形（Ｃ）の中間レベル部分を水平同期検出部５の二値化
回路５ａにおいて二値化しようとすれば、二値化信号は
“１”と０″の間をばらつくことになり、立下がりの誤
検出の原因となる。

そこで、後述するように、水平同期検出部５からの垂直
帰線期間内の出力は後段の水平同期保護部７において無
効にされると共に、垂直同期信号の位置検出は、水平同
期検出部５とは別個に設置された垂直同期検出部６にお
いて行われる。

垂直同期検出部６は、二値化回路６ａ、低域通過濾波回
路６ｂ、ラッチ回路６ｃ及び選択ラッチ回路６ｄから構
成されている。

二値化回路６ａは、Ａ／Ｄ変換部３から出力されるディ
ジタル複合映像信号をペデスタルレベル近傍の所定の基
準レベルＬ　ｒｅｆと比較することにより二値化する。

この二値化信号は、カラーバースト信号などに起因する
高周波成分が低域通過濾波回路６ｂで除去されつつラッ
チ回路６Ｃに供給される。ラッチ回路６Ｃのクロック入
力端子には、水平同期周波数の２倍の周波数のクロック
信号２Ｈｃｋが供給される。このクロック信号２Ｈｃｋ
の位相は、これが第５図（Ａ）に示すように、各ライン
の前半部分と後半部分に出現するように設定されている
。従って、映像信号の出現期間内は、ラッチ回路６Ｃは
、ハイ信号をラッチし続ける。

一方、第５図（Ｂ）に示すように、垂直帰線期間の開始
に伴い等化パルスが出現すると、う・ソチ回路６Ｃがロ
ー信号をラッチし始める。この結果、ラッチ回路６Ｃの
出力が、第５図（Ｃ）に示すように垂直帰線期間の開始
時点に同期してローに立下る。この垂直帰線期間の開始
直前のライン幅は、偶フィールドについては第５図（Ｂ
）に示すように１ラインの幅となるが、奇フィールドに
ついては第５図（Ｄ）に示すように半ラインの幅となる
。

この結果、ラッチ回路６ｃの出力のローへの立下り時点
に、奇数フィールドであるか偶数フィールドであるかに
応じて半ライン分の時間差が生ずる。選択ラッチ回路６
ｄは、前段のラッチ回路６Ｃの出力が交互に１クロック
周期分ずれることを利用してその一方のみ（奇数フィー
ルドのもの）を選択的にラッチすることにより、フレー
ム周期で発生するフレーム検出信号を出力する。このよ
うな選択ラッチ回路６ｄは、クロック信号Ｈｃｋのカウ
ンタ部と、このカウント値が所定値になると前段のラッ
チ回路６ｃの出力をラッチするラッチ部とから構成され
ている。

第６図は、第１図の水平同期保護部７の構成を示すブロ
ック図である。

この水平同期保護部７は、インバータ２１やアンドゲー
ト２２などの各種の論理ゲート、ドツトカウンタ２４、
デコーダ２５、フリツプ・フロップ２６、漏洩積分器２
８及び二値化回路２９を備え、正論理で動作する。

前述の水平同期検出部５から出力される水平同期検出信
号は、入力端子１１とインバータ２１とを経てアンドゲ
ート２２と２７の一方の入力端子に供給される。ドツト
カウンタ２４は、オアゲート２３から供給されるハイ信
号によるクリアを受けながら、入力端子■２から供給さ
れる４ｆｓｃのドツト（画素）周波数のクロック信号を
カウントする。デコーダ２５は、ドツトカウンタ２４の
カウント値をデコードして各種のタイミング信号を出力
する。このデコーダから出力される各種のタイミング信
号の一つである９０９デコ一ド信号は、オアゲート２３
を介してドツトカウンタ２４のクリア端子に供給され、
ドツトカウンタ２４のカウント値を最大値９０９からＯ
に戻す。すなわち、このドツトカウンタ２４は１ライン
の周期でクリアされる。

デコーダ２６から出力される他のタイミング信号は、４
ｆｓｃのクロック信号に同期してフリップ・フロップ２
６に保持され、Ｈタイミング信号、クロック信号２Ｈｃ
ｋ、クロック信号Ｈｃｋとして対応の出力端子に供給さ
れる。このタイミング信号の一つは、入力端子■１を経
てアンドゲート２７の一方の入力端子に供給される水平
同期検出信号に対するウィンドウパルスＷとしてアンド
ゲート２７の他方の入力端子に供給される。このウィン
ドウパルスＷの幅は、ゴーストなどによる水平同期検出
信号の揺らぎを吸収するため、水平同期検出信号の幅の
５倍程度の値に設定される。

従って、■ライン周期でフリップ・フロップ２６から出
力されるウィンドウパルスＷとほぼ同時に水平同期検出
信号が出現するとアンドゲート２７からハイ信号が出力
される。このハイ出力は漏洩積分器２８に供給され、漏
洩によって低下した積分電圧値を補充する。二値化回路
２９は、漏洩積分器２８の電圧値を所定値と比較し、前
者が後者以下になると出力をハイに立上げる。この出力
の立上げにより、アンドゲート２２が開かれハンチング
が開始される。このハンチングモードでは、入力端子Ｉ
ｆからアンドゲート２２とオアゲート２３を通して供給
される水平同期検出信号に同期してドツトカウンタ２４
のクリアが行われる。

このハンチングモードの進行に伴い、再度アンドゲート
２７からハイ信号が出力され始め、漏洩積分電圧が所定
を越えると、二値化回路２９の出力がローに立下がる。

これにより、水平同期検出信号はアンドゲート２２で阻
止され１、デコーダ２５からの９０９デコ一ド信号によ
ってドツトカウンタ２４のクリアが行われ、この水平同
期保護部７は自走モードに移行する。

このように、水平同期信号の誤検出や検出の失敗に基づ
きアンドゲート２７からハイ信号が出力されない状況が
発生しても漏洩積分器２８の時定数等で決まる期間内は
水平同期保護回路のハンチングによる同期化処理は開始
されない。従って、同期信号の誤検出に基づ（頻繁なハ
ンチングの開始によって動作が不安定化になり、タイミ
ング精度が低下するという問題が解決される。

なお、第１図の垂直同期検出部８からアンドゲート２２
の入力端子の一つに供給される信号ＶＢＬＫは、垂直帰
線期間内にわたってローに立下る。

この結果、垂直帰線期間内にはハンチングモードヘの移
行が禁止され、また既に開始されているハンチングモー
ドは中断される。これは、第４図によって既に説明した
ように、カラーバースト除去のための信号処理に起因し
て垂直帰線期間内で水平同期信号の誤検出が発生し、こ
れによって水平同期保護部７の動作が擾乱されるのを防
ぐためである。

第７図は、第１図の垂直同期保護部８の構成を示すブロ
ック図である。

この垂直同期保護部８は、第６図の水平同期保護部７と
同様に、インバータ３１やアンドゲート３２などの各種
の論理ゲート、ラインカウンタ３４、デコーダ３５、フ
リップ・フロップ３６、漏洩積分器３８及び二値化回路
３９を備え、正論理で動作する。

前述の垂直同期検出部６から出力されるフレームパルス
は、入力端子１１とインバータ３１とを経てアンドゲー
ト３２と３７の一方の入力端子に外部フレームパルスと
して供給される。ラインカウンタ３４は、オアゲート３
３から供給されるハイ信号によるクリアを受けながら、
入力端子■２から供給されるライン周波数のクロック信
号Ｈｃｋをカウントする。デコーダ３５は、ラインカウ
ンタ３４のカウント値をデコードして各種のタイミング
信号を出力する。このデコーダ３５がら出力される各種
のタイミング信号の一つに相当する５２４デコ一ド信号
は、オアゲート３３を経てラインカウンタ３４のクリア
端子に供給され、ラインカウンタ３４のカウント値を最
大値５２４から０に戻す。すなわち、このラインカウン
タ３４は１フレームの周期でクリアされる。

デコーダ３６から出力される他のタイミング信号は、ク
ロック信号Ｈｃｋに同期してフリップ・フロップ３６に
保持され、水平同期保護部７に供給されるＶＢＬＫ信号
、あるいは、フレーム・タイミング信号、フィールド・
タイミング信号とじて対応の出力端子に供給される。こ
のタイミング信号の一つは、内部フレームパルスとして
アンドゲート３７の一方の入力端子に供給される。この
アンドゲート３７の他方の入力端子には、入力端子■１
とインバータ３１とを介して垂直同期検出部６から外部
フレームパルスが供給されている。

従って、１フレーム周期でフリップ・フロップ３６から
出力される内部フレームパルスと外部フレームパルスが
同期していれば、アンドゲート３７からハイ信号が出力
され、漏洩によって低下した漏洩積分器３８の電圧値が
補充される。両フレームパルス間の同期外れによってこ
の漏洩積分電圧値が所定値以下になると、二値化回路３
９の出力がハイに立上ってアンドゲート３２が開かれ、
ハンチングが開始される。このハンチングモードでは、
入力端子１１からゲート３２と３３を通して供給される
外部フレームパルスに同期してラインカウンタ３４のク
リアが行われる。

このハンチングモードの進行に伴い、再度アンドゲート
３７からハイ信号が出力されるようになり、漏洩積分電
圧値が所定値を越えると二値化回路３９の出力がローに
立下がる。これにより、外部フレームパルスがアンドゲ
ート３２で阻止され、ラインカウンタ３４のクリアはデ
コーダ３５からの５２４デコ一ド信号のみによって行わ
れ、この垂直同期保護部８はハンチングモードから自走
モードに移行する。

このように、垂直同期信号の誤検出や検出の失敗に基づ
きアンドデート３７からハイ信号が出力されない状況が
発生しても漏洩積分器３８の時定数等で決まる期間内は
垂直同期保護回路のハンチングによる同期化処理は開始
されない。従って、同期信号の誤検出に基づく頷繁なハ
ンチングの開始によって動作が不安定化になり、タイミ
ング精度が低下するという問題が解決される。

第８図は、本発明の同期分離回路の他の実施例の構成を
示すブロック図である。

この実施例の同期分離回路は、第１図の同期分離回路の
Ａ／Ｄ変換部３に供給するクランプパルスを、アナログ
同期分離部１ではなくて水平同期保護部７′とフレーム
同期保護部８゛とで作成する構成を示している。従って
、第２図の回路中筒１図の回路と共通の構成要素につい
ては第１図と同一の参照符号が付されており、これらの
共通構成要素については重複する説明を省略する。

第８図の水平同期保護部７°は、第１図と第６図に示し
た先の実施例の水平同期保護部７内のデコーダ２５にク
ランプタイミングを指示するクランプパルスの出力機能
を付加すると共に、二値化回路２９の出力をモード表示
信号として外部に出力するように変更した構成となって
いる。また、第８図の垂直同期保護部８゛は、第１図と
第７図に示した先の実施例の垂直同期保護部８内の二値
化回路３９の出力をモード表示信号として外部に出力す
るように変更した構成となっている。

水平同期保護部７°から出力されるクランプパルスとフ
レーム同期保護部８゛から出力される■ＢＬＫ信号は、
４人カアンドゲート９の２個の非反転入力端子のそれぞ
れに供給される。また、水平同期保護部７゛　と垂直同
期保護部８°から出力れるモード表示信号は、４人カア
ンドゲート９の２個の反転入力端子のそれぞれに供給さ
れる。この結果、水平同期保護部７”　と垂直同期保護
部８゜のいずれもがハンチングモード下になくかつ垂直
帰線期間内でないという条件のもとで、水平同期保護部
７゛で作成されたクランプパルスがＡ／Ｄ変換部３に供
給され、ペデスタルクランプが行われる。このように、
垂直帰線期間内でペデスタルクランプが禁止されるのは
、垂直帰線期間内の映像信号の消滅に伴いそのゴースト
成分が消滅し、この結果ペデスタルレベルが大きく変化
するおそれがあるからである。

第９図は、本発明の同期分離回路の更に他の実施例の構
成を示すブロック図であり、４１はアナログ同期分離部
、４２はクロック生成部、４５は水平開！ｔＩＩ検出部
１，４６は垂直同期検出部、４７は水平同期保護部、４
８は垂直同期保護部である。

アナログ同期分離部４１は、入力端子ＩＮに供給される
アナログ複合映像信号に対して、低域通過濾波回路に通
して波形を鈍らせたのち水平同期信号の先端にクランプ
をかけつつスライスするといういわゆる５ＹＮＣチツプ
スライス処理を施すことにより、映像信号から複合同期
信号を分離し、これを水平同期検出部４５と垂直同期検
出部４６に供給する。アナログ同期分離部４１は、上記
同期分離処理と並行して、複合映像信号からのカラーバ
ーストの抜取りに用いるバースト・フラグを生成し、ク
ロック生成部４２に供給する。

水平同期検出部４５は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部４５は、アナログ同期分離部４１か
ら供給されたアナログ複合同期信号を二値化し、その立
下がり点を４ｆｓｃのクロック信号に同期して検出する
ことによりクロック信号の１周期の幅の水平同期検出信
号を作成し、これを後段の水平同期保護回路４７に出力
する。

垂直同期検出部４６は、第１図の実施例で説明したディ
ジタル垂直同期検出部６と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部４６は、アナログ同期分離部４１か
ら供給されたアナログ複合同期信号を二値化し、低域通
過濾波回路に通し、クロック信号２Ｈｃｋに同期してラ
ッチし、このラッチ出力をクロック信号Ｈｃｋに同期し
て１跳びに選択的にラッチすることによりフレーム周期
の垂直同期検出局信号を生成し、これを外部フレームパ
ルスとして後段のフレーム同期保護回路４８に供給する
。

水平同期保護回路４７は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路４８は、第１
図と第７図に示した垂直同期保護回路８とほぼ同一の構
成となっており、これとほぼ同一の動作を行う。ただし
、第１図の同期分離回路とは異なりフレーム同期保護回
路４８ではＶＢＬＫ信号が作成されず、水平同期保護回
路４７では垂直帰線期間内もハンチング動作が行われる
。

第１０図は、本発明の同期分離回路の他の実施例の構成
を示すブロック図であり、５１はアナログ同期分離部、
５２はクロック生成部、５５は水平同期検出部、５６は
垂直同期検出部、５７は水平同期保護部、５８は垂直同
期保護部である。

アナログ同期分離部５１は、入力端子ＩＮに供給される
アナログ複合映像信号に対して、低域通過濾波回路に通
して波形を鈍らせたのち水平同期信号の先端にクランプ
をかけつつスライスするといういわゆる５ＹＮＣチフプ
スライス処理を施すことにより、映像信号から複合同期
信号を分離して水平同期検出部５５に供給する。アナロ
グ同期分離部５１は、上記映像信号から分離した複合同
期信号を低域通過濾波回路に通すことにより垂直帰線期
間を検出し、この検出した垂直帰線期間内の複合同期信
号を垂直同期検出分離５６に供給する。アナログ同期分
離部５１は、上記同期分離処理と並行して、複合映像信
号からのカラーバーストの抜取りに用いるバースト・フ
ラグを生成し、クロック生成部５２に供給する。

水平同期検出部５５は、第１図の実施例で説明したディ
ジタル水平同期検出部５と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部５５は、アナログ同期分離部５１か
ら供給されたアナログ複合同期信号を二値化し、その立
下がり点を４ｆｓｃのクロック信号に同期して検出する
ことによりクロック信号の１周期の幅の水平同期検出信
号を作成し、これを後段の水平同期保護回路５７に出力
する。

垂直同期検出部５６は、第１図の実施例で説明したディ
ジタル垂直同期検出部６と同一の機能をアナログ回路で
実現した構成となっている。すなわち、このアナログ形
式の水平同期検出部５６は、アナログ同期分離部５１か
ら供給された同期検出信号を二値化し、クロック信号２
Ｈｃｋに同期してラッチし、このラッチ出力をクロ７り
信号Ｈｃｋに同期して１跳びに選択的にラッチすること
によりフレーム周期の垂直同期検出局信号を生成し、こ
れを外部フレームパルスとして後段のフレーム同期保護
回路５８に供給する。

水平同期保護回路５７は、第１図と第６図に示した水平
同期保護回路７とほぼ同一の構成となっており、これと
ほぼ同一の動作を行う。垂直同期保護回路５８は、第１
図と第７図に示した垂直同期保護回路８とほぼ同一の構
成となっており、これとほぼ同一の動作を行う。ただし
、第１図の同期分離回路とは異なりフレーム同期保護回
路５８ではＶＢＬＫ信号が作成されず、水平同期保護回
路５７では垂直帰線期間内もハンチング動作が行われる
。

第１１図は、本発明の同期分離回路の更に他の実施例の
構成を示すブロック図である。この同期分離回路におい
て、第１０図の同期分離回路と同一の参照符号が付され
た各部は第１０図に示した同期分離回路の対応の部と同
一の構成となっている。従って、これらについては重複
する説明を省略する。

この同期分離回路では、クロック生成部５２で使用され
るカラーバースト抜き取り用のバーストフラグが、アン
ド回路５９において、水平同期保護部５７で作成される
バーストタイミング信号と垂直同期保護部５８から出力
されるＶＢＬＫ信号との論理積から作成される。

以上、水平、垂直双方の同期保護回路について同期信号
の検出に失敗しても直ぐにはハンチングを開始しない構
成を示した。しかしながら、タイミング精度と同期外れ
時の引き込み速度とを勘案して、水平、垂直のいずれか
一方については直ちにハンチングを開始する従来の構成
を採用することもできる。

（発明の効果） 本発明の同期分離回路は、上述のような構成であるから
、同期信号の誤検出が多少発生しても漏洩積分器の時定
数で決まる期間内は同期保護回路のハンチングによる同
期化処理を開始されない。

この結果、ゴーストなどの影響による同期信号の誤検出
に基づく動作の不安定化が有効に防止され、従来の同期
分離回路で作成されていた表示用のタイミング精度に比
べて１桁以上高い値のタイミング精度が実現された。

【図面の簡単な説明】 第１図は本発明の同期分離回路の一実施例の構成を示す
ブロック図、第２図は第１図のアナログ同期分離回路の
構成を示すブロック図、第３図、第４図及び第５図は第
１図の同期分離回路の動作を説明するための波形図、第
６図は第１図の水平同期保護部７の構成を示すブロック
図、第７図は第１図の垂直同期保護部８の構成を示すブ
ロック図、第８図は本発明の同期分離回路の他の実施例
の構成を示すブロック図、第９図は本発明の同期分離回
路の更に他の実施例の構成を示すブロック図、第１０図
は本発明の同期分離回路の他の実施例の構成を示すブロ
ック図、第１１図は本発明の同期分離回路の更に他の実
施例の構成を示すブロック図である。 １１４１．５１・・・アナログ同期分離部、２．４２．
５２・・・クロック生成部、３・・・Ａ／Ｄ変換部、４
・・・カラーバースト除去部、５．４５．５５・・・水
平同期検出部、６．４６．５６・・・垂直同期検出部、
７．４７．５７・・・水平同期保護部、８．４８．５８
・・・フレーム同期保護部、２４・・・ドツトカウンタ
、２５・・・ドツトデコーダ、２８・・・漏洩積分器、
３４・・・ラインカウンタ、３５・・・ラインデコーダ
、３８・・・漏洩積分器。 特許出願人　日本電気ホームエレクトロニクス株式会社

Claims (2)

【特許請求の範囲】
1. （１）受信テレビジョン信号から抽出されたカラーバー
   スト信号に基づき作成された色副搬送波周波数の４倍の
   ドット周波数のクロック信号をカウントするドットカウ
   ンタと、 このドットカウンタのカウント値をデコードして各種の
   タイミング信号を出力するドットデコーダと、 このドットデコーダから出力される１ライン分の最終ド
   ット位置を示す信号又は前段で検出された水平同期検出
   信号を選択的にマスクしたマスク済み水平同期検出信号
   のいずれかで前記ドットカウンタをクリアするクリア手
   段と、前記ドットデコーダから出力されるウィンドウパ
   ルスと前記水平同期検出信号との論理積を受ける漏洩積
   分回路と、 この漏洩積分回路の積分値が所定値以上のとき前記水平
   同期検出信号のマスクを有効にするマスク制御手段とを
   有する水平同期保護回路を備えたことを特徴とする同期
   分離回路。
2. （２）受信テレビジョン信号から抽出された同期信号に
   基づき作成されたライン周波数のクロック信号をカウン
   トするラインカウンタと、 このラインカウンタのカウント値をデコードして各種の
   タイミング信号を出力するラインデコーダと、 このラインデコーダから出力される１フレーム分の最終
   ライン位置を示す信号又は前段の垂直同期検出部から供
   給されるフレームパルスを選択的にマスクしたマスク済
   みフレームパルスのいずれかで前記ラインカウンタをク
   リアするクリア手段と、 前記ラインデコーダから出力されるフレームパルスと前
   記垂直同期検出部から供給されるフレームパルスとの論
   理積を受ける漏洩積分回路と、 この漏洩積分回路の積分値が所定値以上のとき前記垂直
   同期検出部から供給されるフレームパルスへのマスクを
   有効にするマスク制御手段とを有するフレーム同期保護
   部を備えたことを特徴とする同期分離回路。