JPH01302183A

JPH01302183A - Ic tester

Info

Publication number: JPH01302183A
Application number: JP63133171A
Authority: JP
Inventors: Takao Matsusako; 松迫　卓男
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-31
Filing date: 1988-05-31
Publication date: 1989-12-06

Abstract

PURPOSE:To facilitate a deficiency detecting simulation of an IC tester, by arranging a circuitry which is allowed to simulate a leak by open, short-circuit and resistance components. CONSTITUTION:A socket adaptor 7 for a deficiency detecting simulation is connected in stead of a socket adaptor 8 used at a normal test. By switching an open switch 2 over to an open position, an IC to be measured and a measuring circuit within an IC tester are open to allow the simulation of an open deficiency of the IC to be measured. An adjacent pin short-circuit switch 3 turns ON the switch to cause a shift-circuiting of an adjacent pin thereby permitting the simulation of the short-circuiting of the adjacent pin of the IC to be measured. In addition, the open switch 2 is turned ON corresponding to a pin intended to simulate a leak by a resistance component. Then, a leak switch 4 is turned ON and subsequently, a resistance 80 desired to be simulated is selected with a resistance selection switch 50.

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はＩＣのテスト工程で使用されるＩＣテスト装
置に関し、特に不良検出シミュレーションを行う為の回
路構成に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC test device used in an IC test process, and particularly to a circuit configuration for performing defect detection simulation.

[Conventional technology]

従来のＩＣテスト装置は不良検出シミュレーションは半
導体装置のピン数が少ない事や、デュアルインラインパ
ッケージのＩＣが主であった為に、オープン、ショート
のシミュレーションが容易にできていた。しかし、ＩＣ
パッケージの多ピン化・多集積化が進んできた為、単ピ
ンをオープンにする事、隣接ピンをショートする事、抵
抗成分によるリークを疑似する事等がＩＣが測定用のソ
ケットに入った状態で実施する事が困難になってきた。Conventional IC test equipment can easily simulate open and short circuits because the number of pins in semiconductor devices is small and ICs in dual in-line packages are the main target for defect detection simulations. However, I.C.
As the number of pins and integration of packages has progressed, it is necessary to open a single pin, short-circuit adjacent pins, simulate leakage due to resistance components, etc. while the IC is in a measurement socket. It has become difficult to implement.

[Problem to be solved by the invention]

従来のＩＣテスト装置は以上のように構成されていたの
で、多ピンＩＣ及びＳ　ＯＰ　（ＳｍａｌｌＯｕｔｌｉ
ｎｅ　　Ｐａｃｋａｇｅ　）や、　　Ｑ　Ｆ　Ｐ　（Ｑ
ｕａｄ　ＦｌａｔＰａｃｋａｇｅ　）　ヤ、Ｐ　Ｌ　Ｃ
Ｃ（Ｐｌａｓｔｉｃ　Ｌｅａｄｅｄ　ＣｈｉｐｓＣａｒ
ｒｉｅｒ　＞等のＩＣについて、不良検出シミュレーシ
ョンを実施する事は多大な手間がかかるという問題点が
あった。Conventional IC test equipment was configured as described above, so it is suitable for multi-pin IC and SOP (Small Outli
ne Package) or QFP (Q
uad FlatPackage) Ya, PLC
C (Plastic Leaded Chips Car
There is a problem in that it takes a lot of time and effort to perform a defect detection simulation for ICs such as .

この発明に係る不良検出シミュレーション用のＩＣテス
ト装置はかかる問題点を解消するためになされたもので
、ＩＣテスト装置のハードウェア及びソフトウェアの不
良検出シミュレーションを容易に形成することを目的と
する。The IC test device for defect detection simulation according to the present invention has been made to solve this problem, and its purpose is to easily create a defect detection simulation of the hardware and software of the IC test device.

[Means to solve the problem]

この発明に係るＩＣテスト装置の不良検出シミュレーシ
ョン装置はオープン、ショート、抵抗成分によるリーク
を疑似できる回路構成を持つ事によって、不良検出シミ
ュレーションを容易にしたものである。The defect detection simulation device for an IC test device according to the present invention facilitates defect detection simulation by having a circuit configuration that can simulate open, short, and leakage due to resistance components.

[Effect]

この発明の不良検出シミュレーション装置はオープン、
ショート、抵抗成分によるリークを疑似できる回路構成
を持つようにしたので、ＩＣテスト装置の不良検出シミ
ュレーションが容易に行える。The defect detection simulation device of this invention is open,
Since it has a circuit configuration that can simulate leaks due to short circuits and resistance components, it is easy to simulate failure detection in IC test equipment.

〔Example〕

以下、この発明の一実施例を図について説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第１図はこの発明の一実施例による不良検出シミュレー
ション装置の展開斜視図を示し、シミュレーション時の
接続についても合わせて示している。FIG. 1 shows an exploded perspective view of a failure detection simulation device according to an embodiment of the present invention, and also shows connections during simulation.

第２図はこの発明の不良検出シミュレーション装置の回
路構成を示す回路図である。FIG. 2 is a circuit diagram showing the circuit configuration of the defect detection simulation device of the present invention.

第１図にセいて、ｆ８１は通常のＩＣテスト実施時に使
用するソケットアダプタ、（９）はＩＣテスト装置で、
ソケットアダプタ（８）をＩＣテスト装置（９）のアダ
プタに装着する事によって被測定ＩＣのテストが可能と
なる。このＩＣテスト装置（９）はテスター本体ｎＧと
、ケーブルによって接続され、テスターを制御するソフ
トウェアによって、被測定ＩＣのテストを実施するもの
である。In Figure 1, f81 is a socket adapter used when performing normal IC tests, (9) is an IC test device,
By attaching the socket adapter (8) to the adapter of the IC test device (9), it becomes possible to test the IC to be measured. This IC test device (9) is connected to the tester body nG by a cable, and tests the IC under test using software that controls the tester.

さて、このＩＣテスト装置（９）は各々の被測定ＩＣ対
応でそれぞれハードウェアを作成するものである。Now, in this IC test apparatus (9), hardware is created for each IC to be measured.

また、この時、ソフトウェアも同時に作成する。At this time, software is also created at the same time.

このハードウェア及びソフトウェアが被測定ＩＣの不具
合に対して、まちがいなく不良として落とせるかについ
て、不良検出シミュレーションを実施する装置が（１）
に示す不良検出シミュレーション治具及び、（６）に示
すケーブルまた（７）に示す不良検出シミュレーション
用ソケットアダプタである。(1) A device that performs a defect detection simulation to determine whether this hardware and software can definitely reject a defect in the IC under test as a defect.
These are the defect detection simulation jig shown in (6), the cable shown in (6), and the socket adapter for defect detection simulation shown in (7).

先に述べた通常テスト時使用のソケットアダプタ（８）
のかわりに、（７）に示す不良検出シミュレーション用
ソケットアダプタを接続する。これにより第２図に示す
回路に接続された事になる。Socket adapter (8) used during normal testing mentioned above
Instead, connect the socket adapter for failure detection simulation shown in (7). This results in connection to the circuit shown in FIG.

第２図において、オープンスイッチ（２）をオープン側
へ切り替える事によって、被測定ＩＣとＩＣテスト装置
内の測定回路とがオープンになり、被測定ＩＣのオープ
ン不良を疑似する事ができる。In FIG. 2, by switching the open switch (2) to the open side, the IC under test and the measurement circuit in the IC test device become open, and it is possible to simulate an open defect in the IC under test.

また、隣接ビンショートスイッチ（３）はこのスイさせ
、被測定ＩＣの隣接ビンショートを疑似する事ができる
。Further, by switching the adjacent bin short switch (3), it is possible to simulate an adjacent bin short of the IC to be measured.

また、抵抗成分によりリークの疑似はまず疑似したいビ
ンに対応するオープンスイッチ（２）をＯＮする。そし
て次に、リークスイッチ（４）をＯＮする。Furthermore, to simulate leakage using a resistance component, first turn on the open switch (2) corresponding to the bin to be simulated. Then, turn on the leak switch (4).

次に抵抗選択スイッチ（７）によって、疑似したい抵抗
１を選ぶ。以上によりＩＣテスト装置の回路の疑似した
いビンがある抵抗でＧＮＤにおちた形になり、これによ
りリーク状聾を疑似した不良検出シミュレーションが可
能トなる。Next, select the resistance 1 to be simulated using the resistance selection switch (7). As described above, the pin to be simulated in the circuit of the IC test device is connected to GND by a certain resistor, thereby making it possible to perform a defect detection simulation simulating a leak-like deafness.

〔発明の効果］以上のようにこの発明によれば、被測定ＩＣの不具合を
疑似できる回路を持つようにしたので、ＩＣテスト装置
の開発時にＩＣテスト装置のリードウェア及びソフトウ
ェアについて、被測定ＩＣの不具合をまちがいなく不良
とする事ができるがを、容易に確認できるという効果が
ある。[Effects of the Invention] As described above, the present invention has a circuit that can simulate defects in the IC under test. This has the effect of making it easy to confirm that a defect is definitely a defect.

[Brief explanation of the drawing]

ＩＪＩ図はこの発明の一実施例による不良検出シミュレ
ーション装置の展開斜視図、第２図はこの発明の不良検
出シミュレーション治具の内部回路図である。図において、（１）・・・不良検出シミュレーション治
具、（２）・・・オープンスイッチ、（３）・・・隣接
ビンショートスイッチ、（４）・・・リークスイッチ、
（５）・・・ＩＣソケット、（６）・・・ケーブル、（
７）・・・不良検出シミュレーション用ソケットアダプ
タ、（８）・・・通常時使用のソケットアダプタ、（９
）・・・テスト装置、叫・・・テスタ、ａ（ト）・・・
被測定ＩＣ，ｆｆｌ・・・抵抗選択スイッチ、■・・・
ＩＪ　−り抵抗。Figure IJI is an exploded perspective view of a defect detection simulation device according to an embodiment of the present invention, and FIG. 2 is an internal circuit diagram of the defect detection simulation jig of the present invention. In the figure, (1)...defect detection simulation jig, (2)...open switch, (3)...adjacent bin short switch, (4)...leak switch,
(5)...IC socket, (6)...cable, (
7) Socket adapter for defect detection simulation, (8) Socket adapter for normal use, (9
)...Test equipment, shout...Tester, a(g)...
IC under test, ffl...resistance selection switch, ■...
IJ-resistance.

Claims

[Claims] The hardware and software of the IC test device are
An IC testing device that performs a defect detection simulation to determine whether a defect in a C is definitely determined as a defect, and is characterized by having a circuit configuration that can monitor IC defects such as opens, shorts, and leaks due to resistance components of IC pins. IC test equipment.