JPH01302898A - 混成集積回路 - Google Patents
混成集積回路Info
- Publication number
- JPH01302898A JPH01302898A JP63134004A JP13400488A JPH01302898A JP H01302898 A JPH01302898 A JP H01302898A JP 63134004 A JP63134004 A JP 63134004A JP 13400488 A JP13400488 A JP 13400488A JP H01302898 A JPH01302898 A JP H01302898A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- conductor
- layer
- dielectric
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 80
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000008878 coupling Effects 0.000 abstract description 14
- 238000010168 coupling process Methods 0.000 abstract description 14
- 238000005859 coupling reaction Methods 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000009412 basement excavation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
Landscapes
- Waveguides (AREA)
- Details Of Measuring And Other Instruments (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の第１」用分野
本発明は、混成集積回路に関し、特に、高周波結合によ
る回路の発掘及び動作不安定性を防ぎ、回路の安定動作
を提供する混成集積回路に関する。
る回路の発掘及び動作不安定性を防ぎ、回路の安定動作
を提供する混成集積回路に関する。
従来の技術
従来、この植の混成集積回路は、高周波結合を防ぐため
に、回路を形成している導体パターン間の間隔を広くし
たｐｌあるいけ特にチョーク回路等ではディスクリート
のコイル又はフェライト部材を使用して回路の安定性を
確保していた。
に、回路を形成している導体パターン間の間隔を広くし
たｐｌあるいけ特にチョーク回路等ではディスクリート
のコイル又はフェライト部材を使用して回路の安定性を
確保していた。
発明が解決しようとする課題
上述した従来の混成集積回路は、高周波結合を防ぐため
に回路パターン間の間隔を広く取ったクディスクリート
部材を使用する必要があるために回路の小型化及び高密
度化を実施しようとする際には、回路を形成できる面積
が確保できなかったシ、ディスクリート部材の使用数が
増加したり、又は使用しているディスクリート部材自身
の大きさくよシ回路の小型化に制約を受けたシして装置
の小型化に障害となっていた。
に回路パターン間の間隔を広く取ったクディスクリート
部材を使用する必要があるために回路の小型化及び高密
度化を実施しようとする際には、回路を形成できる面積
が確保できなかったシ、ディスクリート部材の使用数が
増加したり、又は使用しているディスクリート部材自身
の大きさくよシ回路の小型化に制約を受けたシして装置
の小型化に障害となっていた。
本発明は従来の上記実情に鑑みてなされたものでアリ、
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な混成集積回路を提供
することにある。
従って本発明の目的は、従来の技術に内在する上記課題
を解決することを可能とした新規な混成集積回路を提供
することにある。
発明の従来技術に対する相違点
上述し九従来の混成集積回路に対し１本発明は。
高周波結合を防ぎたい回路パターンの上に新たに誘電体
層とその誘電体層の上に新たに導体層を形成し、新たに
形成した導体層の電位を接地電位と同じにして前記回路
パターンをシールドすることにより、高周波結合を防ぐ
という独創的内容を有する。
層とその誘電体層の上に新たに導体層を形成し、新たに
形成した導体層の電位を接地電位と同じにして前記回路
パターンをシールドすることにより、高周波結合を防ぐ
という独創的内容を有する。
課題を解決するための手段
上記目的を達成する為に１本発明に係る混成集積回路は
、誘電体基板（第１の誘電体層）に電気回路を形成する
第１の導体層と、接地導体としての第２の導体層が形成
されていて、第１の導体層の上に第２の誘電体層と第２
の誘電体層の上に第３の導体層が形成されていて第１の
導体層と第３の導体層はＷ１２の誘電体層で絶縁されて
おり、かつ第２の導体層と第３の導体層は電気的に導通
しており第３の導体層の電位は接地電位に保たれていて
、第１の導体層をシールドしている。
、誘電体基板（第１の誘電体層）に電気回路を形成する
第１の導体層と、接地導体としての第２の導体層が形成
されていて、第１の導体層の上に第２の誘電体層と第２
の誘電体層の上に第３の導体層が形成されていて第１の
導体層と第３の導体層はＷ１２の誘電体層で絶縁されて
おり、かつ第２の導体層と第３の導体層は電気的に導通
しており第３の導体層の電位は接地電位に保たれていて
、第１の導体層をシールドしている。
実施例
次に１本発明をその好ましい一実施例について図面を参
照して具体的に説明する。
照して具体的に説明する。
第１図は本発明による第１の実樒例を示す縦断面図であ
る。
る。
第１図を参照するに、アルミナ等の誘電体基板（第１の
誘電体層）１の表（おもて）面に厚膜印刷で厚さ１２Ｉ
Ｉｎ程度の第１の導体層２及び３が形成され、裏面に厚
さ１２μｍ程度の第２の導体層４が形成され、第１の導
体層２及び３と第２の導体層４は、第２の導体層４を接
地電位としてマイクロストリップ線路を形成している。
誘電体層）１の表（おもて）面に厚膜印刷で厚さ１２Ｉ
Ｉｎ程度の第１の導体層２及び３が形成され、裏面に厚
さ１２μｍ程度の第２の導体層４が形成され、第１の導
体層２及び３と第２の導体層４は、第２の導体層４を接
地電位としてマイクロストリップ線路を形成している。
第１の導体層２の上には厚膜印刷で厚さ３０Ａｍ程度の
第２の誘電体層５と厚さ１２μｍ程度の第３の導体層６
が形成されていて、第１の導体層２と第３の導体層６は
第２の誘電体層５により絶縁されている。また第３の導
体層６は誘電体基板１に形成された直径Ｑ 、４ ｍｍ
程度のスルーホール（貫通孔）７もしくは誘電体基板
側面に形成された厚さ１２μｍ程度の第４の導体層８及
び８′により電気的に導通して接地電位となっている。
第２の誘電体層５と厚さ１２μｍ程度の第３の導体層６
が形成されていて、第１の導体層２と第３の導体層６は
第２の誘電体層５により絶縁されている。また第３の導
体層６は誘電体基板１に形成された直径Ｑ 、４ ｍｍ
程度のスルーホール（貫通孔）７もしくは誘電体基板
側面に形成された厚さ１２μｍ程度の第４の導体層８及
び８′により電気的に導通して接地電位となっている。
−例として、第１の導体層３がは号ライン、第１の導体
層２が電源バイアスラインを形成している様な回路で１
本発明による第２の誘電体層５と第３の導体層６が設け
られていない第３図（ａ）に示す様な従来の回路では信
号ラインとしての第１の導体ＪＥ１３からの１九電界に
より第１の導体層２と第１の導体層３との間に高周波的
結合が生じ１回路の発振等、不安定動作をまねく虞れが
ある。これに対し、本発明の構造の様に、第３の導体層
６が接地電位で形成されている第１図に示す様な回路で
は、第３図（ｂ）の様に第１の導体層２が第３の導体層
６によりシールドされているので、第１の導体層２と第
１の導体層３との間の高周波的結合がなくなり１回路は
安定に動作する。
層２が電源バイアスラインを形成している様な回路で１
本発明による第２の誘電体層５と第３の導体層６が設け
られていない第３図（ａ）に示す様な従来の回路では信
号ラインとしての第１の導体ＪＥ１３からの１九電界に
より第１の導体層２と第１の導体層３との間に高周波的
結合が生じ１回路の発振等、不安定動作をまねく虞れが
ある。これに対し、本発明の構造の様に、第３の導体層
６が接地電位で形成されている第１図に示す様な回路で
は、第３図（ｂ）の様に第１の導体層２が第３の導体層
６によりシールドされているので、第１の導体層２と第
１の導体層３との間の高周波的結合がなくなり１回路は
安定に動作する。
第２図は本発明による第２の実施例を示す縦断面図であ
る。
る。
第２図を参照するに、上記第１の実施例と同様に、誘電
体基板（第１の誘電体層）１に第１の導体層２．３及び
第２の導体層４が形成されている。
体基板（第１の誘電体層）１に第１の導体層２．３及び
第２の導体層４が形成されている。
この実施例では第１の導体層２及び３の上に第２の誘電
体層５と第３の導体層６が形成されており。
体層５と第３の導体層６が形成されており。
第３の導体層６は第１の実施例と同様に第２の導体層４
と電気的に導通している。−例として、第１の導体層２
及び３がともに信号ラインで信号が逆相で動作している
場合、例えばエミッタ接地のトランジスタの入出カライ
ンの場合には、導体層２及び３が接近していると第１の
実施例同様に従来構造では第４図（ａ）に示す様に高周
波的結合を生じやすいが５本発明の構造では第４図（ｂ
）に示す様に接地電位が存在することにより高周波結合
しにくい。
と電気的に導通している。−例として、第１の導体層２
及び３がともに信号ラインで信号が逆相で動作している
場合、例えばエミッタ接地のトランジスタの入出カライ
ンの場合には、導体層２及び３が接近していると第１の
実施例同様に従来構造では第４図（ａ）に示す様に高周
波的結合を生じやすいが５本発明の構造では第４図（ｂ
）に示す様に接地電位が存在することにより高周波結合
しにくい。
発明の詳細
な説明した様に１本発明によれば、多層印刷技術により
マイクロストリップ線路の線路導体上に新たに誘電体層
−導体層を形成し、その新たに形成した導体層を接地電
位にしてマイクロストリップ線路をシールドすることに
より、線路間の高周波的結合をなくシ１回路動作を安定
にできる効果が得られる。
マイクロストリップ線路の線路導体上に新たに誘電体層
−導体層を形成し、その新たに形成した導体層を接地電
位にしてマイクロストリップ線路をシールドすることに
より、線路間の高周波的結合をなくシ１回路動作を安定
にできる効果が得られる。
又、従来、ディスクリート部品を使用していた装置等で
は１本発明を実殉することにより、部品取りつけ工数の
大幅な削減が期待でき、かつディスクリート部品により
制約を受けていた回路の薄型化、小型化も可能になる。
は１本発明を実殉することにより、部品取りつけ工数の
大幅な削減が期待でき、かつディスクリート部品により
制約を受けていた回路の薄型化、小型化も可能になる。
第１図は本発明による第１の実施例を示す縦断面図、第
２図は本発明による第２の実施例を示す縦断面図、第３
図（ａ）、（ｂ）は従来例と第１の実洩例との構造の比
較及び本発明の詳細な説明図であって、（ａ）は従来例
であり、導体層２と３の間に高周波結合を生ずる状態を
示し、（ｂ）は第１の実施例であり、導体層２がシール
ドされていて高周波結合を生じない状態を示す図、第４
図（ａ）、（ｂ）は従来例と第２の実施例との構造の比
較及び本発明の詳細な説明図であって、（ａ）は従来例
であり、漏れ電界による高周波結合がある状態を示し、
（ｂ）は第２の実施例であり、導体層６のシールド効果
により高周波結合を生じない状態を示す図である。 １・・・誘電体基板（第１の誘電体層）２．３・・・第
１の導体層、４・・・第２の導体層、５・・・第２の誘
電体層、６・・・第３の導体層、７・・・スルーホール
Ｃ貫通孔）％８・・・スルーホール７に形成された第４
の導体層、８′・・・誘電体基板の側面に形成された第
４の導体層、９・・・電気力線 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図 第２図 ｆｂ） 第３図 （ｂｌ 第４図
２図は本発明による第２の実施例を示す縦断面図、第３
図（ａ）、（ｂ）は従来例と第１の実洩例との構造の比
較及び本発明の詳細な説明図であって、（ａ）は従来例
であり、導体層２と３の間に高周波結合を生ずる状態を
示し、（ｂ）は第１の実施例であり、導体層２がシール
ドされていて高周波結合を生じない状態を示す図、第４
図（ａ）、（ｂ）は従来例と第２の実施例との構造の比
較及び本発明の詳細な説明図であって、（ａ）は従来例
であり、漏れ電界による高周波結合がある状態を示し、
（ｂ）は第２の実施例であり、導体層６のシールド効果
により高周波結合を生じない状態を示す図である。 １・・・誘電体基板（第１の誘電体層）２．３・・・第
１の導体層、４・・・第２の導体層、５・・・第２の誘
電体層、６・・・第３の導体層、７・・・スルーホール
Ｃ貫通孔）％８・・・スルーホール７に形成された第４
の導体層、８′・・・誘電体基板の側面に形成された第
４の導体層、９・・・電気力線 特許出願人 日本電気株式会社 代 理 人 弁理士 熊谷雄太部 第１図 第２図 ｆｂ） 第３図 （ｂｌ 第４図
Claims (1)
- 誘電体基板（第１の誘電体層）の表（おもて）面に複数
の第１の導体層が形成され、前記誘電体基板の裏面もし
くは表（おもて）面に接地導体として第２の導体層が形
成されている混成集積回路において、前記第１の導体層
の少なくとも１つの導体層上に第２の誘電体層が形成さ
れ、前記第２の誘電体層の上に第３の導体層が形成され
、前記第３の導体層が接地導体である前記第２の導体層
と電気的に導通していることを特徴とする混成集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134004A JPH01302898A (ja) | 1988-05-31 | 1988-05-31 | 混成集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63134004A JPH01302898A (ja) | 1988-05-31 | 1988-05-31 | 混成集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01302898A true JPH01302898A (ja) | 1989-12-06 |
Family
ID=15118128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134004A Pending JPH01302898A (ja) | 1988-05-31 | 1988-05-31 | 混成集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01302898A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529276U (ja) * | 1978-08-16 | 1980-02-26 |
-
1988
- 1988-05-31 JP JP63134004A patent/JPH01302898A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5529276U (ja) * | 1978-08-16 | 1980-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2651336B2 (ja) | 方向性結合器 | |
| US5363081A (en) | Line transformer and manufacturing process thereof | |
| JPH03165058A (ja) | 半導体装置 | |
| JP2908225B2 (ja) | 高周波チョーク回路 | |
| EP0978896A2 (en) | Transmission line and transmission line resonator | |
| GB2173956A (en) | Integrated electrical transformer | |
| JPH01302898A (ja) | 混成集積回路 | |
| JPS63268297A (ja) | 高周波回路 | |
| JPS644361B2 (ja) | ||
| JPS594208A (ja) | マイクロ波ミクサ | |
| JPS60124851A (ja) | マイクロ波集積回路装置 | |
| JPH06140804A (ja) | ストリップラインフィルタ | |
| JPH02177702A (ja) | マイクロストリップライン回路の構成方法 | |
| JP3185837B2 (ja) | 高周波線路 | |
| JP3224932B2 (ja) | 高周波回路 | |
| JP2901451B2 (ja) | ジョセフソン素子搭載用回路基板 | |
| JPH04321302A (ja) | マイクロストリップ回路 | |
| JP2781557B2 (ja) | マイクロ波集積回路用受動回路装置 | |
| JPH03104293A (ja) | プリント基板 | |
| JP3192252B2 (ja) | マイクロ波電力分配回路 | |
| JP3259338B2 (ja) | 三層構造ストリップラインインダクタのインダクタンス調整方法 | |
| JP2737678B2 (ja) | スロットライン型シングルバランスミキサ | |
| JP3185834B2 (ja) | 高周波線路 | |
| JP2869902B2 (ja) | 半波長側結合フィルタ | |
| US6534844B1 (en) | Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors |