JPS644361B2 - - Google Patents
Info
- Publication number
- JPS644361B2 JPS644361B2 JP59010498A JP1049884A JPS644361B2 JP S644361 B2 JPS644361 B2 JP S644361B2 JP 59010498 A JP59010498 A JP 59010498A JP 1049884 A JP1049884 A JP 1049884A JP S644361 B2 JPS644361 B2 JP S644361B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- coplanar
- circuit
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P5/00—Coupling devices of the waveguide type
- H01P5/12—Coupling devices having more than two ports
Landscapes
- Waveguides (AREA)
Description
【発明の詳細な説明】
この発明はマイクロ波回路として用いられ、共
平面線路で構成された共平面回路に関するもので
ある。
平面線路で構成された共平面回路に関するもので
ある。
＜従来技術＞
従来の共平面線路を用いて構成した回路は第１
図に示すように誘電体基板１１の一面にマイクロ
ストリツプ線路１２が形成され、誘電体基板１１
の他面に互に連結されたスロツト線路１３，１４
が形成され、誘電体基板１１内に設けたスルーホ
ール内の導体１５によつてマイクロストリツプ線
路１２とスロツト線路１３，１４とが結合されて
いた。例えばポート１６からの入力波はマイクロ
ストリツプ線路１２を伝搬し、スルーホール内導
体１５によつてスロツト線路１３，１４の伝搬に
変換され、それぞれポート１７，１８から出力が
得られる。
図に示すように誘電体基板１１の一面にマイクロ
ストリツプ線路１２が形成され、誘電体基板１１
の他面に互に連結されたスロツト線路１３，１４
が形成され、誘電体基板１１内に設けたスルーホ
ール内の導体１５によつてマイクロストリツプ線
路１２とスロツト線路１３，１４とが結合されて
いた。例えばポート１６からの入力波はマイクロ
ストリツプ線路１２を伝搬し、スルーホール内導
体１５によつてスロツト線路１３，１４の伝搬に
変換され、それぞれポート１７，１８から出力が
得られる。
誘電体基板１１のスルーホールは通常ドリルま
たはレーザ等により形成される。このため、高い
工作精度が要求され、製造コストが高くなる問題
がある。また、使用周波数が高くなつた場合スル
ーホール内導体１５の寄生素子により伝送特性が
劣化するため適用周波数には限界があつた。また
この構成を半導体基板上で形成するモノリシツク
集積回路に適用した場合、半導体基板の裏面に対
してもパターンを形成しなければならないため、
エツチング工程数の増加、裏面を用いることによ
る基板寸法の増加等によりモノリシツク化による
マイクロ波回路の経済化、小形化を実現すること
は難しい。
たはレーザ等により形成される。このため、高い
工作精度が要求され、製造コストが高くなる問題
がある。また、使用周波数が高くなつた場合スル
ーホール内導体１５の寄生素子により伝送特性が
劣化するため適用周波数には限界があつた。また
この構成を半導体基板上で形成するモノリシツク
集積回路に適用した場合、半導体基板の裏面に対
してもパターンを形成しなければならないため、
エツチング工程数の増加、裏面を用いることによ
る基板寸法の増加等によりモノリシツク化による
マイクロ波回路の経済化、小形化を実現すること
は難しい。
＜発明の目的＞
この発明はこれらの欠点を除去するため半導体
基板上のみで回路を構成できる共平面回路を提供
することを目的とするものである。
基板上のみで回路を構成できる共平面回路を提供
することを目的とするものである。
＜実施例＞
第２図はこの発明の第１実施例を示し、半導体
基板２１の一面上に導体層が形成され、その導体
層に対し、スロツト線路２２，２３がほヾ延長す
るように形成され、そのスロツト線路２２，２３
の接続点と交差してコプレナー線路２４が形成さ
れ、コプレナー線路２４の中心導体２５はストリ
ツプ導体２６を通じてスロツト線路２２，２３の
接続部を通り、スロツト線路２２，２３を構成す
るコプレナー線路２４と反対側の導体層２７に接
続される。ストリツプ導体２６の幅は中心導体２
５の幅より狭くされ集中定数的な接続とされてこ
れら線路２２，２３と２４とのインピーダンス整
合がなされる。かつコプレナー線路２４の中心導
体２５及び両外導体２８，２９間のスロツト３
１，３２がストリツプ線路２６の両側縁に沿つて
延長してスロツト線路２２，２３に連結するよう
に溝３３，３４が形成される。このスロツト線路
２２，２３とコプレナー線路２４との結合部にお
いて導体２８，２９が連結片３５で連結され、連
結片３５とストリツプ線路２６及びその両側の溝
３３，３４の底との間に例えばSiO2のような絶
縁層３６が介在される。連結片３５とストリツプ
線路２５との対向面積はなるべく小さくしてこれ
ら間の静電容量が小さくなるようにされる。スロ
ツト線路２２，２３とコプレナー線路２４との各
結合部と反対の端はそれぞれ入出力ポート３７，
３８，３９とされる。
基板２１の一面上に導体層が形成され、その導体
層に対し、スロツト線路２２，２３がほヾ延長す
るように形成され、そのスロツト線路２２，２３
の接続点と交差してコプレナー線路２４が形成さ
れ、コプレナー線路２４の中心導体２５はストリ
ツプ導体２６を通じてスロツト線路２２，２３の
接続部を通り、スロツト線路２２，２３を構成す
るコプレナー線路２４と反対側の導体層２７に接
続される。ストリツプ導体２６の幅は中心導体２
５の幅より狭くされ集中定数的な接続とされてこ
れら線路２２，２３と２４とのインピーダンス整
合がなされる。かつコプレナー線路２４の中心導
体２５及び両外導体２８，２９間のスロツト３
１，３２がストリツプ線路２６の両側縁に沿つて
延長してスロツト線路２２，２３に連結するよう
に溝３３，３４が形成される。このスロツト線路
２２，２３とコプレナー線路２４との結合部にお
いて導体２８，２９が連結片３５で連結され、連
結片３５とストリツプ線路２６及びその両側の溝
３３，３４の底との間に例えばSiO2のような絶
縁層３６が介在される。連結片３５とストリツプ
線路２５との対向面積はなるべく小さくしてこれ
ら間の静電容量が小さくなるようにされる。スロ
ツト線路２２，２３とコプレナー線路２４との各
結合部と反対の端はそれぞれ入出力ポート３７，
３８，３９とされる。
第３図は第２図の動作原理を線路の伝搬モード
を用いて説明するための図である。コプレナー線
路２４の伝搬モードの電界の方向８は中心導体２
５から外側接地導体２９の方向に向いており、両
側の接地導体の電位は零ポテンシヤルになつてい
る。そのため第３図に示すように両側の導体を接
地片３５を用いて接続しても伝搬モードへの影響
は無い。すなわちコプレナー線路からスロツト線
路への変換部はこの特性を利用している。スロツ
ト線路２２，２３の電界はそれぞれ１０，９で示
した方向となつている。スロツト線路２２，２３
の特性インピーダンスを適当に選択することによ
つて出力ポート３７，３８からは同振幅、同位相
の出力が得られる。
を用いて説明するための図である。コプレナー線
路２４の伝搬モードの電界の方向８は中心導体２
５から外側接地導体２９の方向に向いており、両
側の接地導体の電位は零ポテンシヤルになつてい
る。そのため第３図に示すように両側の導体を接
地片３５を用いて接続しても伝搬モードへの影響
は無い。すなわちコプレナー線路からスロツト線
路への変換部はこの特性を利用している。スロツ
ト線路２２，２３の電界はそれぞれ１０，９で示
した方向となつている。スロツト線路２２，２３
の特性インピーダンスを適当に選択することによ
つて出力ポート３７，３８からは同振幅、同位相
の出力が得られる。
第４図に第２図の等価回路を示す。スロツト線
路２２，２３とコプレナー線路２４とが互に接続
される。この等価回路はコプレナー線路２４がス
ロツト線路２２，２３で並列分岐された構成にな
つている。ストリツプ線路２６、連結片３５の交
差部は半導体技術で用いられるエツチングで製作
され、高い精度でパターンを作ることができる。
また絶縁層３６の厚みは線路間の結合が最小とな
るように、即ちストリツプ線路２６と連結片３５
との容量結合が小さく、かつ不連続部による寄生
素子を最小となるように製作することができる。
従つてこの構成による回路は高い周波数帯に適用
可能であり、また半導体基板２１の片面のみを使
用しているため、片面のみのエツチングでパター
ンを製作でき、更にスロツト線路２２，２３とコ
プレナー線路２４との接続部を多層構造で構成し
ているため、回路の寸法を十分小さくできる。そ
のため回路の経済化、小形化を達成できるモノリ
シツク集積回路を高周波帯で実現できる利点があ
る。例えばハイブリツド集積回路の場合は精度は
数十μm〜数百μm程度であるが、半導体製造技術
（エツチング技術）では1μm以下の精度とするこ
とができる。
路２２，２３とコプレナー線路２４とが互に接続
される。この等価回路はコプレナー線路２４がス
ロツト線路２２，２３で並列分岐された構成にな
つている。ストリツプ線路２６、連結片３５の交
差部は半導体技術で用いられるエツチングで製作
され、高い精度でパターンを作ることができる。
また絶縁層３６の厚みは線路間の結合が最小とな
るように、即ちストリツプ線路２６と連結片３５
との容量結合が小さく、かつ不連続部による寄生
素子を最小となるように製作することができる。
従つてこの構成による回路は高い周波数帯に適用
可能であり、また半導体基板２１の片面のみを使
用しているため、片面のみのエツチングでパター
ンを製作でき、更にスロツト線路２２，２３とコ
プレナー線路２４との接続部を多層構造で構成し
ているため、回路の寸法を十分小さくできる。そ
のため回路の経済化、小形化を達成できるモノリ
シツク集積回路を高周波帯で実現できる利点があ
る。例えばハイブリツド集積回路の場合は精度は
数十μm〜数百μm程度であるが、半導体製造技術
（エツチング技術）では1μm以下の精度とするこ
とができる。
以上述べたように、この発明による共平面回路
は半導体基板上でコプレナー線路とスロツト線路
とを結合する回路を簡易な構成で、しかも高周波
特性が良く、エツチング工程のみで製作できる利
点がある。
は半導体基板上でコプレナー線路とスロツト線路
とを結合する回路を簡易な構成で、しかも高周波
特性が良く、エツチング工程のみで製作できる利
点がある。
＜効果＞
以上説明したように、この発明による共平面回
路は半導体基板上に構成され、共平面線路、すな
わちスロツト線路及びコプレナー線路間の結合回
路を機械工作なしでエツチング工程のみで製作で
き、更にパターン寸法もエツチング精度で規定で
きるため、寄生素子、線路間結合等を避けること
が可能であり、従つてマイクロ波、ミリ波回路の
小形化、経済化を達成するモノリシツク集積回路
として応用できる利点がある。
路は半導体基板上に構成され、共平面線路、すな
わちスロツト線路及びコプレナー線路間の結合回
路を機械工作なしでエツチング工程のみで製作で
き、更にパターン寸法もエツチング精度で規定で
きるため、寄生素子、線路間結合等を避けること
が可能であり、従つてマイクロ波、ミリ波回路の
小形化、経済化を達成するモノリシツク集積回路
として応用できる利点がある。
第１図は従来の共平面回路を示す斜視図、第２
図はこの発明の実施例を示す斜視図、第３図は動
作原理を説明するための図、第４図はその等価回
路図である。 ８，９，１０：電界の方向、２１：半導体基
板、２２，２３：スロツト線路、２４：コプレナ
ー線路、２５：コプレナー線路の中心導体、２
６：ストリツプ導体、３５：絶縁層上ストリツプ
導体よりなる連結片、３６：絶縁層、３７，３
８，３９：入出力ポート。
図はこの発明の実施例を示す斜視図、第３図は動
作原理を説明するための図、第４図はその等価回
路図である。 ８，９，１０：電界の方向、２１：半導体基
板、２２，２３：スロツト線路、２４：コプレナ
ー線路、２５：コプレナー線路の中心導体、２
６：ストリツプ導体、３５：絶縁層上ストリツプ
導体よりなる連結片、３６：絶縁層、３７，３
８，３９：入出力ポート。
Claims (1)
- １ 半導体基板上に第１及び第２導体層によりス
ロツト線路が形成され、上記半導体基板上にコプ
レナー線路が形成され、そのコプレナー線路の中
心導体は上記第１導体層に接続され、上記コプレ
ナー線路の外側２導体は上記第２導体層に接続さ
れ、上記中心導体と上記第１導体層との連結部と
上記第２導体層との間に絶縁層が介在されている
共平面回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010498A JPS60153603A (ja) | 1984-01-23 | 1984-01-23 | 共平面回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59010498A JPS60153603A (ja) | 1984-01-23 | 1984-01-23 | 共平面回路 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19571688A Division JPH01117402A (ja) | 1988-08-05 | 1988-08-05 | 共平面回路 |
| JP19571588A Division JPH01117401A (ja) | 1988-08-05 | 1988-08-05 | 共平面回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60153603A JPS60153603A (ja) | 1985-08-13 |
| JPS644361B2 true JPS644361B2 (ja) | 1989-01-25 |
Family
ID=11751854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59010498A Granted JPS60153603A (ja) | 1984-01-23 | 1984-01-23 | 共平面回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60153603A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739519A (en) * | 1985-10-31 | 1988-04-19 | Narda Western Operations | Coplanar microwave balun, multiplexer and mixer assemblies |
| JPH0770892B2 (ja) * | 1986-01-20 | 1995-07-31 | 日本電信電話株式会社 | 共平面ハイブリツド回路 |
| JPH01177201A (ja) * | 1988-01-06 | 1989-07-13 | A T R Koudenpa Tsushin Kenkyusho:Kk | マイクロ波集積回路用受動回路装置 |
| JPH01117402A (ja) * | 1988-08-05 | 1989-05-10 | Nippon Telegr & Teleph Corp <Ntt> | 共平面回路 |
| US6265937B1 (en) | 1994-09-26 | 2001-07-24 | Endgate Corporation | Push-pull amplifier with dual coplanar transmission line |
| CN112005439B (zh) * | 2018-04-13 | 2023-09-19 | Ａｇｃ株式会社 | 缝隙阵列天线 |
-
1984
- 1984-01-23 JP JP59010498A patent/JPS60153603A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60153603A (ja) | 1985-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4821007A (en) | Strip line circuit component and method of manufacture | |
| US6674347B1 (en) | Multi-layer substrate suppressing an unwanted transmission mode | |
| JP2651336B2 (ja) | 方向性結合器 | |
| EP0511728B1 (en) | Coplanar waveguide directional coupler and flip-chip microwave monolithic integrated circuit assembly incorporating the coupler | |
| JP3502405B2 (ja) | 空中経路によって補償されたマイクロ波装置 | |
| US7034633B2 (en) | Coupling device using buried capacitors in multilayered substrate | |
| US6323741B1 (en) | Microstrip coupler with a longitudinal recess | |
| JP2000510299A (ja) | コプレーナ導波路結合器 | |
| EP0492357A1 (en) | Coplanar 3dB quadrature coupler | |
| JP3045074B2 (ja) | 誘電体線路、電圧制御発振器、ミキサーおよび回路モジュール | |
| JP3067675B2 (ja) | 平面誘電体集積回路 | |
| KR930004493B1 (ko) | 플래너 에어스트립라인-스트립라인 매직-t회로망 장치 | |
| US6169301B1 (en) | Planar dielectric integrated circuit | |
| JPS60153603A (ja) | 共平面回路 | |
| JP3303226B2 (ja) | フリップチップ実装構造 | |
| JP2000165117A (ja) | 多層方向性結合器 | |
| JPH0373167B2 (ja) | ||
| JPH0434323B2 (ja) | ||
| JPS644362B2 (ja) | ||
| JP3106632B2 (ja) | マイクロストリップ結合器 | |
| JPH05243820A (ja) | 方向性結合器 | |
| JPH09238005A (ja) | 高周波線路、それを用いた高周波回路、低雑音増幅器 | |
| JPH06291524A (ja) | 高周波用結合器およびその設計方法 | |
| KR960010010B1 (ko) | 레인지 커플러 | |
| JPH0770892B2 (ja) | 共平面ハイブリツド回路 |