JPH0130330B2 - - Google Patents
Info
- Publication number
- JPH0130330B2 JPH0130330B2 JP55023547A JP2354780A JPH0130330B2 JP H0130330 B2 JPH0130330 B2 JP H0130330B2 JP 55023547 A JP55023547 A JP 55023547A JP 2354780 A JP2354780 A JP 2354780A JP H0130330 B2 JPH0130330 B2 JP H0130330B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- current
- voltage
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
Landscapes
- Electronic Switches (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、トランジスタ回路、特に切換回路の
出力に応じて動作スイツチ回路を含むトランジス
タ回路に関し、前記スイツチ回路の誤動作防止に
関するものである。
出力に応じて動作スイツチ回路を含むトランジス
タ回路に関し、前記スイツチ回路の誤動作防止に
関するものである。
第１図を用いて従来例について説明する。トラ
ンジスタ１，２はエミツタ共通接続点と基準接地
３との間に接続されるいる。定電流源４で駆動さ
れ比較器５を構成する。トランジスタ１のコレク
タは電源１０１に接続され、トランジスタ１のベ
ースは、比較器の第２入力１３であり、この入力
にはダイオード６と定電圧素子７で構成される定
電圧回路８、定電流源９、コンデンサー１０とス
イツチ１１で構成される第２基準電圧源１２の定
電圧回路８、コンデンサー１０と定電流源９の接
続点を接続する。一方トランジスタ２のコレクタ
は比較器５の出力端子１４でありこの出力端子１
４には、マルチコレクタ・トランジスタ１５のベ
ースとマルチ・コレクターの第１コレクタとを短
絡して構成した電流反転回路（カレント・ミラー
回路）１６を電源１０１との間に接続し、マル
チ・コレクタトランジスタ１５の第２コレクター
を電流反転回路１６の出力端子１７としこの出力
端子１７にはトランジスタ１８のベースを接続す
る。トランジスタ１８のエミツタは、接地ライン
３へ、コレクターは、トランジスタ１８（スイツ
チ回路）のオン・オフによつて動作する負荷回路
１９が接続されている。トランジスタ２のベース
は、比較器５の第１入力２０でこの第１入力２０
には、電源１０１と接地３を抵抗２１，２２で分
割して作られる第１基準電圧源２３の抵抗２１，
２２の分割点２３が接続されている。第１基準電
圧源２３の電圧V1は、電源１０１を抵抗分割し
て与えられる為、電源１０１投入時には、瞬間的
に基準電圧V1が発生する。すなわち第２基準電
圧源１２の立上りより早い。他放第２基準電圧源
１２の電圧V2は、定電圧回路８に定電流源９で
定電流を流す事によつて定常値が決定されるが、
スイツチ１１がOFF時でコンデンサー１０が未
充電の為、定電流源９の定電流が、コンデンサー
１０を充電するのに使用されV2の電圧は、第２
図ａに示される電圧カーブをたどりV2電圧は、
定電圧回路８で決められる値で定常値となる。
V2の定常値を第１基準電圧２３の電圧V1より高
く選ぶ事でV2＜V1の区間は、比較器５のトラン
ジスタ２がONして電流反転回路１５の第２コレ
クタに電流を発生しこの電流によりトランジスタ
１８をONせしめる。次にV2≧V1になると、比
較器５は反転し電流反転回路１６の出力端子１７
に電流は発生せずトランジスタ１８はOFFとな
る。しかしながらこれらの機能を集積回路上で製
作した場合に電流反転回路１６を構成するトラン
ジスタ１５のコレクタ電流I1eakがあるとトラン
ジスタ１８が誤動作する欠点がある。第２図ｂに
トランジスタ１８のベース電流の時間変化を図示
する。
ンジスタ１，２はエミツタ共通接続点と基準接地
３との間に接続されるいる。定電流源４で駆動さ
れ比較器５を構成する。トランジスタ１のコレク
タは電源１０１に接続され、トランジスタ１のベ
ースは、比較器の第２入力１３であり、この入力
にはダイオード６と定電圧素子７で構成される定
電圧回路８、定電流源９、コンデンサー１０とス
イツチ１１で構成される第２基準電圧源１２の定
電圧回路８、コンデンサー１０と定電流源９の接
続点を接続する。一方トランジスタ２のコレクタ
は比較器５の出力端子１４でありこの出力端子１
４には、マルチコレクタ・トランジスタ１５のベ
ースとマルチ・コレクターの第１コレクタとを短
絡して構成した電流反転回路（カレント・ミラー
回路）１６を電源１０１との間に接続し、マル
チ・コレクタトランジスタ１５の第２コレクター
を電流反転回路１６の出力端子１７としこの出力
端子１７にはトランジスタ１８のベースを接続す
る。トランジスタ１８のエミツタは、接地ライン
３へ、コレクターは、トランジスタ１８（スイツ
チ回路）のオン・オフによつて動作する負荷回路
１９が接続されている。トランジスタ２のベース
は、比較器５の第１入力２０でこの第１入力２０
には、電源１０１と接地３を抵抗２１，２２で分
割して作られる第１基準電圧源２３の抵抗２１，
２２の分割点２３が接続されている。第１基準電
圧源２３の電圧V1は、電源１０１を抵抗分割し
て与えられる為、電源１０１投入時には、瞬間的
に基準電圧V1が発生する。すなわち第２基準電
圧源１２の立上りより早い。他放第２基準電圧源
１２の電圧V2は、定電圧回路８に定電流源９で
定電流を流す事によつて定常値が決定されるが、
スイツチ１１がOFF時でコンデンサー１０が未
充電の為、定電流源９の定電流が、コンデンサー
１０を充電するのに使用されV2の電圧は、第２
図ａに示される電圧カーブをたどりV2電圧は、
定電圧回路８で決められる値で定常値となる。
V2の定常値を第１基準電圧２３の電圧V1より高
く選ぶ事でV2＜V1の区間は、比較器５のトラン
ジスタ２がONして電流反転回路１５の第２コレ
クタに電流を発生しこの電流によりトランジスタ
１８をONせしめる。次にV2≧V1になると、比
較器５は反転し電流反転回路１６の出力端子１７
に電流は発生せずトランジスタ１８はOFFとな
る。しかしながらこれらの機能を集積回路上で製
作した場合に電流反転回路１６を構成するトラン
ジスタ１５のコレクタ電流I1eakがあるとトラン
ジスタ１８が誤動作する欠点がある。第２図ｂに
トランジスタ１８のベース電流の時間変化を図示
する。
このようなトランジスタ回路は、例えば増幅器
のミユーテイング回路に利用できる。すなわち、
トランジスタ１８の動作によつてミユーテイグ動
作を制御するのである。
のミユーテイング回路に利用できる。すなわち、
トランジスタ１８の動作によつてミユーテイグ動
作を制御するのである。
本発明は、上述の欠点を改善し、比較器出力の
漏洩電流によるスイツチ回路の誤動作を防止する
ことを目的とする。
漏洩電流によるスイツチ回路の誤動作を防止する
ことを目的とする。
本発明は、互いのエミツタが共通接続された第
１および第２のトランジスタを含む比較器と、こ
の比較器の一方のトランジスタに第１の基準電圧
を印加する第１基準電圧源と、定電流源および定
電圧素子を有し、連続的に電圧レベルが変化し定
常状態ではほぼ一定の電圧レベルとなる第２の基
準電圧を前記比較器の他方のトランジスタに印加
する第２基準電圧源とを有し、前記比較器の前記
一方のトランジスタの出力端と電源との間に介在
された第１の電流反転回路の出力によつてオン／
オフが制御されるスイツチ用トランジスタとを有
するトランジスタ回路において、前記第２基準電
圧源の前記定流源および前記定電圧素子と直列に
第２の電流反転回路を接続し、該第２の電流反転
回路の出力に応答動する第３のトランジスタを前
記スイツチ用トランジスタのベースに接続したこ
とを特徴とするものである。
１および第２のトランジスタを含む比較器と、こ
の比較器の一方のトランジスタに第１の基準電圧
を印加する第１基準電圧源と、定電流源および定
電圧素子を有し、連続的に電圧レベルが変化し定
常状態ではほぼ一定の電圧レベルとなる第２の基
準電圧を前記比較器の他方のトランジスタに印加
する第２基準電圧源とを有し、前記比較器の前記
一方のトランジスタの出力端と電源との間に介在
された第１の電流反転回路の出力によつてオン／
オフが制御されるスイツチ用トランジスタとを有
するトランジスタ回路において、前記第２基準電
圧源の前記定流源および前記定電圧素子と直列に
第２の電流反転回路を接続し、該第２の電流反転
回路の出力に応答動する第３のトランジスタを前
記スイツチ用トランジスタのベースに接続したこ
とを特徴とするものである。
次に実施例をあげ、図面を用いて本発明を詳細
に説明する。
に説明する。
第３図は本発明の一実施例を示す回路接続図
で、第１図と同じ構成は同一番号を付し、異る点
についてのみ説明する。定電圧回路８は、定電圧
ダイオード７とトランジスタ２４，２５で構成さ
れトランジスタ２４，２５のベース及びエミツタ
は各々共通接続となしこの共通接続点にはトラン
ジスタ２４のコレクタと定電圧ダイオード７のア
ノード側が接続されている。トランジスタ２４，
２５の共通エミツタは、比較器５の第２入力１３
に接続されている。定電圧回路８の電圧V1は、
定電圧素子７の電圧Vzとトランジスタ２４のエ
ミツタ・ベース電圧VBEの和で表わされ(1)式の
ごとくなる。
で、第１図と同じ構成は同一番号を付し、異る点
についてのみ説明する。定電圧回路８は、定電圧
ダイオード７とトランジスタ２４，２５で構成さ
れトランジスタ２４，２５のベース及びエミツタ
は各々共通接続となしこの共通接続点にはトラン
ジスタ２４のコレクタと定電圧ダイオード７のア
ノード側が接続されている。トランジスタ２４，
２５の共通エミツタは、比較器５の第２入力１３
に接続されている。定電圧回路８の電圧V1は、
定電圧素子７の電圧Vzとトランジスタ２４のエ
ミツタ・ベース電圧VBEの和で表わされ(1)式の
ごとくなる。
V1＝Vz＋VBE …(1)
一般的な集積回路に於て製作されるトランジス
タのVBEの温度係数は−2mV／℃であり、定電
圧素子としてシエナー・ダイオードを用いるとシ
エナー・ダイオード電圧の温度係数は＋2mV／
℃でありV1電圧の温度係数としてはほぼ0mV／
℃の温度特性が優れた第２基準電圧を構成でき
る。トランジスタ２５のコレクターは、トランジ
スタ２６のベースに接続されトランジスタ２６の
エミツタは基準接地３に接続する。トランジスタ
２６のコレクタは、電流反転回路１６の出力端子
１７とスイツチ回路であるトランジスタ１８のベ
ース接続点に接続し、トランジスタ２６は電流吸
収回路２７を構成する。
タのVBEの温度係数は−2mV／℃であり、定電
圧素子としてシエナー・ダイオードを用いるとシ
エナー・ダイオード電圧の温度係数は＋2mV／
℃でありV1電圧の温度係数としてはほぼ0mV／
℃の温度特性が優れた第２基準電圧を構成でき
る。トランジスタ２５のコレクターは、トランジ
スタ２６のベースに接続されトランジスタ２６の
エミツタは基準接地３に接続する。トランジスタ
２６のコレクタは、電流反転回路１６の出力端子
１７とスイツチ回路であるトランジスタ１８のベ
ース接続点に接続し、トランジスタ２６は電流吸
収回路２７を構成する。
第１基準電源２３の電圧V1は、電源電圧１０
１を抵抗２１，２２で分割して供給する為に立上
りが早く、第４図ａのV1カーブで表わされる。
他方第２基準電圧源１２の電圧V2は、(2)式で与
えられ第４図ａのV2カーブで表わされる。
１を抵抗２１，２２で分割して供給する為に立上
りが早く、第４図ａのV1カーブで表わされる。
他方第２基準電圧源１２の電圧V2は、(2)式で与
えられ第４図ａのV2カーブで表わされる。
V2＝Ｉ・ｔ／Ｃ …(2)
ここでＩは定電流源９の定電流、Ｃはコンデン
サの容量、ｔは時間である。このV2がV1になる
までの時間t1は次に説明するように比較器５の反
転時間であつて、コンデンサの容量及び定電流に
よつて定まるので任意の値に設定可能である。第
４図ａにおいて、V1＞V2（t1＞ｔ＞０）の間は従
来例と同様に電流反転回路１６の出力端子１７か
ら電流が流出し、トランジスタ１８をドライブす
る。ここで比較器５を構成する差動定電流源４の
電流値IoとするとV1＞V2時の電流反転回路１６
の出力端子１７から流出する電流IOUTは IOUT≒Io …(3) である。V1≦V2で比較器５の出力は反転し比較
器５の出力電流は減少し始め電流反転回路１６の
反転電流も減少するのでトランジスタ１８が
OFFする。V2が、定電圧回路８で決定される定
常電圧値になつた時、定電流源９の電流はコンデ
ンサー１０の充電から、ほとんど定電圧回路８の
方へ切り換わつて流れる。定電流源９の定電流値
をI1とするとトランジスタ２４，２５でカレン
ト・ミラー回路を構成しているのでトランジスタ
２４と２５のエミツタ面積比１：ｎの比で２４，
２５のコレクタ電流が分割される。従つてカレン
ト・ミラー回路（電流反転回路）の出力であるト
ランジスタ２５のコレクタのコレクタ電流Icは(4)
式で表わされる。
サの容量、ｔは時間である。このV2がV1になる
までの時間t1は次に説明するように比較器５の反
転時間であつて、コンデンサの容量及び定電流に
よつて定まるので任意の値に設定可能である。第
４図ａにおいて、V1＞V2（t1＞ｔ＞０）の間は従
来例と同様に電流反転回路１６の出力端子１７か
ら電流が流出し、トランジスタ１８をドライブす
る。ここで比較器５を構成する差動定電流源４の
電流値IoとするとV1＞V2時の電流反転回路１６
の出力端子１７から流出する電流IOUTは IOUT≒Io …(3) である。V1≦V2で比較器５の出力は反転し比較
器５の出力電流は減少し始め電流反転回路１６の
反転電流も減少するのでトランジスタ１８が
OFFする。V2が、定電圧回路８で決定される定
常電圧値になつた時、定電流源９の電流はコンデ
ンサー１０の充電から、ほとんど定電圧回路８の
方へ切り換わつて流れる。定電流源９の定電流値
をI1とするとトランジスタ２４，２５でカレン
ト・ミラー回路を構成しているのでトランジスタ
２４と２５のエミツタ面積比１：ｎの比で２４，
２５のコレクタ電流が分割される。従つてカレン
ト・ミラー回路（電流反転回路）の出力であるト
ランジスタ２５のコレクタのコレクタ電流Icは(4)
式で表わされる。
IC＝ｎ／１＋ｎIo …(4)
トランジスタ２５のコレクタ電流は電流反転回路
１６が発生する漏洩電流I1eakを吸収出きる様(5)
式の条件を満足するICに設定する事でV1≦V2の
条件下で比較回路５が反転しても漏洩電流I1eak
によりトランジスタ１８がONする誤動作を防止
出来る。
１６が発生する漏洩電流I1eakを吸収出きる様(5)
式の条件を満足するICに設定する事でV1≦V2の
条件下で比較回路５が反転しても漏洩電流I1eak
によりトランジスタ１８がONする誤動作を防止
出来る。
IC≧I1eak …(5)
第４図ａ及びｂにV1、V2、トランジスタ１８
のベース・エミツタ間電圧、VBE（18）およびベ
ース電流IB（18）のタイムチヤートを示す。
のベース・エミツタ間電圧、VBE（18）およびベ
ース電流IB（18）のタイムチヤートを示す。
第４図時間t1〜t2の間でトランジスタ１８の切
換え動作が完了した後t2以後は、トランジスタ１
８は、完全にOFFしてしまう。
換え動作が完了した後t2以後は、トランジスタ１
８は、完全にOFFしてしまう。
第５図は本発明の他の実施例を示す回路接続図
で、定電圧回路８を定電圧素子７とトランジスタ
２８をダイオード接続したものを直列接続して構
成する。トランジスタ２８とトランジスタ２６と
で電流反転回路を構成させ構成素子数の節約がで
きる。
で、定電圧回路８を定電圧素子７とトランジスタ
２８をダイオード接続したものを直列接続して構
成する。トランジスタ２８とトランジスタ２６と
で電流反転回路を構成させ構成素子数の節約がで
きる。
以上のように、本発明によれば、比較器出力の
漏洩電流を完全に吸収することができるため、負
荷回路１９を誤つて駆動することを防止できる。
さらに本発明によれば、定電流源９および定電圧
素子７と直列に接続した電流反転回路のトランジ
スタ２５の出力を用いてリーク吸収用のトランジ
スタ２６のオン／オフを制御しているので、定電
圧素子の定電圧特性により第２の基準電圧源１２
の出力が定常状態でほぼ一定の電圧レベルに達し
た時に、リーク吸収用トランジスタ２６が第１の
電流反転回路１６のリーク電流を吸収するように
働く。従つて、リーク吸収用トランジスタ２６を
この位置に設けても、それによつてスイツチ用ト
ランジスタ１８のスイツチングスピードが低下す
ることはないので、高速なスイツチング特性を維
持したまま、リークによる誤動作を防止できると
いう優れた効果がある。しかも、第２の基準電圧
源１２は定電流源９と定電圧素子７を具備してお
り、温度特性が良いため、温度変化に対してリー
ク吸収が左右されることもないという利点があ
る。
漏洩電流を完全に吸収することができるため、負
荷回路１９を誤つて駆動することを防止できる。
さらに本発明によれば、定電流源９および定電圧
素子７と直列に接続した電流反転回路のトランジ
スタ２５の出力を用いてリーク吸収用のトランジ
スタ２６のオン／オフを制御しているので、定電
圧素子の定電圧特性により第２の基準電圧源１２
の出力が定常状態でほぼ一定の電圧レベルに達し
た時に、リーク吸収用トランジスタ２６が第１の
電流反転回路１６のリーク電流を吸収するように
働く。従つて、リーク吸収用トランジスタ２６を
この位置に設けても、それによつてスイツチ用ト
ランジスタ１８のスイツチングスピードが低下す
ることはないので、高速なスイツチング特性を維
持したまま、リークによる誤動作を防止できると
いう優れた効果がある。しかも、第２の基準電圧
源１２は定電流源９と定電圧素子７を具備してお
り、温度特性が良いため、温度変化に対してリー
ク吸収が左右されることもないという利点があ
る。
第１図は従来例を示す回路接続図、第２図ａ及
びｂは従来例を説明する為の説明図で図ａは電圧
のタイムチヤート、図ｂはトランジスタ１８のベ
ース電流のタイムチヤート、第３図は本発明の一
実施例を示す回路接続図、第４図ａ及びｂは本発
明を説明する為の説明図で、図ａは電圧のタイム
チヤート、図ｂはトランジスタ１８のベース電流
のタイムチヤート、第５図は本発明の他の実施例
を示す回路接続図である。 １，２，１５，１８，２４，２５，２６，２８
……トランジスタ、２１，２２……抵抗、３……
基準接地、１０１……電源、４，９……定電流
源、５……比較器、６……ダイオード、７……定
電圧素子、８……定電圧回路、１０……コンデン
サー、１１……スイツチ、１２……第２基準電圧
源、１３，２０，１４，１７……端子、１６……
電流反転回路、１９……負荷回路、２３……第１
基準電圧源、２７……電流吸収回路。
びｂは従来例を説明する為の説明図で図ａは電圧
のタイムチヤート、図ｂはトランジスタ１８のベ
ース電流のタイムチヤート、第３図は本発明の一
実施例を示す回路接続図、第４図ａ及びｂは本発
明を説明する為の説明図で、図ａは電圧のタイム
チヤート、図ｂはトランジスタ１８のベース電流
のタイムチヤート、第５図は本発明の他の実施例
を示す回路接続図である。 １，２，１５，１８，２４，２５，２６，２８
……トランジスタ、２１，２２……抵抗、３……
基準接地、１０１……電源、４，９……定電流
源、５……比較器、６……ダイオード、７……定
電圧素子、８……定電圧回路、１０……コンデン
サー、１１……スイツチ、１２……第２基準電圧
源、１３，２０，１４，１７……端子、１６……
電流反転回路、１９……負荷回路、２３……第１
基準電圧源、２７……電流吸収回路。
Claims (1)
- １ 互いのエミツタが共通接続された第１および
第２のトランジスタを含む比較器と、該比較器の
一方のトランジスタに第１の基準電圧を印加する
第１基準電圧源と、定電流源および定電圧素子を
有し、連続的に電圧レベルが変化し定常状態では
ほぼ一定の電圧レベルとなる第２の基準電圧を前
記比較器の他方のトランジスタに印加する第２基
準電圧源とを有し、前記比較器の前記一方のトラ
ンジスタの出力端と電源との間に介在された第１
の電流反転回路の出力によつてオン／オフが制御
されるスイツチ用トランジスタとを有するトラン
ジスタ回路において、前記第２基準電圧源の前記
定電流源および前記定電圧素子と直列に第２の電
流反転回路を接続し、該第２の電流反転回路の出
力に応動する第３のトランジスタを前記スイツチ
用トランジスタのベースに接続したことを特徴と
するトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2354780A JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2354780A JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56120206A JPS56120206A (en) | 1981-09-21 |
| JPH0130330B2 true JPH0130330B2 (ja) | 1989-06-19 |
Family
ID=12113498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2354780A Granted JPS56120206A (en) | 1980-02-27 | 1980-02-27 | Transistor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56120206A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61149429U (ja) * | 1985-03-06 | 1986-09-16 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5470354U (ja) * | 1977-10-26 | 1979-05-18 | ||
| DE2748967C2 (de) * | 1977-11-02 | 1983-01-13 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung für einen monolithisch integrierten Schwellwertschalter |
-
1980
- 1980-02-27 JP JP2354780A patent/JPS56120206A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56120206A (en) | 1981-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406955A (en) | Comparator circuit having hysteresis | |
| JPS6223494B2 (ja) | ||
| JPH0449287B2 (ja) | ||
| KR960016010B1 (ko) | 지연-펄스 발생기 | |
| US4645999A (en) | Current mirror transient speed up circuit | |
| US4001723A (en) | Oscillator circuits | |
| JPH0130330B2 (ja) | ||
| JPH0228165B2 (ja) | ||
| US3904951A (en) | Emitter coupled logic current reference source | |
| JPH0219651B2 (ja) | ||
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS5928936B2 (ja) | 光電スイッチ | |
| JPS597765Y2 (ja) | ミュ−テイング信号発生回路 | |
| JPS5833568B2 (ja) | 電流ミラ−回路 | |
| JPS6114275Y2 (ja) | ||
| JPS5816148B2 (ja) | デンアツカンノウトリガカイロ | |
| JPH0513064Y2 (ja) | ||
| JPS583131Y2 (ja) | 電流制限回路 | |
| JP2973654B2 (ja) | 静止形補助リレー回路 | |
| JPH0553085B2 (ja) | ||
| JP2687160B2 (ja) | スイッチ回路 | |
| JPS649832B2 (ja) | ||
| JPS5923649B2 (ja) | シユミツト回路 | |
| JPH0611107B2 (ja) | スイッチング回路 |