JPH0130332B2 - - Google Patents

Info

Publication number
JPH0130332B2
JPH0130332B2 JP58124492A JP12449283A JPH0130332B2 JP H0130332 B2 JPH0130332 B2 JP H0130332B2 JP 58124492 A JP58124492 A JP 58124492A JP 12449283 A JP12449283 A JP 12449283A JP H0130332 B2 JPH0130332 B2 JP H0130332B2
Authority
JP
Japan
Prior art keywords
frequency
oscillator
stage mixer
mixer
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58124492A
Other languages
Japanese (ja)
Other versions
JPS6016734A (en
Inventor
Yoshiteru Hashimoto
Koji Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaesu Musen Co Ltd
Original Assignee
Yaesu Musen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaesu Musen Co Ltd filed Critical Yaesu Musen Co Ltd
Priority to JP12449283A priority Critical patent/JPS6016734A/en
Publication of JPS6016734A publication Critical patent/JPS6016734A/en
Publication of JPH0130332B2 publication Critical patent/JPH0130332B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/16—Multiple-frequency-changing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Noise Elimination (AREA)
  • Superheterodyne Receivers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 多重周波数変換構成の通信機、特にPLL発振
器を含む回路を生ずるクロス・スプリアス・ビー
トの発生を防止する方式に関する。 〔従来の技術〕 通常の通信機は殆んどがスーパーヘテロダイン
方式であり、2重以上の多重変換とするものが多
く、各変圧器(以下ミクサと称す)にはそれぞれ
局部周波数を注入する局部発振器を備えるが、周
波数可変発振器としては周波数設定の容易さと安
定度の点からPLL(Phase Locked Loop)制御
とすることが多い。第1図はそうした2重変換受
信回路であつて、アンテナ1よりの入力信号波は
前段ミクサ2で第1中間周波数となり、バンドパ
ス・フイルタ3を通つて、後段ミクサ4で第2中
間周波数となり、バンドパス・フイルタ5を通つ
て、増幅および復調されるものである。 前段ミクサ2の局部発振周波数L1はPLL制御
発振回路6より注入される。PLL制御発振器6
は電圧制御発振器(以下VCO)で基本波発振を
し、その出力をミクサ2に供給すると共に内部ミ
クサ62で固定発振器7の周波数と混合してL2
を出力する。第1図では共通発振器7の周波数は
ミクサ62で固定するほか、後段ミクサ4の局部
発振周波数L2として利用され、共通発振器7は
前段ミクサ2と後段ミクサ4の共用発振器となつ
ている。この構成は共通発振器7を共用すること
によつて発振器を1個節約し得るのみならず、共
通発振器7の発振周波数が多少変動しても、前段
ミクサ2の注入周波数L1の変動による第1中間
周波数の変化分を後段ミクサ4の注入周波数L2
の変動で逆に打消して、第2中間周波数には全く
影響が出ないようにすることが出来るものである
が、その原理はドリフト・キヤンセル方式として
周知であるから詳しくは述べないが、本発明の重
要な構成要素の一つであるので特記しておく。 ミクサ62の出力周波数は分周器63を通して
位相比較器64で基準周波数Rと位相比較し、位
相差に従つて発生する正または負の検出電圧をロ
ーパスフイルタ65を通して直流制御電圧として
VCO61に加えて発振周波数を安定化する制御
ループを構成しているものであるが、基本的に発
振周波数L1は基準周波数Rのステツプで変化す
るのであるから、L1にくらべてRは非常に小さ
く、またRと位相比較すべきプログラマブル分周
器63の出力周波数も当然小さい値となる。一方
で分周器63の分周比は大きく取るほど制御ルー
プ・ゲインが低下してPLLループの安定度が低
下するという問題があるので、ミクサ62の出力
nはなるべく低い周波数であることが望ましいの
と、分周器の動作可能周波数による制約とから、
ミクサ62はダウン・ミクサとしてはnはL1よ
り小さく取るのが普通である。PLL回路のクロ
ス・スプリアス・ビートはこのnとL1の周波数
が整数比となつたときが最も顕著であるので、以
下にその発生のメカニズムを説明する。 62はダウン・ミクサであるから、上記の整数
比をnとし、L1>L2とすると n=L1−L2 であり、ミクサ出力にはnの他にL1,L2とL1+
L2等の周波数が含まれるが、これ等はnより遥
かに高い周波数であるからミクサ出力部のローパ
ス・フイルタまたはバンドパス・フイルタで容易
に除去されてnのみを取出すことができるわけで
あるが、実際にはミクサの非直線特性のため上記
の周波数の高調波が発生する。この高調波それ自
体はさらに高い周波数であるから問題はないが、 nn=L1の周波数状態では、 出力nのn番高調波がL1と同一周波数となつ
て干渉を生ずる。これはゼロビートとなつて外に
現われないが入力周波数がΔ変化した場合には
基本波出力の変化はΔであり、n番高調波出力
の変化はnΔとなる。従つて nn→nn±nΔ=L1±nΔ これと入力のL1±Δとの差を取ると (L1±nΔ)−(L1±Δ)=±(n−1)Δ この式から、ダウン・ミクサにおいて入力周波
数が出力周波数のn倍となる周波数の前後におい
て、該入力周波数との差周波数の(n−1)倍の
ビート周波数を出力に発生することがわかり、ゼ
ロビートを中心に周波数が交叉するように変化す
るので、一般にクロス・スプリアス・ビートと称
している。このビートはnと共に分周器を通つ
て、またはnを変調して位相比較器64の出力に
混在して、それがローパスフイルタ65のカツト
オフ周波数以下であると、VCO61に加えられ
て出力L1を周波数変調し、スプリアス成分とな
るものである。 〔発明が解決しようとする課題〕 スプリアスの発生を抑えるため、ローパスフイ
ルタ65のカツトオフ周波数を低く取ると時定数
が増大して、PLL制御発振器6のロツクアツ
プ・タイム(発振周波数が安定するまでの時間)
が長くなるので、実用回路では制約がある。その
他にも基準周波数Rと位相比較器64の高調波や
非直線性に基因するスプリアスもあるが、いづれ
も特定の周波数に限定されるから、スプリアスを
発生する周波数関係を避ける設計が望ましいが、
広帯域のゼネラル・カバレージ用では不可能であ
る。本発明は前記のクロス・スプリアス・ビート
を含む周波数帯でのスプリアス発生から逃げる手
段の提供を目的とする。 〔課題を解決するための手段〕 PLL制御発振器出力にクロス・スプリアス・
ビートを生ずる動作周波数において、共通発振器
周波数を前段ミクサ2と後段ミクサ4間の中間周
波通過帯域の餘裕周波数以内で移動することによ
り、クロス・スプリアス・ビートの発生を防止す
るようにした構成である。 〔実施例〕 第1図は基本回路であつて第1図から説明す
る。図中PLL制御発振器6の出力にクロス・ス
プリアス・ビートを生ずる動作周波数において、
内部ミクサ62に局部周波数を供給すると共に、
後段ミクサ4にも局部周波数L2を供給する共通
発振器7の発振周波数を、前段ミクサ2と後段ミ
クサ4の中間のバンドパス・フイルタ3の餘裕周
波数以内で移動することにより、クロス・スプリ
アス・ビートの発生を防止するようにした通信機
回路である。 PLL制御発振器6において、VCO61の周波
数L1をnに変換するミクサ62の共通発振器7
の周波数を移動(以下シフトと称する)すると、
シフトした周波数と同じ周波数だけL1が変化し
てVCOはロツクする。従つてPLL制御回路6内
部にクロス・スプリアスを発生するL1の周波数
になる少し手前で、共通発振器7の発振周波数を
スプリアス発生周波数を飛び越すように移動させ
れば、L1にスプリアスは含まれないことになる。
またL1が変化すると当然ミクサ2の出力周波数
も変化するが、その変化分は後段ミクサ4の局部
周波数L2が同方向に変化して、ミクサ4の出力
周波数に影響を及ぼさないことは前記のドリフ
ト・キヤンセル方式の説明ですでに明らかとなる
ところである。ただし、ミクサ2とミクサ4との
中間の第1中間周波数は変動するから、フイルタ
3の通過帯域幅は必要の帯域幅に変動分だけ加算
しなければならない。クロス・ビートの発生範囲
はPLL制御回路6のローパス、フイルタ65の
カツトオフ周波数で決まり、現実には1kHz程度
以上であればロツクアツプ・タイムが問題となら
ないから、共通発振器7の周波数シフトは2〜
5kHz程度でよい。従つてフイルタ3の通過帯域
幅は占有帯域幅の狭いCWやSSB信号では10〜
15kHz、FM波でも20〜30kHzあれば十分である。 共通発振器7の周波数をシフトするのには、発
振器は通常水晶制御式であるから、第2図のよう
に発振水晶片71と並列あるいは直列に電圧制御
可変容量ダイオード72を入れて制御電圧を変化
すればよい。制御の方法としては制御電圧回路に
電圧を変化するスイツチを設けて、クロス・スプ
リアス・ビートが発生したならば該スイツチを切
替えるか、周波数同調機構のスプリアス発生位置
でスイツチを自動的に動作させる等の機械的操作
と、次に述べる電気的操作のいずれでも行うこと
が可能である。 以下に特許請求の範囲第2項につき説明する。
これは特許請求の範囲第1項のPLL制御発振器
6の発振周波数を決定するプログラマブル分周器
63に周波数データをCPU(Central Processing
Unit)8から供給する構成において(現在多く
の通信機には、記憶・計算・制御にCPUが使用
されており、その機能を利用してPLLの周波数
データの設定を割込動作で実行させていることが
多い。)CPU8には予めクロス・スプリアス・ビ
ートの発生する周波数に対しては、例えば周波数
設定データと同一値を記憶させて、両方のデータ
値(通常は全桁の必要はなく、ビート発生範囲の
実状に応じて10kHzの桁あるいは100kHzの桁のみ
でよい)が一致した状態でCPU8からシフト信
号を出力し、これを簡単なD/A変換器9を通し
て制御電圧91として、例えば電圧制御のVXO
(可変周波数水晶発振器)7の水晶片71と並列
または直列に入れた電圧制御可変容量ダイオード
72に加えて、所定の周波数シフトを行うことに
より、クロス・スプリアス・ビートの発生を防止
し得るようにした通信機回路である。 第1図と第3図の回路では前段ミクサ2を
PLL制御発振器6、後段ミクサ4をVXO7から
直接供給しているが、これを逆にして、前段ミク
サ2をVXO7後段ミクサ4をPLL制御発振器6
から供給するようにしても本発明は成立する。あ
るいは後段の注入回路に周波数変換器を入れた
り、前段・後段ともにPLL制御発振器としても、
ドリフト・キヤンセルの周波数であれば同様に本
発明は成立する。 〔発明の効果〕 本発明によると、前段ミクサと後段ミクサの局
部発振器の一方がPLL発振器であり、かつ同一
の共通発振器の周波数が微少周波数可変制御され
て、クロス・スプリアス・ビートを排除し得るの
で、実用上の効果は大きい。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for preventing the occurrence of cross spurious beats caused by a communication device having a multi-frequency conversion configuration, particularly a circuit including a PLL oscillator. [Prior art] Most conventional communication devices are of the superheterodyne type, and many of them use double or more multiplex conversion, and each transformer (hereinafter referred to as a mixer) has a local Although it is equipped with an oscillator, variable frequency oscillators are often controlled by PLL (Phase Locked Loop) for ease of frequency setting and stability. FIG. 1 shows such a double conversion receiving circuit, in which the input signal wave from the antenna 1 becomes the first intermediate frequency at the front-stage mixer 2, passes through the bandpass filter 3, and becomes the second intermediate frequency at the rear-stage mixer 4. , and is amplified and demodulated through a bandpass filter 5. The local oscillation frequency L1 of the pre-stage mixer 2 is injected from the PLL controlled oscillation circuit 6. PLL controlled oscillator 6
oscillates the fundamental wave with a voltage controlled oscillator (hereinafter referred to as VCO), supplies its output to mixer 2, and mixes it with the frequency of fixed oscillator 7 in internal mixer 62 to generate L2.
Output. In FIG. 1, the frequency of the common oscillator 7 is not only fixed by the mixer 62, but also used as the local oscillation frequency L2 of the rear mixer 4, and the common oscillator 7 serves as a shared oscillator for the front mixer 2 and the rear mixer 4. This configuration not only saves one oscillator by sharing the common oscillator 7, but even if the oscillation frequency of the common oscillator 7 varies somewhat , the first intermediate The change in frequency is calculated as injection frequency L2 of rear mixer 4.
This can be canceled out by the fluctuations in the second intermediate frequency so that it does not affect the second intermediate frequency at all.The principle behind this method is well known as the drift cancel method, so I will not go into details about it, but this is the purpose of this book. This is one of the important components of the invention, so it should be specially mentioned. The output frequency of the mixer 62 is passed through a frequency divider 63, and the phase comparator 64 compares the phase with the reference frequency R , and the positive or negative detection voltage generated according to the phase difference is passed through a low-pass filter 65 as a DC control voltage.
In addition to VCO 61, it constitutes a control loop that stabilizes the oscillation frequency, but since the oscillation frequency L1 basically changes in steps of the reference frequency R , R is very small compared to L1 . , and the output frequency of the programmable frequency divider 63 whose phase should be compared with R is naturally a small value. On the other hand, there is a problem that the larger the frequency division ratio of the frequency divider 63 is, the lower the control loop gain and the lower the stability of the PLL loop.
It is desirable that n be as low a frequency as possible, and there are constraints on the operable frequency of the frequency divider, so
As mixer 62 is used as a down mixer, n is normally set to be smaller than L1 . The cross spurious beat in the PLL circuit is most noticeable when the frequencies of n and L1 are in an integer ratio, so the mechanism of its occurrence will be explained below. 62 is a down mixer, so if the above integer ratio is n and L1 > L2 , then n = L1 - L2 , and the mixer output includes L1 , L2 and L1 + in addition to n .
Frequencies such as L2 are included, but since these are much higher frequencies than n , they can be easily removed by a low-pass filter or band-pass filter at the mixer output section, and only n can be extracted. In reality, harmonics of the above frequencies are generated due to the nonlinear characteristics of the mixer. This harmonic itself has a higher frequency, so there is no problem, but in the frequency state of n n = L1 , the nth harmonic of output n has the same frequency as L1 , causing interference. This becomes a zero beat and does not appear externally, but when the input frequency changes by Δ, the change in the fundamental wave output is Δ, and the change in the nth harmonic output is nΔ. Therefore, n n →n n ±nΔ= L1 ±nΔ If we take the difference between this and the input L1 ±Δ, ( L1 ±nΔ) − ( L1 ±Δ) = ±(n−1)Δ From this formula, we get・It can be seen that in the mixer, before and after the frequency where the input frequency is n times the output frequency, a beat frequency that is (n-1) times the difference frequency with the input frequency is generated at the output, and the frequency changes around the zero beat. Since the beats change in a crossing manner, they are generally called cross spurious beats. This beat passes through a frequency divider with n or modulates n and is mixed into the output of phase comparator 64, and when it is below the cutoff frequency of low-pass filter 65, it is added to VCO 61 to output L1. It is frequency modulated and becomes a spurious component. [Problem to be Solved by the Invention] In order to suppress the generation of spurious components, if the cutoff frequency of the low-pass filter 65 is set low, the time constant increases, and the lock-up time (the time it takes for the oscillation frequency to stabilize) of the PLL controlled oscillator 6 increases. )
is long, so there are limitations in practical circuits. There are also spurious waves caused by harmonics and nonlinearity of the reference frequency R and the phase comparator 64, but since all of them are limited to specific frequencies, it is desirable to design a design that avoids frequency relationships that generate spurious waves.
This is not possible for broadband general coverage. An object of the present invention is to provide a means for avoiding spurious generation in a frequency band including the above-mentioned cross spurious beat. [Means for solving the problem] Cross spurious and
This configuration prevents the occurrence of cross spurious beats by moving the common oscillator frequency within the frequency range of the intermediate frequency pass band between the front-stage mixer 2 and the rear-stage mixer 4 at the operating frequency that generates the beat. . [Embodiment] FIG. 1 shows a basic circuit, which will be explained starting from FIG. In the figure, at the operating frequency that causes cross spurious beats in the output of the PLL controlled oscillator 6 ,
In addition to supplying the local frequency to the internal mixer 62,
By moving the oscillation frequency of the common oscillator 7, which also supplies the local frequency L2 to the rear mixer 4, within the frequency range of the bandpass filter 3 located between the front mixer 2 and the rear mixer 4, cross spurious beats can be eliminated. This is a communication device circuit designed to prevent this from occurring. In the PLL controlled oscillator 6 , the common oscillator 7 of the mixer 62 converts the frequency L1 of the VCO 61 to n .
When the frequency of is moved (hereinafter referred to as shift),
L1 changes by the same frequency as the shifted frequency, and the VCO locks. Therefore, if the oscillation frequency of the common oscillator 7 is moved to jump over the spurious generation frequency just before reaching the frequency of L1 that generates cross spurious inside the PLL control circuit 6 , L1 will not contain any spurious. become.
Also, when L1 changes, the output frequency of mixer 2 naturally changes, but the fact that the local frequency L2 of downstream mixer 4 changes in the same direction and does not affect the output frequency of mixer 4 is due to the drift described above.・This will already become clear from the explanation of the cancel method. However, since the first intermediate frequency between mixer 2 and mixer 4 varies, the passband width of filter 3 must be added to the required bandwidth by the amount of variation. The cross beat generation range is determined by the low pass of the PLL control circuit 6 and the cutoff frequency of the filter 65, and in reality, lockup time is not a problem as long as it is about 1 kHz or more, so the frequency shift of the common oscillator 7 is 2~2kHz.
Approximately 5kHz is sufficient. Therefore, the passband width of filter 3 is 10~10 for CW and SSB signals with narrow occupied bandwidth.
15kHz, 20-30kHz is sufficient even for FM waves. To shift the frequency of the common oscillator 7, since the oscillator is usually crystal controlled, a voltage controlled variable capacitance diode 72 is inserted in parallel or in series with the oscillating crystal piece 71 as shown in Fig. 2 to change the control voltage. do it. Control methods include providing a switch that changes the voltage in the control voltage circuit and switching the switch when a cross spurious beat occurs, or automatically operating the switch at the spurious generation position of the frequency tuning mechanism. It is possible to perform either the mechanical operation described below or the electrical operation described below. Claim 2 will be explained below.
This means that the frequency data is sent to the programmable frequency divider 63 that determines the oscillation frequency of the PLL controlled oscillator 6 according to claim 1.
In the configuration supplied from Unit) 8 (Currently, many communication devices use a CPU for storage, calculation, and control, and using this function, the PLL frequency data setting is executed by interrupt operation. ) The CPU 8 stores in advance the same value as the frequency setting data for the frequency at which the cross spurious beat occurs, and stores both data values (normally, all digits are not required; (depending on the actual situation of the beat generation range, only 10kHz digits or 100kHz digits) are matched, the CPU 8 outputs a shift signal, and this is passed through a simple D/A converter 9 as a control voltage 91, for example, a voltage Control VXO
(Variable frequency crystal oscillator) In addition to the voltage controlled variable capacitance diode 72 connected in parallel or series with the crystal piece 71 of 7, by performing a predetermined frequency shift, it is possible to prevent the occurrence of cross spurious beats. This is a communication circuit. In the circuits of Figures 1 and 3, the front mixer 2 is
The PLL controlled oscillator 6 and the post mixer 4 are directly supplied from the VXO 7, but by reversing this, the pre mixer 2 is supplied to the VXO, the post mixer 4 is supplied to the PLL controlled oscillator 6.
The present invention also works even if the water is supplied from the source. Alternatively, you can insert a frequency converter into the injection circuit in the latter stage, or use PLL-controlled oscillators in both the former and later stages.
The present invention is similarly applicable to any drift cancel frequency. [Effects of the Invention] According to the present invention, one of the local oscillators of the front-stage mixer and the rear-stage mixer is a PLL oscillator, and the frequency of the same common oscillator is minutely frequency-variably controlled, making it possible to eliminate cross spurious beats. Therefore, the practical effect is great.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を実施する通信機回路のブロツ
ク図、第2図はVXO回路図、第3図は本発明の
一実施例を示すブロツク図である。 1……アンテナ、2……前段ミクサ、3,5…
…バンドパス・フイルタ、4……後段ミクサ、6
……PLL制御発振器、61……VCO、62……
内部ミクサ、63……プログラマブル分周器、6
4……位相比較器、65……ローパス・フイル
タ、7……共通発振器、70……トランジスタ、
71……発振水晶片、72……電圧制御可変容量
ダイオード、8……CPU、9……A/D変換器、
L1,L2……局部発振周波数、R……基準周波数。
FIG. 1 is a block diagram of a communication device circuit embodying the present invention, FIG. 2 is a VXO circuit diagram, and FIG. 3 is a block diagram showing an embodiment of the present invention. 1...Antenna, 2...Pre-stage mixer, 3, 5...
... Band pass filter, 4 ... Post-stage mixer, 6
...PLL controlled oscillator, 61...VCO, 62...
Internal mixer, 63...Programmable frequency divider, 6
4... Phase comparator, 65... Low pass filter, 7... Common oscillator, 70... Transistor,
71... Oscillation crystal piece, 72... Voltage controlled variable capacitance diode, 8... CPU, 9... A/D converter,
L1 , L2 ...Local oscillation frequency, R ...Reference frequency.

Claims (1)

【特許請求の範囲】 1 前段ミクサと後段ミクサの局部発振器の少な
くとも一方はPLL発振器で構成されていて、か
つ同一の共通発振器により周波数制御され、共通
発振器周波数の変動による前段ミクサ出力周波数
の変動を後段ミクサにて補償する構成の通信機に
おいて、PLL発振器出力にクロス・スプリア
ス・ビートを生ずる動作周波数において、共通発
振器周波数を前段ミクサと後段ミクサ間の中間周
波通過帯域の餘裕周波数以内で移動することによ
り、クロス・スプリアス・ビートの発生を防止す
るようにしたことを特徴とする通信機回路。 2 前段ミクサと後段ミクサの局部発振器の少な
くとも一方はPLL発振器で構成されてなり、か
つ同一の共通発振器により周波数制御され、共通
発振器周波数の変動による前段ミクサ出力周波数
の変動を後段ミクサにて補償する構成の通信機に
おいて、前記PLL発振器の周波数設定データは
CPUより供給し、かつPLL発振器出力にクロ
ス・スプリアス・ビートを生ずる動作周波数を含
む周波数帯においてCPUより周波数シフト信号
を出力せしめ、該周波数シフト信号は必要ならば
D/A変換器を通してアナログの電圧変化とし
て、共通発振器回路に設けた電圧制御可変容量ダ
イオードに印加することにより、クロス・スプリ
アス・ビートの発生を防止するようにした、特許
請求の範囲第1項記載の通信機回路。
[Claims] 1. At least one of the local oscillators of the front-stage mixer and the rear-stage mixer is configured with a PLL oscillator, and the frequency is controlled by the same common oscillator, so that fluctuations in the output frequency of the front-stage mixer due to fluctuations in the common oscillator frequency are suppressed. In a communication device configured to perform compensation using a rear-stage mixer, the common oscillator frequency must be moved within the margin frequency of the intermediate frequency passband between the front-stage mixer and the rear-stage mixer at the operating frequency that causes cross spurious beats in the PLL oscillator output. A communication device circuit characterized in that the generation of cross spurious beats is prevented by. 2. At least one of the local oscillators of the front-stage mixer and the rear-stage mixer is configured with a PLL oscillator, and the frequency is controlled by the same common oscillator, and the fluctuation in the output frequency of the front-stage mixer due to fluctuations in the common oscillator frequency is compensated for by the rear-stage mixer. In the communication device configured as above, the frequency setting data of the PLL oscillator is
The CPU outputs a frequency shift signal in a frequency band that includes the operating frequency that causes cross spurious beats in the PLL oscillator output, and if necessary, the frequency shift signal is converted into an analog voltage through a D/A converter. 2. The communication device circuit according to claim 1, wherein the occurrence of cross spurious beats is prevented by applying the voltage to a voltage controlled variable capacitance diode provided in the common oscillator circuit as a variation.
JP12449283A 1983-07-08 1983-07-08 Communication equipment circuit Granted JPS6016734A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12449283A JPS6016734A (en) 1983-07-08 1983-07-08 Communication equipment circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12449283A JPS6016734A (en) 1983-07-08 1983-07-08 Communication equipment circuit

Publications (2)

Publication Number Publication Date
JPS6016734A JPS6016734A (en) 1985-01-28
JPH0130332B2 true JPH0130332B2 (en) 1989-06-19

Family

ID=14886840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12449283A Granted JPS6016734A (en) 1983-07-08 1983-07-08 Communication equipment circuit

Country Status (1)

Country Link
JP (1) JPS6016734A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285914A (en) * 1987-05-19 1988-11-22 Mic Kogyo Kk Electromagnet
JP2007243805A (en) * 2006-03-10 2007-09-20 Sanyo Electric Co Ltd Reception circuit

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6314502Y2 (en) * 1981-02-20 1988-04-22

Also Published As

Publication number Publication date
JPS6016734A (en) 1985-01-28

Similar Documents

Publication Publication Date Title
JPS6010460B2 (en) phase lock device
US5036299A (en) Method and apparatus for reducing microwave oscillator output noise
US5400130A (en) Light wave distance measuring apparatus
JPS6350891B2 (en)
US7038507B2 (en) Frequency synthesizer having PLL with an analog phase detector
CA1289633C (en) Pll frequency synthesizer
US12123968B2 (en) Systems and methods for digital signal chirp generation using frequency multipliers
US4310803A (en) Bandpass filter circuit
JP2580833B2 (en) Frequency conversion circuit
JPS5994076A (en) Spectrum analyser
EP1107458B1 (en) System for limiting IF variation in phase locked loops
JPS6364092B2 (en)
US4634999A (en) RF oscillator frequency stabilizing circuit using self-mixing with reference frequency
KR0140602B1 (en) Phase Locked Loop of Microwave Oscillators
JP3715335B2 (en) PLL synthesizer circuit
JPS6016734A (en) Communication equipment circuit
JPH04256218A (en) Low noise phase lock oscillation circuit
TWI765825B (en) Injection-locked fll oscillation unit
JPH0774630A (en) Digital frequency synthesizer Output signal parasitic spectral line reducer
JPH04365230A (en) Double super tuner
JPH025622A (en) Pll frequency synthesizer
McAllister Phase-lock techniques for synthesis of microwave frequencies
JPH0345021A (en) Communication equipment
JPS5964928A (en) Oscillating device
KR960030562A (en) Ultra High Frequency Phase Synchronous Loop Circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees