JPH0130346B2 - - Google Patents
Info
- Publication number
- JPH0130346B2 JPH0130346B2 JP55174036A JP17403680A JPH0130346B2 JP H0130346 B2 JPH0130346 B2 JP H0130346B2 JP 55174036 A JP55174036 A JP 55174036A JP 17403680 A JP17403680 A JP 17403680A JP H0130346 B2 JPH0130346 B2 JP H0130346B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- circuit
- potential
- transistor
- brightness control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Receiver Circuits (AREA)
Description
【発明の詳細な説明】
本発明はテレビジヨン受像機において受信信号が
無くなつたときに画像を自動的に消去するように
した回路に関する。
無くなつたときに画像を自動的に消去するように
した回路に関する。
まず、現在一般のテレビジヨンセツトにおいて
使用されているブライトネスコントロール回路に
ついて説明する。第１図は信号処理用ICのブラ
イトネスコントロール回路の一般的構成の回路図
である。
使用されているブライトネスコントロール回路に
ついて説明する。第１図は信号処理用ICのブラ
イトネスコントロール回路の一般的構成の回路図
である。
この回路では、トランジスタQ6，Q7の共通エ
ミツタ端子より輝度信号（Ｙ信号）が入力され、
それらのトランジスタQ6，Q7のベースに加えら
れるコントラスト制御電圧によりコントラストが
制御されて出力がトランジスタQ9のコレクタよ
り取り出される。
ミツタ端子より輝度信号（Ｙ信号）が入力され、
それらのトランジスタQ6，Q7のベースに加えら
れるコントラスト制御電圧によりコントラストが
制御されて出力がトランジスタQ9のコレクタよ
り取り出される。
取り出された輝度信号は増幅用のトランジスタ
Q11，Q12を経て色復調マトリクス回路へ供給さ
れて行く。同時に、トランジスタQ9のコレクタ
側から取り出される輝度信号はトランジスタQ1，
Q2，Q3，Q4，Q5，Q14，Q13、コンデンサC1より
なるペデスタルクランプ回路により、その輝度信
号のDCレベル（ブライトネスレベル）が制御さ
れている。
Q11，Q12を経て色復調マトリクス回路へ供給さ
れて行く。同時に、トランジスタQ9のコレクタ
側から取り出される輝度信号はトランジスタQ1，
Q2，Q3，Q4，Q5，Q14，Q13、コンデンサC1より
なるペデスタルクランプ回路により、その輝度信
号のDCレベル（ブライトネスレベル）が制御さ
れている。
このペデスタルクランプ回路の基本動作を簡単
に説明すると、トランジスタQ9のコレクタ側に
現われた輝度信号はトランジスタQ10を通り、ト
ランジスタQ10のエミツタに現われる。トランジ
スタQ1のベースには負方向のペデスタルクラン
プパルスが加えられている。したがつて、そのク
ランプパルス期間のみトランジスタQ1が導通し、
スイツチングトランジスタQ2，Q3よりなるスイ
ツチ回路が導通してトランジスタQ10のエミツタ
に現われた輝度信号のペデスタルレベルがコンデ
ンサC1に保持される。
に説明すると、トランジスタQ9のコレクタ側に
現われた輝度信号はトランジスタQ10を通り、ト
ランジスタQ10のエミツタに現われる。トランジ
スタQ1のベースには負方向のペデスタルクラン
プパルスが加えられている。したがつて、そのク
ランプパルス期間のみトランジスタQ1が導通し、
スイツチングトランジスタQ2，Q3よりなるスイ
ツチ回路が導通してトランジスタQ10のエミツタ
に現われた輝度信号のペデスタルレベルがコンデ
ンサC1に保持される。
トランジスタQ4，Q5は比較器を構成するもの
であり、トランジスタQ5のベースにはブライト
ネス制御電圧が加えられており、コンデンサC1
に保持された輝度信号のペデスタル部分の電圧と
ブライトネス制御電圧とが比較される。
であり、トランジスタQ5のベースにはブライト
ネス制御電圧が加えられており、コンデンサC1
に保持された輝度信号のペデスタル部分の電圧と
ブライトネス制御電圧とが比較される。
このとき、トランジスタQ5のベース電位がコ
ンデンサC1に保持された電位より高ければトラ
ンジスタQ5のコレクタ電流は減少し、トランジ
スタQ14のベース電位とエミツタ電位も低下し、
トランジスタQ13のベース電位が低下してそのコ
レクタ電流も減少する。したがつて、トランジス
タQ9のコレクタ電位は上昇し、トランジスタQ10
のエミツタに現われている輝度信号のDCレベル
が上昇してコンデンサC1の両端の電位も上昇し、
トランジスタQ4，Q5の両ベース電位が等しくな
る点で安定する。
ンデンサC1に保持された電位より高ければトラ
ンジスタQ5のコレクタ電流は減少し、トランジ
スタQ14のベース電位とエミツタ電位も低下し、
トランジスタQ13のベース電位が低下してそのコ
レクタ電流も減少する。したがつて、トランジス
タQ9のコレクタ電位は上昇し、トランジスタQ10
のエミツタに現われている輝度信号のDCレベル
が上昇してコンデンサC1の両端の電位も上昇し、
トランジスタQ4，Q5の両ベース電位が等しくな
る点で安定する。
逆に、トランジスタQ5のベース電位がトラン
ジスタQ4のベース電位よりも低い場合には、逆
にコンデンサC1の電位が下がる方向に動作し、
Q4，Q5の両ベース電位が等しくなつた所で安定
する。
ジスタQ4のベース電位よりも低い場合には、逆
にコンデンサC1の電位が下がる方向に動作し、
Q4，Q5の両ベース電位が等しくなつた所で安定
する。
このようにして、ブライトネス制御電圧を変え
ることにより、輝度信号のペデスタルレベルを制
御することができ、DCレベルを調整できてブラ
イトネス調整ができる。また、抵抗R2はクラン
プ回路の時定数を決める抵抗である。
ることにより、輝度信号のペデスタルレベルを制
御することができ、DCレベルを調整できてブラ
イトネス調整ができる。また、抵抗R2はクラン
プ回路の時定数を決める抵抗である。
ところが、一般に上記に示したような回路構成
の場合には受信信号が無くなつた無信号時（輝度
信号およびクランプパルスが存在しない場合）に
おいても、コンデンサC1の両端には信号の平均
値に相当するDCレベルが抵抗R1，R2を介して加
わつており、ブライトネス制御電圧を変えること
によりコンデンサC1の両端の電位も変化してト
ランジスタQ12のエミツタのDCレベルも変化す
る。したがつて、ブライトネス制御電圧を高いレ
ベルに設定した状態で無信号状態になつた時には
画面は完全にブランクアウトせず、ホワイトラス
ターが現われるという欠点がある。
の場合には受信信号が無くなつた無信号時（輝度
信号およびクランプパルスが存在しない場合）に
おいても、コンデンサC1の両端には信号の平均
値に相当するDCレベルが抵抗R1，R2を介して加
わつており、ブライトネス制御電圧を変えること
によりコンデンサC1の両端の電位も変化してト
ランジスタQ12のエミツタのDCレベルも変化す
る。したがつて、ブライトネス制御電圧を高いレ
ベルに設定した状態で無信号状態になつた時には
画面は完全にブランクアウトせず、ホワイトラス
ターが現われるという欠点がある。
そこで、本発明は受信信号が無くなつた無信号
においては画面を完全にブランクアウトさせて消
去することのできる回路を提供しようとするもの
であり、以下本発明について一実施例とともに説
明する。
においては画面を完全にブランクアウトさせて消
去することのできる回路を提供しようとするもの
であり、以下本発明について一実施例とともに説
明する。
本回路においては受信映像信号の有無は同期分
離回路の出力信号の有無により判別する。
離回路の出力信号の有無により判別する。
同期分離信号の出力回路は方式によつても異な
るが、一般的には第２図、第３図に示すように、
同期分離回路SSへの入力ビデオ信号が存在しな
い時には出力の電圧が回路の電源電圧に等しく、
入力ビデオ信号が存在すれば、その同期信号期間
のみほぼ0Vに等しい出力信号が出されるように
なつている。
るが、一般的には第２図、第３図に示すように、
同期分離回路SSへの入力ビデオ信号が存在しな
い時には出力の電圧が回路の電源電圧に等しく、
入力ビデオ信号が存在すれば、その同期信号期間
のみほぼ0Vに等しい出力信号が出されるように
なつている。
本回路においては、上記の同期分離回路SSの
出力側に、第２図に示すように、スイツチング回
路Ｓを接続する。図中C2はクランプ用コンデン
サ、D1はクランプ用ダイオード、R3はコンデン
サC2の放電用抵抗である。また、D2はスイツチ
ング用ダイオード、R4は保護用抵抗、R5はクラ
ンプ電流制限用抵抗である。この抵抗R5はなく
てもよい。コンデンサC1と抵抗R3とは並列に接
続し、それらにダイオードD1を接続し、その直
列回路の一端を一定電位の電源端子VCCに接続す
る。またその他端はダイオードD1と抵抗R5を介
して同期分離出力端子に接続する。
出力側に、第２図に示すように、スイツチング回
路Ｓを接続する。図中C2はクランプ用コンデン
サ、D1はクランプ用ダイオード、R3はコンデン
サC2の放電用抵抗である。また、D2はスイツチ
ング用ダイオード、R4は保護用抵抗、R5はクラ
ンプ電流制限用抵抗である。この抵抗R5はなく
てもよい。コンデンサC1と抵抗R3とは並列に接
続し、それらにダイオードD1を接続し、その直
列回路の一端を一定電位の電源端子VCCに接続す
る。またその他端はダイオードD1と抵抗R5を介
して同期分離出力端子に接続する。
以上のような構成において、クランプ用ダイオ
ードD1のアノード側と抵抗R3、コンデンサC2と
の交点（Ａ点）の電位は無信号時においては同期
分離出力信号がないために同期分離回路SSの電
位が電源電圧（VCC）に等しいから、Ａ点の電位
もVCCとなる。
ードD1のアノード側と抵抗R3、コンデンサC2と
の交点（Ａ点）の電位は無信号時においては同期
分離出力信号がないために同期分離回路SSの電
位が電源電圧（VCC）に等しいから、Ａ点の電位
もVCCとなる。
しかし、正規の受信状態においては、同期分離
回路SSの出力電圧は第２図中に示したようなパ
ルス波形をしており、同期信号期間においてはダ
イオードD1が導通してコンデンサC2が充電され
てＡ点の電位がVCCより低下する。同期分離回路
SSの出力インピーダンスが充分に低く抵抗R5が
小さいものであれば、Ａ点の電位は、ほぼ0V近
くにまで低下するが、実際にはクランプ電流が流
れることにより、同期分離出力信号の電圧も、持
ち上がつて来るために大きなクランプ電流は流す
ことができないが、通常動作状態においてＡ点は
約1/2VCC程度にまでは容易に設定することがで
きる。
回路SSの出力電圧は第２図中に示したようなパ
ルス波形をしており、同期信号期間においてはダ
イオードD1が導通してコンデンサC2が充電され
てＡ点の電位がVCCより低下する。同期分離回路
SSの出力インピーダンスが充分に低く抵抗R5が
小さいものであれば、Ａ点の電位は、ほぼ0V近
くにまで低下するが、実際にはクランプ電流が流
れることにより、同期分離出力信号の電圧も、持
ち上がつて来るために大きなクランプ電流は流す
ことができないが、通常動作状態においてＡ点は
約1/2VCC程度にまでは容易に設定することがで
きる。
一方、ブライトネス制御回路のゲインはABL
回路との関連もあつて非常に高くなされているの
が普通であり、ブライトネス制御電圧の制御範囲
は非常に狭い。したがつて、ペデスタルクランプ
電圧保持用のコンデンサC1の電位変化範囲も非
常に狭い。
回路との関連もあつて非常に高くなされているの
が普通であり、ブライトネス制御電圧の制御範囲
は非常に狭い。したがつて、ペデスタルクランプ
電圧保持用のコンデンサC1の電位変化範囲も非
常に狭い。
そこで、通常の受信状態におけるブライトネス
設定電位をVCCと1/2VCCの中間点付点に設定して
おき、そして、Ａ点の電圧を、スイツチング回路
用のダイオードD2と抵抗R4を通してブライトネ
ス制御回路の保持用コンデンサC1に接続する。
設定電位をVCCと1/2VCCの中間点付点に設定して
おき、そして、Ａ点の電圧を、スイツチング回路
用のダイオードD2と抵抗R4を通してブライトネ
ス制御回路の保持用コンデンサC1に接続する。
その場合、通常の受信状態においては、Ａ点の
電圧は約1/2VCCであり、コンデンサC1の電位は
それ以上であるので、ダイオードD2は遮断状態
であり、ブライトネス制御動作に何ら影響はな
い。
電圧は約1/2VCCであり、コンデンサC1の電位は
それ以上であるので、ダイオードD2は遮断状態
であり、ブライトネス制御動作に何ら影響はな
い。
一方、入力ビデオ信号が無くなつて無信号状態
になつた時には、Ａ点の電圧は上述のようにして
VCC電圧となり、ダイオードD2が導通してコンデ
ンサC1の電位をVCCまで上昇させる。このように
してコンデンサC1の電位を外部からVCCまで強制
的に持ち上げた場合の第１図に示した回路の動作
はトランジスタQ4のベース電位が持ち上げられ
るために相対的にブライトネス制御電圧（トラン
ジスタQ5のベース電位）が下げられたのと同じ
状態となり、トランジスタQ4のベース電位を下
げる方向に回路の動作がシフトして行き、結果と
して画面を消去してしまうことになる。かくし
て、受信信号が無くなつたときには画像を消去し
て、画面の不要な表示をなくすることができる。
になつた時には、Ａ点の電圧は上述のようにして
VCC電圧となり、ダイオードD2が導通してコンデ
ンサC1の電位をVCCまで上昇させる。このように
してコンデンサC1の電位を外部からVCCまで強制
的に持ち上げた場合の第１図に示した回路の動作
はトランジスタQ4のベース電位が持ち上げられ
るために相対的にブライトネス制御電圧（トラン
ジスタQ5のベース電位）が下げられたのと同じ
状態となり、トランジスタQ4のベース電位を下
げる方向に回路の動作がシフトして行き、結果と
して画面を消去してしまうことになる。かくし
て、受信信号が無くなつたときには画像を消去し
て、画面の不要な表示をなくすることができる。
なお、同期分離回路SSの出力信号の極性が上
記に述べたものと逆の場合においては、第３図に
示すような回路構成とするとよい。図中、Ｂ点の
電位は無信号時においては0Vであり、通常動作
においては約1/2VCC程度に設定できる。したが
つてブライトネスコントロールの制御範囲を0V
から1/2VCCの範囲で設定しておき、ダイオード
D2の極性を第２図に示したものを比較して逆向
きに接続し、抵抗R4を通してブライトネス制御
電圧が加えられているトランジスタQ5のベース
に接続すれば、同様の効果を得ることができる。
記に述べたものと逆の場合においては、第３図に
示すような回路構成とするとよい。図中、Ｂ点の
電位は無信号時においては0Vであり、通常動作
においては約1/2VCC程度に設定できる。したが
つてブライトネスコントロールの制御範囲を0V
から1/2VCCの範囲で設定しておき、ダイオード
D2の極性を第２図に示したものを比較して逆向
きに接続し、抵抗R4を通してブライトネス制御
電圧が加えられているトランジスタQ5のベース
に接続すれば、同様の効果を得ることができる。
以上のように本発明によれば、受信信号が無く
なつたときには自動的に画像を完全に消去するこ
とができて、見苦しい雑音画面やホワイトラスタ
ーがあらわれることのない有用な画像消去回路を
得ることができるものである。
なつたときには自動的に画像を完全に消去するこ
とができて、見苦しい雑音画面やホワイトラスタ
ーがあらわれることのない有用な画像消去回路を
得ることができるものである。
第１図、第２図、第３図は本発明の一実施例に
おける画像消去回路の回路図である。 BC……ブライトネス制御回路、Q1，Q2，Q3，
Q4，Q5，Q10，Q14……トランジスタ、C1……保
持用コンデンサ、SS……同期分離回路、C2……
コンデンサ、R3，R4，R5……抵抗、D1，D2……
ダイオード。
おける画像消去回路の回路図である。 BC……ブライトネス制御回路、Q1，Q2，Q3，
Q4，Q5，Q10，Q14……トランジスタ、C1……保
持用コンデンサ、SS……同期分離回路、C2……
コンデンサ、R3，R4，R5……抵抗、D1，D2……
ダイオード。
Claims (1)
- １ コントラストの制御された輝度信号がベース
に加えられるトランジスタ、ペデスタルレベルク
ランプ用のコンデンサ、上記トランジスタの出力
端と上記コンデンサとの間に挿入され、ペデスタ
ルクランプパルスが加えられた期間のみ導通する
スイツチ回路、一方のベースにブライトネス制御
電圧が加えられ、他方のベースに上記コンデンサ
の両端電圧が加えられる比較器とを備えるペデス
タルクランプ回路と、上記ブライトネス制御電圧
が上記コンデンサの電位より高いと輝度信号の直
流レベルを上昇させてコンデンサの電位を上昇さ
せ、上記ブライトネス制御電圧が上記コンデンサ
の電位より低いと上記コンデンサの電位を低下せ
しめ、両ベース電位が等しくなつたところで安定
するように制御するブライトネスコントロール回
路と、同期分離回路とを備え、抵抗とコンデンサ
との並列回路に直列にダイオードを接続してその
一端を一定の基準電位点に接続し、他端を上記同
期分離回路の出力端に直接もしくは抵抗を介して
接続し、上記並列接続された抵抗およびコンデン
サと上記ダイオードの交点をダイオードもしくは
トランジスタ等のスイツチング回路を介して上記
ブライトネスコントロール回路もしくは上記ペデ
スタルクランプ回路に接続して無信号時に、画像
を消去するようにしたことを特徴とする画像消去
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174036A JPS5797280A (en) | 1980-12-09 | 1980-12-09 | Picture elimination circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55174036A JPS5797280A (en) | 1980-12-09 | 1980-12-09 | Picture elimination circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5797280A JPS5797280A (en) | 1982-06-16 |
| JPH0130346B2 true JPH0130346B2 (ja) | 1989-06-19 |
Family
ID=15971500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55174036A Granted JPS5797280A (en) | 1980-12-09 | 1980-12-09 | Picture elimination circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5797280A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59111369U (ja) * | 1983-01-17 | 1984-07-27 | 松下電器産業株式会社 | テレビジヨン受像機 |
| JPS60144368U (ja) * | 1984-03-05 | 1985-09-25 | ソニー株式会社 | 衛星放送受信装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5394513U (ja) * | 1976-12-29 | 1978-08-01 |
-
1980
- 1980-12-09 JP JP55174036A patent/JPS5797280A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5797280A (en) | 1982-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH037184B2 (ja) | ||
| CA2047898C (en) | Beam scan velocity modulation apparatus with disabling circuit | |
| JP2876093B2 (ja) | 映像管用グリッドバイアス制御回路 | |
| JPH0145276B2 (ja) | ||
| GB1586092A (en) | Brightness control apparatus | |
| JP2611755B2 (ja) | ビデオ信号処理装置における制御装置 | |
| JPH0795833B2 (ja) | 映像表示装置の黒映像電流レベルを自動的に制御する装置 | |
| EP0574711B1 (en) | Automatic contrast control circuit with inserted vertical blanking | |
| JPH0130346B2 (ja) | ||
| JPS623640B2 (ja) | ||
| US4814880A (en) | Blanking circuit for use in a display apparatus which has a cathode-ray tube | |
| US4207591A (en) | Gated automatic beam current limiter in a video signal processing system | |
| JP2929048B2 (ja) | テレビジョン装置 | |
| JPH06101806B2 (ja) | ビデオ信号クランプ装置 | |
| JP2537959B2 (ja) | 映像信号振幅制限装置 | |
| EP0107205B1 (en) | Gate pulse generating circuit and color television receiver | |
| KR900008506Y1 (ko) | 텔레비젼의 혹 피크 클램프 (Peak clamp) 회로 | |
| KR970007537B1 (ko) | 흑레벨 보상회로 | |
| JPH0245906Y2 (ja) | ||
| KR940002288Y1 (ko) | 영상신호의 흑 레벨 보정회로 | |
| JP2925243B2 (ja) | ビデオ信号切換回路 | |
| JP2516098B2 (ja) | 画像表示装置 | |
| JPS5946472B2 (ja) | 陰極線管駆動装置 | |
| JPS61146076A (ja) | 直流再生回路 | |
| JPH07118792B2 (ja) | 自動輝度制限回路 |