JPH01304721A - 標識を有する半導体基板 - Google Patents

標識を有する半導体基板

Info

Publication number
JPH01304721A
JPH01304721A JP13617788A JP13617788A JPH01304721A JP H01304721 A JPH01304721 A JP H01304721A JP 13617788 A JP13617788 A JP 13617788A JP 13617788 A JP13617788 A JP 13617788A JP H01304721 A JPH01304721 A JP H01304721A
Authority
JP
Japan
Prior art keywords
dicing
wafer
chip
semiconductor substrate
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13617788A
Other languages
English (en)
Inventor
Mitsuharu Ishibashi
光治 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13617788A priority Critical patent/JPH01304721A/ja
Publication of JPH01304721A publication Critical patent/JPH01304721A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野コ この発明は標識を有する半導体基板に関し、特にその主
表面上に半導体装置としてのチップが多数個、作り込ま
れる半導体基板において、個々のチップに分割するため
にその主表面上の位置を検出するのに用いられる標識を
有する半導体基板に関するものである。
[従来の技術] 大規模集積回路装置(LSI)等の高集積化された半導
体装置の製造工程は、多くの工程から成立っている。第
4図はそのような半導体装置の製造工程の概要を示す工
程図である。
第4図を参照して、半導体装置の製造工程は大きく分け
て、設計・マスク製作工程とウェハ製造工程とアセンブ
リ工程とからなる。ウェハ製造工程は、酸化・拡散・化
学的気相薄膜成長法(CVD)、イオン注入、メタライ
ズ等の半導体基板上への膜形成φ拡散技術、レティクル
−フォトマスクを用いて所定の回路パターンを転写する
露光技術、露光により形成されたパターンをウェハ上へ
の膜パターンとして実現するエツチング技術などを用い
て行なわれる工程から構成されている。この中で露光工
程は、半導体基板上に塗布されたフォトレジストをマス
ク合わせにより露光・現像してパターンを形成するもの
である。この工程で用いられるマスクは設計・マスク製
作工程で作製される。エツチング工程は、露光工程での
フォトレシストパターンをマスクとして下地膜を選択的
に除去し、膜パターンを形成するものである。これらの
露光工程とエツチング工程とが、酸化・拡散・CVD等
を用いて行なわれる膜形成・拡散工程とともに繰返され
ることにより、半導体基板上に多数個の半導体装置とし
てのチップが作り込まれる。
このようにしてウェハ上に多数個の半導体装置としての
チップが作り込まれた後、各チップごとにプローブ検査
としてのウェハテストが行なわれる。その後、このウェ
ハはアセンブリ工程に移される。この工程においては、
ウェハをチップごとに切断するダイシングから始まり、
良品のチップがリードフレームまたはパッケージの中に
ダイボンディングされた後、ワイヤボンディングが施さ
れる。そして、モールディング、リード成形により半導
体装置としての製品の形を整え、マーキング・製品検査
、信頼性試験等のファイナルテストを経て半導体装置は
完成する。
上述の半導体装置の製造工程において、ダイシング工程
は以下のように行なわれる。第5A図はダイシングソー
がウェハを各チップに切断しているところを示す斜視図
、第5B図はその側面図を示す。
これらの図を参照して、ダイシングソー11においては
、ステージ9上に置かれたウェハ3がダイヤモンド砥石
からなるブレード(切刃)101:よって各チップ8に
切断される。ウェハ3を各チップに分割するために、切
断領域としてダイシングライン1が基盤側状にウェハ3
に形成されている。
第6A図はダイシングライン1が形成されたウェハ3を
示す平面図、第6B図は第6A図のB部分を示す拡大図
である。これらの図を参照して、作業者がウェハ3上に
形成されたダイシングライン1に沿って各チップ8を切
断するための作業順序について説明する。
まず、作業者はウェハ3内の各チップ8に形成されたパ
ターンをモニタカメラにより確認し、ある1つのチップ
8に1箇所のみ存在する特異なパターンを選び出す。そ
の後、第6B図に示すように、この特異なパターン、た
とえば、アルミニウム配線7をターゲットマーク検出範
囲6とし、ウェハ3を各ダイシングライン1に沿って切
断する上で位置決めするためのターゲットマーク2を決
定する。このターゲットマーク2の中央線5が交差する
点をダイシングソーに自動認識(パターンマツチング方
式)、すなわち、このターゲットマーク2を位置決めの
ための原点(基準点)として自動認識させる。
このようにグイシングツ−に位置決めのための原点を認
識させた後、作業者はそのターゲットマーク2の中央線
5からダイシングライン1の中央線4までの寸法をダイ
シングソーによって測定し、その測定値を入力すること
によりグイシングツ−に備えられたマイクロコンピュー
タに記憶させる。
このとき、同一のターゲットマーク2からのX寸法およ
び7寸法は、ステージ9を90度回転させることにより
測定される。
このようにして設定されたX寸法および7寸法はダイシ
ングソーによって自動認識される。すなわち、ダイシン
グソーはターゲットマーク2を検出すると、記憶された
7寸法だけ、ダイシングラインの中央線4の位置まで移
動し、その位置が切断領域としてのX方向のダイシング
ライン1であることを確認する。また、ステージ9が9
0度回転し、ダイシングソーがターゲットマーク2を検
出した後、記憶されたX寸法だけ、ダイシングラインの
中央線4まで移動し、Y方向のダイシングライン1の位
置を確認する。
1組のX方向およびY方向のダイシングライン1の位置
が、すなわち、1組のダイシングラインの中央線4がダ
イシングソーによって認識されると、ダイシングソーは
、ウェハ3上に形成されたすべてのダイシングライン1
に沿って、ウェハ3を各チップ8に切断する。このこと
は、ステージ9上に載せられたウェハ3が有する各チッ
プ8の寸法がダイシングソーに備えられたマイクロコン
ピュータに既に入力されており、これらの寸法が上記の
1組の記憶されたX寸法および7寸法に順次加算されて
、各チップ8が自動的にダイシングソーによって切断さ
れることを意味する。
第7A図は切断前の従来のダイシングラインを示す平面
図、第7B図は切断された後の従来のダイシングライン
を示す平面図である。これらの図によれば、ダイシング
ライン1の領域において所定の幅を持って切断部分12
が形成されることが理解される。たとえば、ブレード1
0の幅を25μmとすると、切断後においては切断部分
12の幅は40μm程度となる。したがって、60μm
の幅を有するダイシングライン1を切断すると、各チッ
プ8の周辺部にはダイシングライン1の残余部分として
それぞれ10μm程度の幅を持つ領域が残ることになる
[発明が解決しようとする課題] 上述のように、ダイシング工程における位置決めは、作
業者がウェハ内のチップが有するパターンを確認し、あ
る1つのチップにのみ存在する特異なパターンを選び出
し、それを位置決めのためのターゲットマークとしてい
た。そのため、そのターゲットマークから実際の切断領
域となるダイシングラインの位置までダイシングソーを
移動することにより、ダイシングラインの位置をダイシ
ングソーに認識させる必要があった。このとき、作業者
はダイシングソーを用いてダイシングラインの位置をタ
ーゲットマークとダイシングラインとの距#!(X寸法
、7寸法)として測定した後、それらの寸法を入力する
必要があった。そのため、作業者がX寸法および7寸法
を誤って入力するという問題が発生していた。その結果
、実際の切断が切断領域としてのダイシングラインにお
いて行なわれず、ダイシングライン以外のチップの領域
内において行なわれるという問題点があった。
そこで、この発明は上記の問題点を解消するためになさ
れたもので、ダイシング工程において誤ってウェハを切
断することなく、切断領域の位置を検出するための位置
決めが容易に行なわれ得る、標識を有する半導体基板を
提供することを目的とする。
[課題を解決するための手段] この発明に従った標識を有する半導体基板は、主表面を
有し、その主表面上には半導体装置としてのチップが多
数個、作り込まれるものである。
この半導体基板は、その半導体基板を個々のチップに分
割するために主表面上に設けられた切断領域と、主表面
上の位置を検出するために切断領域内に設けられた標識
とを備えている。
[作用コ この発明においては、各チップに切断するための位置検
出の標識が切断領域内に設けられている。
そのため、その標識を検出するだけで半導体基板を各チ
ップに分割切断するための位置決めが行なわれ得る。
[発明の実施例] 以下、この発明の一実施例を図について説明する。
第1図はこの発明に従った標識としてのターゲットマー
クがダイシングライン内に設けられた1つの実施例を示
す平面図、第2図哄この発明に従った標識としてのター
ゲットマークが設けられたダイシングラインの別の実施
例を示す平面図である。なお、第1図および第2図は第
6A図のB部分の拡大図とする。
図を参照して、ウェハ3上には個々のチップ8に分割切
断するためのダイシングライン1が廿盤割状に形成され
ている。これらのダイシングラインのうち、1組のX方
向およびY方向に沿ったダイシングライン1が交差する
部分にターゲットマーク2が形成されている。このター
ゲットマーク2はダイシングラインの中央線4が交差す
る点を中心とする。ターゲットマーク2はアルミニウム
からなる蒸着膜によって作製されることが望ましい。ま
た、このターゲットマーク2は第4図に示された半導体
装置の製造工程において、ウェハ製造工程でアルミニウ
ム配線膜が形成されるときに同時に形成される。したが
って、このターゲットマーク2の形成される精度はウェ
ハ製造工程において用いられるフォトマスクの精度によ
って決定され、1μm程度以内の精度を有する。
このようなターゲットマーク2が所定のX方向およびY
方向のダイシングライン1が交差する部分に形成された
ウェハは以下の作業順序で各チップ8に切断される。第
3A図は従来のダイシング工程における作業順序を工程
順に示す工程図、第3B図は本発明に従ったターゲット
マークを検出することによって行なわれるダイシング工
程における作業順序を工程順に示す工程図である。
第3B図および第5A図を参照して、まず、作業者はウ
ェハ3をステージ9上にセットする。次に、作業者は、
ステージ9上に載せられたウニ八3内においてターゲッ
トマーク2が設けられた所定のダイシングライン1の交
差部分を確認し、ターゲットマーク2を検出する。ウェ
ハ3を各チップに分割切断するために、その位置決めの
原点としてターゲットマーク2の中心位置をダイシング
ソーに0動認識させる。その後、各チップの寸法はダイ
シングソーに備えられたマイクロコンピュータに予め人
力されているので、認識された原点位置に各チップの寸
法が順次加算されることにより、各チップ8がダイシン
グソーによってダイシングラインの中央線4に沿って自
動切断される。
このようにしてウェハ3は各チップ8に切断されるので
、従来の作業順序(第3A図)と異なり、ターゲットマ
ークの検出が、すなわち、ダイシングラインの検出とな
るので、1つの作業工程が省略されることになる。この
ため、1つのウェハに対して、たとえば、0.5秒程度
、検出時間の短縮を図ることが可能になる。また、従来
のようにターゲットマークとダイシングラインとの間の
距離、すなわち、X寸法および7寸法をダイシングソー
に記憶させる必要もないので、作業者のデータ入力の誤
りも発生しない。
なお、上記実施例ではダイシング工程における位置決め
に用いられるターゲットマークのみについて述べたが、
本発明に従ったダイシングラインの領域内に形成される
ターゲットマークは第4図に示されるウェハ製造工程、
ウェハテスト工程における位置決めにも使用され得る。
[発明の効果] 以上のように、この発明によれば、切断領域内に位置検
出のための標識が設けられているので、半導体基板を個
々のチップに分割するための検出時間の短縮、作業ミス
の減少を図ることができるとともに、高い精度でウェハ
を各チップに切断することが可能となる。
【図面の簡単な説明】
第1図、第2図はこの発明に従った標識としてのターゲ
ットマークがダイシングライン内に形成されたウェハの
部分を示す部分拡大図、第3A図は従来のダイシング工
程における作業順序を示す工程図、第3B図は本発明に
従った標識を有する半導体基板を用いて行なわれるダイ
シング工程における作業順序を示す工程図、第4図は大
規模集積回路装置等の半導体装置の製造工程を概略的に
示す工程図、第5A図、第5B図はダイシングソーによ
ってウェハが各チップごとに切断されるところを示す斜
視図および側面図、第6A図はダイシングラインが形成
されたウェハを示す平面図、第6B図は第6A図のB部
分を拡大して示し、従来の標識としてのターゲットマー
クが形成されたウェハを示す部分拡大図、第7A図は切
断前の従来のダイシングラインを示す平面図、第7B図
は切断後の従来のダイシングラインを示す平面図である
。 図において、1はダイシングライン、2はターゲットマ
ーク、3はウェハ、4はダイシングラインの中央線、8
はチップ、9はステージ、1oはブレード、11はダイ
シングソーである。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】  主表面を有し、その主表面上には半導体装置としての
    チップが多数個、作り込まれる半導体基板であって、 当該半導体基板を個々のチップに分割するために前記主
    表面上に設けられた切断領域と、 前記主表面上の位置を検出するために前記切断領域内に
    設けられた標識とを備えた、標識を有する半導体基板。
JP13617788A 1988-06-01 1988-06-01 標識を有する半導体基板 Pending JPH01304721A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13617788A JPH01304721A (ja) 1988-06-01 1988-06-01 標識を有する半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13617788A JPH01304721A (ja) 1988-06-01 1988-06-01 標識を有する半導体基板

Publications (1)

Publication Number Publication Date
JPH01304721A true JPH01304721A (ja) 1989-12-08

Family

ID=15169130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13617788A Pending JPH01304721A (ja) 1988-06-01 1988-06-01 標識を有する半導体基板

Country Status (1)

Country Link
JP (1) JPH01304721A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593815A (en) * 1989-07-31 1997-01-14 Goldstar Co., Ltd. Cleaving process in manufacturing a semiconductor laser
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法
US7554211B2 (en) 2004-06-22 2009-06-30 Nec Electronics Corporation Semiconductor wafer and manufacturing process for semiconductor device
US7617847B1 (en) 2006-12-01 2009-11-17 Clerkin Thomas M Apparatus and method for forming wire
JP2011155294A (ja) * 2011-04-04 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151845A (ja) * 1984-08-21 1986-03-14 Matsushita Electronics Corp 半導体装置の切断方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151845A (ja) * 1984-08-21 1986-03-14 Matsushita Electronics Corp 半導体装置の切断方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5593815A (en) * 1989-07-31 1997-01-14 Goldstar Co., Ltd. Cleaving process in manufacturing a semiconductor laser
US7554211B2 (en) 2004-06-22 2009-06-30 Nec Electronics Corporation Semiconductor wafer and manufacturing process for semiconductor device
US7759223B2 (en) 2004-06-22 2010-07-20 Nec Electronics Corporation Semiconductor wafer and manufacturing process for semiconductor device
JP2006073779A (ja) * 2004-09-02 2006-03-16 Nec Electronics Corp 半導体装置の製造方法
US7545024B2 (en) 2004-09-02 2009-06-09 Nec Electronics Corporation Laser beam processing apparatus for processing semiconductor wafer in production of semiconductor devices, laser beam processing method executed therein, and such semiconductor wafer processed thereby
US7829439B2 (en) 2004-09-02 2010-11-09 Nec Electronics Corporation Laser beam processing method for making a semiconductor device
US7617847B1 (en) 2006-12-01 2009-11-17 Clerkin Thomas M Apparatus and method for forming wire
JP2011155294A (ja) * 2011-04-04 2011-08-11 Renesas Electronics Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US8299446B2 (en) Sub-field enhanced global alignment
US7829168B2 (en) Methods for inspecting and optionally reworking summed photolithography patterns resulting from plurally-overlaid patterning steps during mass production of semiconductor devices
JPH0444307A (ja) 半導体装置の製造方法
US11935227B2 (en) Notch detecting method
US20080188017A1 (en) Method of sorting dies using discrimination region
CN111128829A (zh) 对准方法及校准方法
WO2015025674A1 (ja) 結晶方位マーク付き処理基板、結晶方位検出方法及び結晶方位マーク読出装置
CN101533229A (zh) 用于投影曝光装置的标线以及使用它的曝光方法
US6440821B1 (en) Method and apparatus for aligning wafers
JPH01304721A (ja) 標識を有する半導体基板
JP2666761B2 (ja) 半導体ウェハ
JP3587712B2 (ja) 保護ダミーパターンを有する半導体製造用アライメントマーク構造
JPH11111613A (ja) 半導体素子の欠点モニタ方法
US6379848B1 (en) Reticle for use in photolithography and methods for inspecting and making same
EP4239675A1 (en) Semiconductor wafer with alignment mark indicating the wafer orientation and method for fabricating said semiconductor wafer
JPS59134825A (ja) 半導体装置およびそのための半導体ウエ−ハ
JPH1187278A (ja) 半導体基板のダイシング方法
CN115509098B (zh) 对准方法、掩模对准标记组合及掩模版
US20250266369A1 (en) Unique die patterning for die attach referencing
US6560751B1 (en) Total overlay feed forward method for determination of specification satisfaction
TW201351522A (zh) 已單離晶粒堆疊封裝件之晶圓級測試方法
KR200156141Y1 (ko) 프로빙 검증 칩이 구비된 웨이퍼
JP2979682B2 (ja) マップを利用した半導体装置の組立方法
JPS6170735A (ja) 電気測定用アライメントマ−クを有するウエハまたはチツプ