JPS6151845A - 半導体装置の切断方法 - Google Patents
半導体装置の切断方法Info
- Publication number
- JPS6151845A JPS6151845A JP59173971A JP17397184A JPS6151845A JP S6151845 A JPS6151845 A JP S6151845A JP 59173971 A JP59173971 A JP 59173971A JP 17397184 A JP17397184 A JP 17397184A JP S6151845 A JPS6151845 A JP S6151845A
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- cutter
- pattern
- wafer
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高精度の切断を必要とする半導体装置の切断方
法に関する。
法に関する。
従来例の構成とその問題点
通常の半導体装置では、各種熱処理、マスク合せなどを
経た半導体ウェハを所定のチップに切断する必要がある
。従来、この切断精度はチップ欠けも含めて２０〜１０
０μｍ程度である。
経た半導体ウェハを所定のチップに切断する必要がある
。従来、この切断精度はチップ欠けも含めて２０〜１０
０μｍ程度である。
複数個の光電変換部を１０．ｃｚ ｍ以下の所定ピッチ
で配列して成る一次元固体ＬＭ （ｍチップを読み取り
原稿幅だけ並べた密着型固体撮像装置では、隣接する一
次元固体１ｌｉ２像チップ間でのピッチも１０μｍ以下
の所定ピッチにすることが要求されているが、従来では
上記のように切断精度がよくないためこの要求を満足で
きないものである。
で配列して成る一次元固体ＬＭ （ｍチップを読み取り
原稿幅だけ並べた密着型固体撮像装置では、隣接する一
次元固体１ｌｉ２像チップ間でのピッチも１０μｍ以下
の所定ピッチにすることが要求されているが、従来では
上記のように切断精度がよくないためこの要求を満足で
きないものである。
発明の目的
本発明は通常の切断装置を使用しても格段に高い切断精
度が容易に得られる半導体装置の切断方法を提供するこ
とを目的とする。
度が容易に得られる半導体装置の切断方法を提供するこ
とを目的とする。
発明の構成
本発明の半Ｉ｝休装置の切断方法は、ウェハ上への回路
パターン形成時に切断領域には多角形の特定パターンを
同時に形成し、切断実行時には前記特定パターンの２つ
の角部を結ぶ直線上を切断することを特徴とする。つま
り、特定パターンでウェハの切断個所を特定できるよう
にしたため、容易に高い切断精度が１けられる。
パターン形成時に切断領域には多角形の特定パターンを
同時に形成し、切断実行時には前記特定パターンの２つ
の角部を結ぶ直線上を切断することを特徴とする。つま
り、特定パターンでウェハの切断個所を特定できるよう
にしたため、容易に高い切断精度が１けられる。
実施例の説明
以下、本発明の切断方法を具体的な一実施例に基づいて
説明する。
説明する。
第１図はウェハの切断領域を示し、１はウエハ上に形成
された特定パターンで、ウェハ上への回路パターン形成
時に同時に金属また畔誘電体膜によって形成されている
。なお、ここでは特定パターン１は部分が上記金属また
は誘電体膜で形成されており、頂点Ｔ１とＴ２を拮ぶ直
線Ａが前記ウェハの目標切断線２に一致するよう形成さ
れている。
された特定パターンで、ウェハ上への回路パターン形成
時に同時に金属また畔誘電体膜によって形成されている
。なお、ここでは特定パターン１は部分が上記金属また
は誘電体膜で形成されており、頂点Ｔ１とＴ２を拮ぶ直
線Ａが前記ウェハの目標切断線２に一致するよう形成さ
れている。
切断実行時には、先ず、第１切断として、刃厚の厚い刃
でウェハの前記特定パターン１の直線Ａ上を通過するよ
う所定切断厚さの１０分の１程度の切り溝を入れ、第２
切断として第１切断刃より薄い刃で残りを完全に切断さ
れる。
でウェハの前記特定パターン１の直線Ａ上を通過するよ
う所定切断厚さの１０分の１程度の切り溝を入れ、第２
切断として第１切断刃より薄い刃で残りを完全に切断さ
れる。
第２図は第１切断が終了した時点の様子を示し、〔第１
切断で形成された溝は図示せず〕前記特定パターン１の
うちの３−３′で囲まれるｍＲのパターンが欠損されて
おり、前記第２切断の個所は４−４′のパターン境界を
目印に容易に類推して見付けることができる。
切断で形成された溝は図示せず〕前記特定パターン１の
うちの３−３′で囲まれるｍＲのパターンが欠損されて
おり、前記第２切断の個所は４−４′のパターン境界を
目印に容易に類推して見付けることができる。
実際に作製した特定パターン１の寸法は、３−３′間が
６０μｍ、４−４’間が１００４ｍで、このパターンは
アルミ蒸着被膜で溝底されており、その切断精度はほぼ
３μｍ、３チップ配置精度はぼ５μｍであった。
６０μｍ、４−４’間が１００４ｍで、このパターンは
アルミ蒸着被膜で溝底されており、その切断精度はほぼ
３μｍ、３チップ配置精度はぼ５μｍであった。
上記実施例で特定パターン１は第１図の斜線部分がその
周囲とは異なり容易に判別できる金属または誘電体膜で
形成されていたが、これは第１図の斜線部分の周囲が金
属または誘電体膜で形成されていてし同様の効果が１ｑ
られる。
周囲とは異なり容易に判別できる金属または誘電体膜で
形成されていたが、これは第１図の斜線部分の周囲が金
属または誘電体膜で形成されていてし同様の効果が１ｑ
られる。
また、特定パターン１は第１図の形状に限定されるもの
でなく、多角形であればよい。
でなく、多角形であればよい。
発明の詳細
な説明のように本発明の半導体装置の切断方法は、ウェ
ハ上への回路パターン形成時に切断領域には多角形の特
定パターンを同時に形成し、切断実行時には前記特定パ
ターンの２つの角部を結ぶｉ線上をｌ／Ｊ断刃で切断す
るため、切断時にＪ３いて目標切断位置を容易に認識で
き、チップ欠けの少ない、非常に精度のよいチップ切断
がでさるものである。
ハ上への回路パターン形成時に切断領域には多角形の特
定パターンを同時に形成し、切断実行時には前記特定パ
ターンの２つの角部を結ぶｉ線上をｌ／Ｊ断刃で切断す
るため、切断時にＪ３いて目標切断位置を容易に認識で
き、チップ欠けの少ない、非常に精度のよいチップ切断
がでさるものである。
更に、チップ切出しを溝切りと切断の２段階で行う場合
には、第１切断後に切断線両側にそれぞれ特定パターン
の一部が残るような大きさ、形状にすることによって第
２切断の実行位置の認識が楽になるものである。
には、第１切断後に切断線両側にそれぞれ特定パターン
の一部が残るような大きさ、形状にすることによって第
２切断の実行位置の認識が楽になるものである。
第１図と第２図は本発明の切断方法の具体的な一実施例
を示し、第１図は切断実行前のウェハ切断領域の平面図
、第２図は第１切断実行後のウェハ切断領域の平面図で
ある。 １・・・特定パターン、２・・・目標切断線、Ａ・・・
頂点Ｔ１とＴ２を通る直線 代理人 森 本 義 弘 第１図 第２図 ｉ；１ Ｎ４ トー、 ぐ４゜
を示し、第１図は切断実行前のウェハ切断領域の平面図
、第２図は第１切断実行後のウェハ切断領域の平面図で
ある。 １・・・特定パターン、２・・・目標切断線、Ａ・・・
頂点Ｔ１とＴ２を通る直線 代理人 森 本 義 弘 第１図 第２図 ｉ；１ Ｎ４ トー、 ぐ４゜
Claims (1)
- １、ウェハ上への回路パターン形成時に切断領域には多
角形の特定パターンを同時に形成し、切断実行時には前
記特定パターンの２つの角部を結ぶ直線上を切断する半
導体装置の切断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173971A JPS6151845A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の切断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59173971A JPS6151845A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の切断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6151845A true JPS6151845A (ja) | 1986-03-14 |
Family
ID=15970420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59173971A Pending JPS6151845A (ja) | 1984-08-21 | 1984-08-21 | 半導体装置の切断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6151845A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413130U (ja) * | 1987-07-14 | 1989-01-24 | ||
| JPH01304721A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 標識を有する半導体基板 |
| JPH0217066U (ja) * | 1988-07-22 | 1990-02-02 | ||
| JPH02118641A (ja) * | 1988-10-28 | 1990-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779646A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Semiconductor wafer |
-
1984
- 1984-08-21 JP JP59173971A patent/JPS6151845A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5779646A (en) * | 1980-11-05 | 1982-05-18 | Nec Corp | Semiconductor wafer |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6413130U (ja) * | 1987-07-14 | 1989-01-24 | ||
| JPH01304721A (ja) * | 1988-06-01 | 1989-12-08 | Mitsubishi Electric Corp | 標識を有する半導体基板 |
| JPH0217066U (ja) * | 1988-07-22 | 1990-02-02 | ||
| JPH02118641A (ja) * | 1988-10-28 | 1990-05-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7554211B2 (en) | Semiconductor wafer and manufacturing process for semiconductor device | |
| US5196378A (en) | Method of fabricating an integrated circuit having active regions near a die edge | |
| US9117898B2 (en) | Method of fabricating a plurality of cut marks on a substrate | |
| US6887771B2 (en) | Semiconductor device and method for fabricating the same | |
| JP4741822B2 (ja) | 半導体装置の製造方法 | |
| JPH0557737B2 (ja) | ||
| JP2006523949A (ja) | 非長方形状のダイを有する半導体ウェハ | |
| US4468857A (en) | Method of manufacturing an integrated circuit device | |
| US5943587A (en) | Method for making offset alignment marks | |
| JP2004079667A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000114142A (ja) | 半導体素子の製造方法 | |
| JPS63119528A (ja) | 半導体装置の製造方法 | |
| JPH02307206A (ja) | ウエハアライメントマーク | |
| US20030013240A1 (en) | Manufacturing method of compound semiconductor device | |
| JPS633774Y2 (ja) | ||
| JP3066609B2 (ja) | 半導体ウエハ | |
| JPH01133703A (ja) | 半導体ウエハおよびこれを用いた半導体装置 | |
| JPH0563076A (ja) | 半導体ウエーハの切断方法 | |
| JP3110669B2 (ja) | 半導体装置の製造方法 | |
| JPS63300508A (ja) | 樹脂封止型半導体装置 | |
| JP2001035776A (ja) | 半導体装置の製造方法及びレチクル | |
| JP2002023344A (ja) | スクライブラインの配置方法、レチクル及び露光方法 | |
| JP2913724B2 (ja) | 半導体装置の製造方法 | |
| JPH0466094B2 (ja) | ||
| JPH0567051B2 (ja) |