JPH01305461A - バス使用権制御方式 - Google Patents
バス使用権制御方式Info
- Publication number
- JPH01305461A JPH01305461A JP13550888A JP13550888A JPH01305461A JP H01305461 A JPH01305461 A JP H01305461A JP 13550888 A JP13550888 A JP 13550888A JP 13550888 A JP13550888 A JP 13550888A JP H01305461 A JPH01305461 A JP H01305461A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- processor
- priority
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数のプロセッサが共通バスを介してデータ
の授受を行う情報処理装置のバス使用権制御方式に関す
る。
の授受を行う情報処理装置のバス使用権制御方式に関す
る。
一般に、複数のプロセッサが共通バスを介しデータの授
受を行う情報処理装置においては、バス使用上の競合の
問題を解決するために、各プロセッサにバス使用上の優
先順位を設定し、その順位に従って各プロセッサからの
バス使用要求を処理する方式が広く使用されている。し
かし、上記方式では、共通バスに接続されるプロセッサ
の数が多くなると、低位に設定されたプロセッサがバス
の使用権を獲得するための待ち時間が大きくなる為に、
これまで特開昭６０−４１１５７のように入１＞カニニ
ットのバス使用を中断させプロセッサのバス使用を優先
させる方式や、特公昭６０−１９８１９のようにバス使
用要求発生順にバス使用を予約する方式等、バス転送待
ち時間を改善する各種の方式が提案されている。
受を行う情報処理装置においては、バス使用上の競合の
問題を解決するために、各プロセッサにバス使用上の優
先順位を設定し、その順位に従って各プロセッサからの
バス使用要求を処理する方式が広く使用されている。し
かし、上記方式では、共通バスに接続されるプロセッサ
の数が多くなると、低位に設定されたプロセッサがバス
の使用権を獲得するための待ち時間が大きくなる為に、
これまで特開昭６０−４１１５７のように入１＞カニニ
ットのバス使用を中断させプロセッサのバス使用を優先
させる方式や、特公昭６０−１９８１９のようにバス使
用要求発生順にバス使用を予約する方式等、バス転送待
ち時間を改善する各種の方式が提案されている。
一方、プロセッサが共通バスを使用して転送するデータ
に着目してみると、リアルタイム入出力データのように
緊急性を必要とするものと、周辺装置への印字データの
ようにさほど高い緊急性を必要としないものに分類出来
る。さらに各プロセッサの負荷は、さまざまな情報処理
要求によって刻々と変化しており、同じデータを転送す
る場合であっても、プロセッサ負荷量により転送データ
の緊急性は変化する。
に着目してみると、リアルタイム入出力データのように
緊急性を必要とするものと、周辺装置への印字データの
ようにさほど高い緊急性を必要としないものに分類出来
る。さらに各プロセッサの負荷は、さまざまな情報処理
要求によって刻々と変化しており、同じデータを転送す
る場合であっても、プロセッサ負荷量により転送データ
の緊急性は変化する。
システム全体の応答性を高めるためには、緊急性を必要
とするデータ転送に対しては優先的にバス使用権を与え
ることが必要であり、言う換えれば、緊急性を有するデ
ータを転送しようとするプロセッサにバスの使用権を優
先的に与えることがシステムの総合的な応答性を高める
こととなる。
とするデータ転送に対しては優先的にバス使用権を与え
ることが必要であり、言う換えれば、緊急性を有するデ
ータを転送しようとするプロセッサにバスの使用権を優
先的に与えることがシステムの総合的な応答性を高める
こととなる。
上記従来技術は、転送データの内容に依存するデータ転
送の緊急性及び各プロセッサの負荷状態に起因するデー
タ転送の緊急性に対してバス使用権の優先付与の配慮が
なされておらず、システムの応答性を低下させる問題が
あった。
送の緊急性及び各プロセッサの負荷状態に起因するデー
タ転送の緊急性に対してバス使用権の優先付与の配慮が
なされておらず、システムの応答性を低下させる問題が
あった。
この発明は、かかる従来方式の欠点を除去するためにな
されたものであり、従ってこの発明の目的は、多数のプ
ロセッサが共通バスを介しデータの授受を行う情報処理
装置において、転送すべくデータの緊急性に応じてバス
使用権を与えることにより、緊急性を要するデータの、
バス転送待ち時間を小さくし、システムの応答性向上を
はかったバス使用権制御方式を提供することにある。
されたものであり、従ってこの発明の目的は、多数のプ
ロセッサが共通バスを介しデータの授受を行う情報処理
装置において、転送すべくデータの緊急性に応じてバス
使用権を与えることにより、緊急性を要するデータの、
バス転送待ち時間を小さくし、システムの応答性向上を
はかったバス使用権制御方式を提供することにある。
上記目的は、共通バスに接続される各プロセッサが、転
送データに依存する緊急性と、自己の負荷状態により転
送データの優先順位を処理プログラムにより決定し、こ
れをバス使用要求信号として伝達する手段と、バス制御
装置が、前記バス使用要求信号と、これが競合した場合
に作動する優先順位決定回路に応じてバス使用権を決定
する手段を具備することによって達成される。
送データに依存する緊急性と、自己の負荷状態により転
送データの優先順位を処理プログラムにより決定し、こ
れをバス使用要求信号として伝達する手段と、バス制御
装置が、前記バス使用要求信号と、これが競合した場合
に作動する優先順位決定回路に応じてバス使用権を決定
する手段を具備することによって達成される。
共通バスに接続された各プロセッサは、その機能を物理
的に実現するハードウェアと、それらを論理的に制御す
るソフトウェアが必要である。また、上記ソフトウェア
は、プロセッサ全体の処理を行う処理プログラムと、そ
れらを管理する管理プログラムにより植成され、さらに
この管理プログラムは、処理プログラムの処理計画を管
理するタスク・スケジュラ−が組み込まれるのが一般的
である。
的に実現するハードウェアと、それらを論理的に制御す
るソフトウェアが必要である。また、上記ソフトウェア
は、プロセッサ全体の処理を行う処理プログラムと、そ
れらを管理する管理プログラムにより植成され、さらに
この管理プログラムは、処理プログラムの処理計画を管
理するタスク・スケジュラ−が組み込まれるのが一般的
である。
プロセッサ内で、共通バスを介したデータ転送要求が発
生すると、転送要求を出している処理プログラムの属性
や、転送データの格納位置の情報により、転送するデー
タ種類が判別し、その緊急性が判別可能である。さらに
、プロセッサの負荷状態は、前記タスク・スケジュラ−
の処理登＠量を参照すれば判別可能である。従って、各
プロセッサは、データの緊急性及びプロセッサの負荷状
態に応じたデータ優先順位を決定可能であり、これをバ
ス使用要求信号としてバス制御装置に出力する。
生すると、転送要求を出している処理プログラムの属性
や、転送データの格納位置の情報により、転送するデー
タ種類が判別し、その緊急性が判別可能である。さらに
、プロセッサの負荷状態は、前記タスク・スケジュラ−
の処理登＠量を参照すれば判別可能である。従って、各
プロセッサは、データの緊急性及びプロセッサの負荷状
態に応じたデータ優先順位を決定可能であり、これをバ
ス使用要求信号としてバス制御装置に出力する。
一方、バス制御装置では、前記バス使用要求信号により
、各プロセッサが決定したデータ優先順位の最高順位を
判定し、この最高順位でバス使用要求を出しているプロ
セッサのみ、バス使用権付与の対象となる。この時、前
記最高順位でバス使用要求を出しているプロセットが１
つのみであれば、バス使用権はそのままバス使用要求プ
ロセッサに付与されるが、２つ以上のプロセッサのプロ
セッサのバス使用要求が競合した場合には、バス制御装
置が設定した優先順位にしたがってバス使用権が決定さ
れる。
、各プロセッサが決定したデータ優先順位の最高順位を
判定し、この最高順位でバス使用要求を出しているプロ
セッサのみ、バス使用権付与の対象となる。この時、前
記最高順位でバス使用要求を出しているプロセットが１
つのみであれば、バス使用権はそのままバス使用要求プ
ロセッサに付与されるが、２つ以上のプロセッサのプロ
セッサのバス使用要求が競合した場合には、バス制御装
置が設定した優先順位にしたがってバス使用権が決定さ
れる。
以下、本発明の一実施例を第１図、第２図、第３図によ
り説明する。
り説明する。
第１図は、本発明が実施される情報処理装置の構成例を
示すブロック図である。図において１．複数のプロセッ
サ１１〜１ｎが共通バス２に接続されている。各プロセ
ッサからは、共通バス使用要求信号（ＢＲＥＱＩ〜ｎ）
がバス制御装置３に接続されている。バス制御装置３は
、データ優先順位判定回路と、プロセッサ優先順位決定
回路より構成され、バス使用許可信号（ＡＣＫＩ〜ｎ）
が各プロセッサに出力されている。
示すブロック図である。図において１．複数のプロセッ
サ１１〜１ｎが共通バス２に接続されている。各プロセ
ッサからは、共通バス使用要求信号（ＢＲＥＱＩ〜ｎ）
がバス制御装置３に接続されている。バス制御装置３は
、データ優先順位判定回路と、プロセッサ優先順位決定
回路より構成され、バス使用許可信号（ＡＣＫＩ〜ｎ）
が各プロセッサに出力されている。
共通バス２を介してデータ転送を行うプロセッサは、転
送データの緊急性に応じて、バス使用要求信号をバス制
御装置３へ出力する。バス制御装置３では、先ず、デー
タ順位判定回路が、各プロ。
送データの緊急性に応じて、バス使用要求信号をバス制
御装置３へ出力する。バス制御装置３では、先ず、デー
タ順位判定回路が、各プロ。
セッサから送出されたバス使用要求信号の中で、最高位
順位の信号のみをプロセッサ優先順位決定回路３２の入
力信号（ＰＲＩ〜ｎ）として出力する。プロセッサ優先
順位決定回路では、バス制御装置３が設定した優先順位
にしたがって、バス使用許可信号（ＡＣＫＩ〜ｎ）を当
該プロセッサに伝える。
順位の信号のみをプロセッサ優先順位決定回路３２の入
力信号（ＰＲＩ〜ｎ）として出力する。プロセッサ優先
順位決定回路では、バス制御装置３が設定した優先順位
にしたがって、バス使用許可信号（ＡＣＫＩ〜ｎ）を当
該プロセッサに伝える。
第２図は、第１図に示した実施例におけるプロセッサ１
１〜１ｎが有するプログラムのデータ優先順位決定処理
例を示したものである。第２図において、処理プログラ
ムは、先ず、転送プログラムの属性及び転送データの格
納位置より、転送データが特に緊急性を要するものであ
るか否か確認する。緊急性を要す場合であれば、転送デ
ータ・のデータ優先順位として、最高順駐である転送デ
ータ優先順位Ｏを付与する６次に処理プログラムは、タ
スク・スケジュラ−の内容を参照し、登録されている処
理量によって、プロセッサの負荷状態を確認する。プロ
セッサの負荷量が大きい場合には、データ優先順位１を
付与し、前記以外の場合、最低位順位であるデータ優先
順位２を付与する。
１〜１ｎが有するプログラムのデータ優先順位決定処理
例を示したものである。第２図において、処理プログラ
ムは、先ず、転送プログラムの属性及び転送データの格
納位置より、転送データが特に緊急性を要するものであ
るか否か確認する。緊急性を要す場合であれば、転送デ
ータ・のデータ優先順位として、最高順駐である転送デ
ータ優先順位Ｏを付与する６次に処理プログラムは、タ
スク・スケジュラ−の内容を参照し、登録されている処
理量によって、プロセッサの負荷状態を確認する。プロ
セッサの負荷量が大きい場合には、データ優先順位１を
付与し、前記以外の場合、最低位順位であるデータ優先
順位２を付与する。
第３図は、第１図に示した実施例におけるバス使用権決
定処理のタイムチャートであり、第３図。
定処理のタイムチャートであり、第３図。
第１図を参照して動作を説明する。
第３図において、プロセッサ１〜３がそれぞれレベルＯ
，レベル２．レベルＯのバス使用要求信号を同時に出力
した場合、データ優先順位判定回路出力は、最高位要求
レベルであるレベルＯを要求しているプロセッサ１及び
プロセッサ３の要求のみ（ＰＲＩ、ＰＲ３）を出力する
。本実施例では、仮にバス制御装置が設定した優先順位
が、プロセッサ１（高位）〜プロセッサ３（低位）に設
定されているとすれば、プロセッサ１に対して、バスの
使用許可権が与えられる（ＡＣＫＩ）。プロセッサ１の
バス使用が終了すると、同一優先順位であったプロセッ
サ３にバス使用権が与えられ、さらにプロセッサ３がバ
ス使用を終了すると低位レベルであるプロセッサ２にバ
ス使用権が与えられる。
，レベル２．レベルＯのバス使用要求信号を同時に出力
した場合、データ優先順位判定回路出力は、最高位要求
レベルであるレベルＯを要求しているプロセッサ１及び
プロセッサ３の要求のみ（ＰＲＩ、ＰＲ３）を出力する
。本実施例では、仮にバス制御装置が設定した優先順位
が、プロセッサ１（高位）〜プロセッサ３（低位）に設
定されているとすれば、プロセッサ１に対して、バスの
使用許可権が与えられる（ＡＣＫＩ）。プロセッサ１の
バス使用が終了すると、同一優先順位であったプロセッ
サ３にバス使用権が与えられ、さらにプロセッサ３がバ
ス使用を終了すると低位レベルであるプロセッサ２にバ
ス使用権が与えられる。
以上説明した通り、本発明によれば共通バス使用権が各
プロセッサが転送すべくデータに依存する緊急性と、バ
ス制御装置で設定された優先順位によって決定されるの
で、共通バスのデータ転送が効率よく行うことが可能と
なるので、システムの応答性能を向上させることが出来
る。
プロセッサが転送すべくデータに依存する緊急性と、バ
ス制御装置で設定された優先順位によって決定されるの
で、共通バスのデータ転送が効率よく行うことが可能と
なるので、システムの応答性能を向上させることが出来
る。
第１図はこの発明の一実施例を示すブロック図、第２図
は第１図に示した実施例におけるプロセッサが有する処
理プログラムのデータ優先順位決定処理例を示す図、第
３図は第１図に示した実施例におけるバス使用権決定処
理のタイムチャートである。 １１〜１ｎ・・・プロセッサ１〜ｎ、２・・・共通バス
、３・・・バス制御装置、３１・・・データ優先順位判
定回路、３２・・・プロセッサ優先順位決定回路。
は第１図に示した実施例におけるプロセッサが有する処
理プログラムのデータ優先順位決定処理例を示す図、第
３図は第１図に示した実施例におけるバス使用権決定処
理のタイムチャートである。 １１〜１ｎ・・・プロセッサ１〜ｎ、２・・・共通バス
、３・・・バス制御装置、３１・・・データ優先順位判
定回路、３２・・・プロセッサ優先順位決定回路。
Claims (1)
- １、データ転送を目的とする共通バスと、共通バスの制
御を行うバス制御装置と、共通バスを介してデータの授
受を行う複数のプロセッサより成る情報処理装置におい
て、個々のプロセッサ毎に取り扱う複数のデータ群毎に
、データの優先順位を該プロセッサが判定する手段と、
前記判定結果をバス使用要求信号としてギス制御装置へ
伝達する手段と、バス制御装置に、該バス使用要求信号
と、該バス使用要求信号が競合した場合に作動する優先
順位決定回路にしたがつて、バス使用権を決定する手段
を設けることによつて、プロセッサが共通バスを介して
データを転送する場合に、データの緊急度に応じて、プ
ロセッサ自からがデータの優先順位を可変に設定可能と
し、これに基づいてバス制御装置が、共通バス使用権を
決定することを特徴としたバス使用権制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13550888A JPH01305461A (ja) | 1988-06-03 | 1988-06-03 | バス使用権制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13550888A JPH01305461A (ja) | 1988-06-03 | 1988-06-03 | バス使用権制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305461A true JPH01305461A (ja) | 1989-12-08 |
Family
ID=15153400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13550888A Pending JPH01305461A (ja) | 1988-06-03 | 1988-06-03 | バス使用権制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305461A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6286068B1 (en) | 1994-10-03 | 2001-09-04 | International Business Machines Corporation | Queued arbitration mechanism for data processing system |
| WO2011161768A1 (ja) * | 2010-06-22 | 2011-12-29 | 富士通株式会社 | データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム |
| JP2014038651A (ja) * | 2013-10-10 | 2014-02-27 | Fujitsu Ltd | マルチプロセッサシステム、制御方法、および制御プログラム |
| US10112356B2 (en) | 2007-04-18 | 2018-10-30 | Dsm Ip Assets B.V. | Method of producing a filament wound curved product and product obtained thereby |
-
1988
- 1988-06-03 JP JP13550888A patent/JPH01305461A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6286068B1 (en) | 1994-10-03 | 2001-09-04 | International Business Machines Corporation | Queued arbitration mechanism for data processing system |
| US10112356B2 (en) | 2007-04-18 | 2018-10-30 | Dsm Ip Assets B.V. | Method of producing a filament wound curved product and product obtained thereby |
| WO2011161768A1 (ja) * | 2010-06-22 | 2011-12-29 | 富士通株式会社 | データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム |
| JP5387770B2 (ja) * | 2010-06-22 | 2014-01-15 | 富士通株式会社 | データ転送制御装置、データ転送制御方法、およびデータ転送制御プログラム |
| US9110886B2 (en) | 2010-06-22 | 2015-08-18 | Fujitsu Limited | Data transfer control apparatus, data transfer control method, and computer product |
| US9734104B2 (en) | 2010-06-22 | 2017-08-15 | Fujitsu Limited | Data transfer control apparatus, data transfer control method, and computer product |
| JP2014038651A (ja) * | 2013-10-10 | 2014-02-27 | Fujitsu Ltd | マルチプロセッサシステム、制御方法、および制御プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
| US4602327A (en) | Bus master capable of relinquishing bus on request and retrying bus cycle | |
| US4737932A (en) | Processor | |
| JP4034969B2 (ja) | 共通メモリのメモリ管理システム | |
| US6141715A (en) | Method and system for avoiding live lock conditions on a computer bus by insuring that the first retired bus master is the first to resubmit its retried transaction | |
| US5404535A (en) | Apparatus and method for providing more effective reiterations of processing task requests in a multiprocessor system | |
| JPS5812611B2 (ja) | デ−タテンソウセイギヨホウシキ | |
| US20040122986A1 (en) | Method, system, and program for handling device interrupts | |
| CA2007737C (en) | Data transfer operations between two asynchronous buses | |
| KR100708096B1 (ko) | 버스 시스템 및 그 실행 순서 조정방법 | |
| US6789142B2 (en) | Method, system, and program for handling interrupt requests | |
| US20070204073A1 (en) | Method for improving flexibility of direct memory access channels | |
| JPH01305461A (ja) | バス使用権制御方式 | |
| US5805841A (en) | Symmetric parallel multi-processing bus architeture | |
| KR100451722B1 (ko) | 직접 메모리 액세스 제어 장치 | |
| JPH0844662A (ja) | 情報処理装置 | |
| JPH0844661A (ja) | 情報処理装置 | |
| JPS6223904B2 (ja) | ||
| JP2752894B2 (ja) | ファイル転送装置 | |
| JPH0666060B2 (ja) | バス優先権制御方式 | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH03152648A (ja) | バス使用権調停回路 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JPS60564A (ja) | メモリアクセス競合制御方式 |