JPH01305672A - 電荷結合素子の信号処理装置 - Google Patents
電荷結合素子の信号処理装置Info
- Publication number
- JPH01305672A JPH01305672A JP63136958A JP13695888A JPH01305672A JP H01305672 A JPH01305672 A JP H01305672A JP 63136958 A JP63136958 A JP 63136958A JP 13695888 A JP13695888 A JP 13695888A JP H01305672 A JPH01305672 A JP H01305672A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- charge
- circuit
- channels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電荷結合素子の信号処理装置に関する。
電荷結合素子（以後、ＣＣＤと略す）は、近年、画像の
高品質化の要求がら多画素化が進んている。
高品質化の要求がら多画素化が進んている。
最近話題になっているＨＤ−ＴＶなと、高精細度なテレ
ヒション方式に対応するなめには、２００万画素以上の
超高解像度ＣＣＤが必要であり、その結果、パターンの
高密度化、クロックレー１・の高速化か強いられる。
ヒション方式に対応するなめには、２００万画素以上の
超高解像度ＣＣＤが必要であり、その結果、パターンの
高密度化、クロックレー１・の高速化か強いられる。
そこて、その対応策として考案されたものにテユアルチ
ャネル読み出し構造がある。これは、同−ｉ造の水平シ
フ１〜レジスタをトランスファ電極を挟んで２木並列に
配置し、垂直シフ１〜レジスタからの信号電荷を１画素
おきに上下のシフトレジスタに振り分けるものであり、
パターンルールの緩和、クロックレートの半減という効
果がある。
ャネル読み出し構造がある。これは、同−ｉ造の水平シ
フ１〜レジスタをトランスファ電極を挟んで２木並列に
配置し、垂直シフ１〜レジスタからの信号電荷を１画素
おきに上下のシフトレジスタに振り分けるものであり、
パターンルールの緩和、クロックレートの半減という効
果がある。
この様に高解像度化に非常に有効なデュアルチャネル読
み出し構造にも幾つかの欠点がある。それは、チャネル
間ての出力アンプのゲイン、直流レベル等のバラツキて
あり、画像上ては、縦ずじ状の固定パターン雑音、モア
レ、解像度劣化等の現象として現れる。
み出し構造にも幾つかの欠点がある。それは、チャネル
間ての出力アンプのゲイン、直流レベル等のバラツキて
あり、画像上ては、縦ずじ状の固定パターン雑音、モア
レ、解像度劣化等の現象として現れる。
このうち、出力アンプゲインについては、従来、各チャ
ネルの信号を標本化する際の回路系に於て、信号をモニ
タしなから出力アンプゲインを手動で調整することによ
ってバランスをとっていた。
ネルの信号を標本化する際の回路系に於て、信号をモニ
タしなから出力アンプゲインを手動で調整することによ
ってバランスをとっていた。
第４図は、従来の標本化回路に於ける出力アンプゲイン
のチャネル間バラツキ補正回路の一例を示すブロック図
である。
のチャネル間バラツキ補正回路の一例を示すブロック図
である。
撮像領域１０て光電変換された信号電荷は、垂直転送さ
れた後、１画素おきに、トランスファ電極を挟んて２本
並列に配置された上下の水平シフｌ−レジスタ１３，１
．４に振り分けられる。ここで、上部の水平シフトレジ
スタ１３を第１チヤネル、下部の水平シフ１〜レジスタ
１４を第２チヤネルとする。そして、信号電荷は、水平
シフ１へレジスタ１３．１４を互いに１８０度位相をす
らして転送され、各チャネルの出力アンプ１５．１６か
ら出力される。
れた後、１画素おきに、トランスファ電極を挟んて２本
並列に配置された上下の水平シフｌ−レジスタ１３，１
．４に振り分けられる。ここで、上部の水平シフトレジ
スタ１３を第１チヤネル、下部の水平シフ１〜レジスタ
１４を第２チヤネルとする。そして、信号電荷は、水平
シフ１へレジスタ１３．１４を互いに１８０度位相をす
らして転送され、各チャネルの出力アンプ１５．１６か
ら出力される。
次にその出力信号は、広帯域の前置増幅器１７゜１８を
介して、標本化回路１．９．２０に入力され、標本化さ
れた後、スイッチ回路２１を１画素周期で切り替えるこ
とによって、連続信号に変換され、バッファ回路２２を
介してプロセス回路に出力される。
介して、標本化回路１．９．２０に入力され、標本化さ
れた後、スイッチ回路２１を１画素周期で切り替えるこ
とによって、連続信号に変換され、バッファ回路２２を
介してプロセス回路に出力される。
次に、この出力アンプゲインのチャネル間バラツキ補正
の動作を、第５図のタイムチャートを使って説明する。
の動作を、第５図のタイムチャートを使って説明する。
本動作は、例えばウィンドパターンを撮像して行う。出
力アンプ１５．１６のゲインが異なると、同一パターン
を撮像した場合でも、各標本化回路１．９．２０の出力
信号■、■の振幅（パターンの白レベルと黒レベルの電
位差）Ｖ ’ Ｇｌ、 Ｖ ’ ０２は異なる。
力アンプ１５．１６のゲインが異なると、同一パターン
を撮像した場合でも、各標本化回路１．９．２０の出力
信号■、■の振幅（パターンの白レベルと黒レベルの電
位差）Ｖ ’ Ｇｌ、 Ｖ ’ ０２は異なる。
よって、スイッチ回路２１によって、連続信号に変換す
ると、信号■のように二重に見える。
ると、信号■のように二重に見える。
そこで、出力アンツブゲインのチャネル間バラツキをと
るには、Ｖ ′Ｇｌ 、 Ｖ Ｇ２が等しくなるように
前置増幅器１７．１８のゲイン調整ボリュームＶＲＧ、
、ＶＲ，２を手動て調整しなければならない。
るには、Ｖ ′Ｇｌ 、 Ｖ Ｇ２が等しくなるように
前置増幅器１７．１８のゲイン調整ボリュームＶＲＧ、
、ＶＲ，２を手動て調整しなければならない。
なお、簡易的な調整法としては、繰り返しパターンを撮
像して、画像をモニターしながら最もパターンが解像す
るようにゲインを調整する手法もある。
像して、画像をモニターしながら最もパターンが解像す
るようにゲインを調整する手法もある。
以上述へた従来の電荷結合素子の信号処理装置は、出力
アンプゲインのチャネル間の差が小さくなるように、出
力信号や画像等を観察しながら、前置増幅器のゲインを
ボリューム操作で調整するので、ヒートラン後の温度ド
リフトによって生ずるチャネル間での出力アンプゲイン
の差は、自動的に補正することは出来ないという欠点が
あった。
アンプゲインのチャネル間の差が小さくなるように、出
力信号や画像等を観察しながら、前置増幅器のゲインを
ボリューム操作で調整するので、ヒートラン後の温度ド
リフトによって生ずるチャネル間での出力アンプゲイン
の差は、自動的に補正することは出来ないという欠点が
あった。
本発明の目的は、温度ドリフトによってチャネル間での
出力アンプゲインの差が生じても、その差が小さくなる
ように標本化回路にフィードバッ＝６＝ りをかけることによって、常にチャネル間でバランスの
とれた高品質の画像を提供することにある。
出力アンプゲインの差が生じても、その差が小さくなる
ように標本化回路にフィードバッ＝６＝ りをかけることによって、常にチャネル間でバランスの
とれた高品質の画像を提供することにある。
第１の発明の電荷結合素子の信号処理装置は、半導体基
板上に形成された電荷転送チャネルと該電荷転送チャネ
ルを覆う転送電極を有して構成された２つのチャネルの
水平シフトレジスタと、該各水平シフｌ−レジスタの一
端に電気的に結合された入力タイオートと、前記各水平
シフトレジスタの他の一端に接続された出力アンプとを
有する電荷結合素子と、前記入力ダイオードから信号電
荷を注入するクロックドライバと、前記入力信号電荷の
電荷量を制御する信号発生器と、前記電荷結合素子を駆
動させる駆動回路と、前記各出力アンプから出力された
信号を増幅する前置増幅器と、該各前置増幅器の出力信
号を標本化する標本化回路と、該各標本化回路の出力を
切り替える第１のスイッチ回路と、該第１のスイッチ回
路の出力に接続されたバッファ回路と、該バッファ回路
の出力信号のうち一定期間を抜き出す第２のスイッチ回
路と、該第２のスイッチ回路の出力信号の差成分を検出
する差成分検出回路とを含んで構成される。
板上に形成された電荷転送チャネルと該電荷転送チャネ
ルを覆う転送電極を有して構成された２つのチャネルの
水平シフトレジスタと、該各水平シフｌ−レジスタの一
端に電気的に結合された入力タイオートと、前記各水平
シフトレジスタの他の一端に接続された出力アンプとを
有する電荷結合素子と、前記入力ダイオードから信号電
荷を注入するクロックドライバと、前記入力信号電荷の
電荷量を制御する信号発生器と、前記電荷結合素子を駆
動させる駆動回路と、前記各出力アンプから出力された
信号を増幅する前置増幅器と、該各前置増幅器の出力信
号を標本化する標本化回路と、該各標本化回路の出力を
切り替える第１のスイッチ回路と、該第１のスイッチ回
路の出力に接続されたバッファ回路と、該バッファ回路
の出力信号のうち一定期間を抜き出す第２のスイッチ回
路と、該第２のスイッチ回路の出力信号の差成分を検出
する差成分検出回路とを含んで構成される。
第２の発明の電荷結合素子の信号処理装置は、垂直ブラ
ンキング期間に、各チャネルの入力ダイオードから２つ
のレベルの信号電荷を入力することにより構成される。
ンキング期間に、各チャネルの入力ダイオードから２つ
のレベルの信号電荷を入力することにより構成される。
第３の発明の電荷結合素子の信号処理装置は、第１のス
イッチ回路で、垂直ブランキング期間に、各標本化回路
の出力を交互に読みだし、バッファ回路及び第２のスイ
ッチ回路を介して垂直ブランキング期間のみの信号を抜
き出すことにより構成される。
イッチ回路で、垂直ブランキング期間に、各標本化回路
の出力を交互に読みだし、バッファ回路及び第２のスイ
ッチ回路を介して垂直ブランキング期間のみの信号を抜
き出すことにより構成される。
第４の発明の電荷結合素子の信号処理装置は、差成分検
出回路て、各チャネルの入力ダイオードから入力された
２つの信号レベルの差成分を検出し、更に該差成分の２
つのチャネル間での差が小さくなるように、前置増幅器
に負帰還をかけることにより構成される。
出回路て、各チャネルの入力ダイオードから入力された
２つの信号レベルの差成分を検出し、更に該差成分の２
つのチャネル間での差が小さくなるように、前置増幅器
に負帰還をかけることにより構成される。
従来の手段を用いて、出力アンプゲインのチャネル間バ
ラツキを補正した場合、補正は初期状態における静的な
ものであるので、ヒートラン後、温度ドリフトが原因で
、出力アンプゲインが変動しチャネル間でのバランスが
一旦崩れると、補正は再度手動で調整しない限り効かな
くなる。
ラツキを補正した場合、補正は初期状態における静的な
ものであるので、ヒートラン後、温度ドリフトが原因で
、出力アンプゲインが変動しチャネル間でのバランスが
一旦崩れると、補正は再度手動で調整しない限り効かな
くなる。
本実施例では、垂直ブランキンク期間に各チャネルの入
力タイオートから２つのレベルの信号電荷を入力し、そ
の電位差のチャネル間での差を検出して、これが小さく
なるように標本化回路にフィードバックをかけて、出力
アンプゲインのチャネル間のバランスをとることが出来
る。よって、温度ドリフト等によって出力アンプゲイン
のチャネル間のバランスが崩れても、即座にフィードバ
ックがかかり、これを補正することが出来る。
力タイオートから２つのレベルの信号電荷を入力し、そ
の電位差のチャネル間での差を検出して、これが小さく
なるように標本化回路にフィードバックをかけて、出力
アンプゲインのチャネル間のバランスをとることが出来
る。よって、温度ドリフト等によって出力アンプゲイン
のチャネル間のバランスが崩れても、即座にフィードバ
ックがかかり、これを補正することが出来る。
〔実施例〕
以下、本発明について図面を用いて説明する。
第１図は、本発明の一実施例を示すブロック図である。
撮像領域１０で光電変換された信号電荷は、垂直方向に
転送された後、１画素おきに、トランスファ電極を挟ん
で２氷皿列に配置された上下の水平シフトレジスタ１３
．１４に振り分けられる。
転送された後、１画素おきに、トランスファ電極を挟ん
で２氷皿列に配置された上下の水平シフトレジスタ１３
．１４に振り分けられる。
これと同時に、垂直ブランキング期間には、各チャネル
に於て信号電荷は入力ダイオード１１．コ２を介してク
ロックドライバ２３から入力される。この際、その信号
電荷量は入力ゲート電極に印加される信号発生器２４の
出力電圧に比例する。
に於て信号電荷は入力ダイオード１１．コ２を介してク
ロックドライバ２３から入力される。この際、その信号
電荷量は入力ゲート電極に印加される信号発生器２４の
出力電圧に比例する。
次に、信号電荷は２本の水平シフトレジスタ１ ３
．１４を互いに１８０度位相をずらして転送され、各出
力アンプ１５．１６から出力される。そして、その出力
信号は、広帯域の前置アンプ１７゜１８を介して、標本
化回路１９．２０に入力され、標本化された後、スイッ
チ回路２１を切り換えることによって連続信号に変換さ
れ、バッファ回路２２を介してプロセス回路及びスイッ
チ回路２６゜差成分検出回路２７に出力される。
．１４を互いに１８０度位相をずらして転送され、各出
力アンプ１５．１６から出力される。そして、その出力
信号は、広帯域の前置アンプ１７゜１８を介して、標本
化回路１９．２０に入力され、標本化された後、スイッ
チ回路２１を切り換えることによって連続信号に変換さ
れ、バッファ回路２２を介してプロセス回路及びスイッ
チ回路２６゜差成分検出回路２７に出力される。
次に、この信号処理装置の動作を、第２図、第３図のタ
イムチャートを使って説明する。
イムチャートを使って説明する。
まず、第２図で信号発生器２４の出力信号のの内、垂直
フランキンク′期間ＴｖＢＬＫのみ、クロックドライバ
２３かオン状態になり水平走査期間ＩＩ−（を周期とす
る矩形波が印加される。そして、その信号の電位に比例
した量の信号電荷か、各チャネルの入力ダイオー１〜１
１．．１２により入力される。その結果、出力アンプ１
６からは、信号（ト）のように１トＩ期間に２つの信号
電圧レベルＶｌ（］、■Ｌ１が出力され、標本化回路１
つて連続信号Ｃに変換される。
フランキンク′期間ＴｖＢＬＫのみ、クロックドライバ
２３かオン状態になり水平走査期間ＩＩ−（を周期とす
る矩形波が印加される。そして、その信号の電位に比例
した量の信号電荷か、各チャネルの入力ダイオー１〜１
１．．１２により入力される。その結果、出力アンプ１
６からは、信号（ト）のように１トＩ期間に２つの信号
電圧レベルＶｌ（］、■Ｌ１が出力され、標本化回路１
つて連続信号Ｃに変換される。
他方のチャネルに於いても、同様の動作て連続信号■に
変換される。２本の水平シフトレジスタ１Ｂ、１．４に
入力される信号電荷量は同してあり、出力アンプ１．５
．１６のゲインが同し、てあれば、標本化回路１９．２
０の出力信号＠、■に於ける２つの信号レベルの差ＶＧ
Ｉ、 ＶＯ２は等しくなるはすである。しかし、実際に
は出力アンプケインがチャネル間てハラツクために等し
くならない。これを等しくするのが本補正の動作である
。
変換される。２本の水平シフトレジスタ１Ｂ、１．４に
入力される信号電荷量は同してあり、出力アンプ１．５
．１６のゲインが同し、てあれば、標本化回路１９．２
０の出力信号＠、■に於ける２つの信号レベルの差ＶＧ
Ｉ、 ＶＯ２は等しくなるはすである。しかし、実際に
は出力アンプケインがチャネル間てハラツクために等し
くならない。これを等しくするのが本補正の動作である
。
スイッチ回路２１に於て、画像の有効映像期間では１画
素周期毎に切り換わり、垂直ブランキンク期間ＴＶｌｌ
ｌ−Ｈのうち、前半の期間′ｒ″Ｃ１１１ては信号◎が
、後半の期間Ｔ ＣＨ２では信号■か出力される。そし
て、この出力信号Ｅの内、スイッチ回路２６によって、
垂直フランキンク期間ＴｖＢＬＫのみを抜き出し、差成
分検出回路２７て各チャネルの信号レベルの差ＶＧＩ、
ＶＯ２を検出し、この２つの電圧の大きさか等しくな
るように、つまり、Δｖ Ｇ（＝ ｖＧ］−ＶＯ２）が
零になるように前置増幅器コ８にフィードバックをかげ
る。
素周期毎に切り換わり、垂直ブランキンク期間ＴＶｌｌ
ｌ−Ｈのうち、前半の期間′ｒ″Ｃ１１１ては信号◎が
、後半の期間Ｔ ＣＨ２では信号■か出力される。そし
て、この出力信号Ｅの内、スイッチ回路２６によって、
垂直フランキンク期間ＴｖＢＬＫのみを抜き出し、差成
分検出回路２７て各チャネルの信号レベルの差ＶＧＩ、
ＶＯ２を検出し、この２つの電圧の大きさか等しくな
るように、つまり、Δｖ Ｇ（＝ ｖＧ］−ＶＯ２）が
零になるように前置増幅器コ８にフィードバックをかげ
る。
以−１−の動作によって、温度ｌ−リフト等によってチ
ャネル間で出力アンプケインのバランスが崩れても、そ
れを検知して、自動的にバランスがとれるようにフィー
ドバックをか（づることが出来る。
ャネル間で出力アンプケインのバランスが崩れても、そ
れを検知して、自動的にバランスがとれるようにフィー
ドバックをか（づることが出来る。
以上述べた様に、本発明の電荷結合素子の信号処理装置
は、ヒー１〜ラン後温度１ヘリ７１へ等により出力アン
プゲインのバランスか崩れても、それを検知して、自動
的にフィー１〜ハツクをかけることが出来るのて、縦す
じ状の固定パターン雑音のない高解像度、高品質な画像
を得ることが出来るという効果がある。
は、ヒー１〜ラン後温度１ヘリ７１へ等により出力アン
プゲインのバランスか崩れても、それを検知して、自動
的にフィー１〜ハツクをかけることが出来るのて、縦す
じ状の固定パターン雑音のない高解像度、高品質な画像
を得ることが出来るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図、
第３図は第１図の実施例の動作を示すタイムチャー１・
、第４図は従来の一例を示すブロック図、第５図は第４
図の動作を示すタイムチャー１〜である。 １０ ・撮像領域、１．１，１．２・・・入力ダイオー
ド、１３．１．４ ・水平シフ１へレジスタ、１．５
．１６ ・出力アンプ、］、７．１．８・・前置増幅
器、１９．２０・・標本化回路、２１．２６・・スイッ
チ回路、２２・・・バッファ回路、２７・・・差成分検
出回路。
第３図は第１図の実施例の動作を示すタイムチャー１・
、第４図は従来の一例を示すブロック図、第５図は第４
図の動作を示すタイムチャー１〜である。 １０ ・撮像領域、１．１，１．２・・・入力ダイオー
ド、１３．１．４ ・水平シフ１へレジスタ、１．５
．１６ ・出力アンプ、］、７．１．８・・前置増幅
器、１９．２０・・標本化回路、２１．２６・・スイッ
チ回路、２２・・・バッファ回路、２７・・・差成分検
出回路。
Claims (4)
- （１）半導体基板上に形成された電荷転送チャネルと該
電荷転送チャネルを覆う転送電極を有して構成された２
つのチャネルの水平シフトレジスタと、該各水平シフト
レジスタの一端に電気的に結合された入力ダイオードと
、前記各水平シフトレジスタの他の一端に接続された出
力増幅器とを有する電荷結合素子と、前記入力ダイオー
ドから信号電荷を注入するクロックドライバと、前記入
力信号電荷の電荷量を制御する信号発生器と、前記電荷
結合素子を駆動させる駆動回路と、前記各出力増幅器か
ら出力された信号を増幅する前置増幅器と、該各前置増
幅器の出力信号を標本化する標本化回路と、該各標本化
回路の出力を切り替える第１のスイッチ回路と、該第１
のスイッチ回路の出力に接続されたバッファ回路と、該
バッファ回路の出力信号のうち一定期間を抜き出す第２
のスイッチ回路と、該第２のスイッチ回路の出力信号の
差成分を検出する差成分検出回路とを備えたことを特徴
とする電荷結合素子の信号処理装置。 - （２）垂直ブランキング期間に、各チャネルの入力ダイ
オードから２つのレベルの信号電荷を入力する請求項（
１）記載の電荷結合素子の信号処理装置。 - （３）第１のスイッチ回路で、垂直ブランキング期間に
、各標本化回路の出力を交互に読みだし、バッファ回路
及び第２のスイッチ回路を介して垂直ブランキング期間
のみの信号を抜き出す請求項（１）記載の電荷結合素子
の信号処理装置。 - （４）差成分検出回路で、各チャネルの前記入力ダイオ
ードから入力された２つの信号レベルの差成分を検出し
、更に該差成分の２つのチャネル間での差が小さくなる
ように、前置増幅器に負帰還をかける請求項（１）記載
の電荷結合素子の信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136958A JPH01305672A (ja) | 1988-06-02 | 1988-06-02 | 電荷結合素子の信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63136958A JPH01305672A (ja) | 1988-06-02 | 1988-06-02 | 電荷結合素子の信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01305672A true JPH01305672A (ja) | 1989-12-08 |
Family
ID=15187477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63136958A Pending JPH01305672A (ja) | 1988-06-02 | 1988-06-02 | 電荷結合素子の信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01305672A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0522732A3 (en) * | 1991-06-21 | 1993-07-14 | Canon Kabushiki Kaisha | Photo-electric converter |
| EP0550068A3 (en) * | 1991-12-30 | 1993-08-04 | Nec Corporation | Image sensing apparatus using calibration sequences stored in extended portions of shift registers |
| EP0546749A3 (en) * | 1991-12-12 | 1993-08-11 | Sony Corporation | Automatic signal control for a solid-state image sensor having multiple output registers |
| EP0593030A3 (en) * | 1992-10-13 | 1994-10-26 | Sony Corp | Solid-state imaging device. |
| US5384596A (en) * | 1990-08-09 | 1995-01-24 | Sony Corporation | CCD imaging system with two extended horizontal registers |
-
1988
- 1988-06-02 JP JP63136958A patent/JPH01305672A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384596A (en) * | 1990-08-09 | 1995-01-24 | Sony Corporation | CCD imaging system with two extended horizontal registers |
| EP0522732A3 (en) * | 1991-06-21 | 1993-07-14 | Canon Kabushiki Kaisha | Photo-electric converter |
| US5272328A (en) * | 1991-06-21 | 1993-12-21 | Canon Kabushiki Kaisha | Photo-electric converter having variable accumulation time and a compensating circuit |
| US5468954A (en) * | 1991-06-21 | 1995-11-21 | Canon Kabushiki Kaisha | Photo-electric converter having variable accumulation time |
| EP0546749A3 (en) * | 1991-12-12 | 1993-08-11 | Sony Corporation | Automatic signal control for a solid-state image sensor having multiple output registers |
| US5671015A (en) * | 1991-12-12 | 1997-09-23 | Sony Corporation | Signal processing apparatus |
| EP0550068A3 (en) * | 1991-12-30 | 1993-08-04 | Nec Corporation | Image sensing apparatus using calibration sequences stored in extended portions of shift registers |
| US5317423A (en) * | 1991-12-30 | 1994-05-31 | Nec Corporation | Image sensing apparatus using calibration sequences stored in extended portions of shift registers |
| EP0593030A3 (en) * | 1992-10-13 | 1994-10-26 | Sony Corp | Solid-state imaging device. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6696687B1 (en) | Radiation detector | |
| KR100261348B1 (ko) | 증폭형 고체촬상장치 | |
| US5528291A (en) | CCD image pickup device and method of driving which maintains sensitivity regardless of the operating mode | |
| US20160270755A1 (en) | Radiation imaging apparatus and radiation imaging system | |
| US7027093B2 (en) | Method of transferring electric charge from image sensing device and image sensing device | |
| US7218351B2 (en) | Image-sensing apparatus for compensating video signal of a plurality of channels | |
| JP4058791B2 (ja) | 固体撮像素子およびその駆動方法、並びにカメラシステム | |
| US5384596A (en) | CCD imaging system with two extended horizontal registers | |
| JPH01305672A (ja) | 電荷結合素子の信号処理装置 | |
| US7119318B2 (en) | Image processing apparatus and method | |
| JP2002325204A (ja) | 撮像装置 | |
| JP2003304454A (ja) | 撮像装置 | |
| JPH08307774A (ja) | カラーカメラ | |
| JPH0738814A (ja) | 固体撮像装置 | |
| JPH0443774A (ja) | 電荷結合素子の信号処理装置 | |
| JPH0750785A (ja) | 電荷結合素子とその信号処理回路 | |
| JP2734971B2 (ja) | 電荷結合素子の信号処理回路 | |
| JP2968553B2 (ja) | 電荷結合素子の信号処理装置 | |
| JP3843877B2 (ja) | 撮像装置 | |
| JP2663889B2 (ja) | 二重チャネルの信号処理回路 | |
| JP2867655B2 (ja) | 固体撮像素子 | |
| JP3114717B2 (ja) | 映像信号処理装置及びプログラムを記憶した記憶媒体 | |
| JPH03291075A (ja) | 電荷結合素子の信号処理装置 | |
| JPS61118628A (ja) | 赤外線映像装置 | |
| JPH01225291A (ja) | 電荷結合素子の信号処理装置 |