JPH01305769A - 画像縮小装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は原画像に対して、縮小演算を行い、縮小画像を
出力する画像縮小装置に関する。

〔発明の概要〕

本発明は、画像を記憶するための複数のメモリと、この
メモリを読み出すためのアドレスを発生する画像読み出
し装置と、複数のメモリの出力を許可するための許可信
号を発生する出力許可信号コントローラと、複数のメモ
リから出力された複数の画像データを縮小演算し、縮小
画像を出力する縮小装置とから構成され、複数のメモリ
に分散して記憶された隣接するライン画像を１メモリサ
イクルで同時に読み出し、縮小演算することにより、高
速に縮小画像が得られる事を特徴とする画像縮小装置°
である。

〔従来の技術〕

従来の画像縮小装置における画像メモリの構成°　は、
第３図に示すようなブロック図で構成され、第４図に示
すようなタイムチャートで動作していた。

以下第３図、第４図を基に従来技術による画像縮小装置
を説明する。

尚、第４図に示す信号は第３図中に示した信号と同じ信
号名、番号である。

従来、縮小する前の原画像は、画像を構成するラインに
分割され、しかも隣接するラインは同じメモリに記憶さ
れていた。例えば画像の先頭のラインＩ（３５）、　　
ライン２（３６）、　ライン３（３７）、　　ライン４
　（３８）は同じメモリ１　（３１）に記憶されていた
。

このためこの４ラインを縮小演算しようとする場合には
、出力許可信号コントローラ３９は、メモリ１　（３１
）のための出力許可信号である許可１　（４０）だけを
出力し、第４図に示すように、ライン１　（３５）をア
クセスするためのアドレスａ　（４１）、　　ライン２
（３６）をアクセスするためのアドレスｂ（４２）、　
　ライン３’（３７）をアクセスするためのアドレスｃ
（４３）。

ライン４　（３Ｂ）をアクセスするためのアドレスｄ（
４４）は順次画像読み出し装置（４５）が画像アドレス
バス（４６）に発生させていた。これに従う出力データ
は画像データバス（４７）上にラインｌデータ（４Ｂ）
　。

ライン２データ　（４９）ライン３データ（５０）　、
　　ライン４データ（５１）と順次出力され、これらを
それぞれレジスタ１（５２）、　　レジスタ２（５３）
、　　レジスタ３（５４）、　　レジスタ４　（５５）
に記憶し、これらの全出力ｒ１出力（５６）、ｒ２出力
（５７）、　　ｒ　３　（５８）、　　ｒ　４出力（５
９）を縮小装置（６０）が受けとり縮小演算を行い結果
出力（６１）を得るように動作していた。

即ち、従来の技術によれば複数の画像データをライン単
位で読み出し縮小しようとする場合、ライン数分のメモ
リアクセスを必要とし、例えば４ラインを１ラインに縮
小するような場合には４倍のメモリサイクルを必要とし
て動作をしていた。

マイクロプロセッサが縮小演算を行なうような場合もこ
れに相当する動作を行なう。

〔発明が解決しようとする課題〕

このため従来の装置では、画像を縮小するためには、必
ず読み出しラインの数分だけメモリサイクルタイムがか
かるため、高速に画像を縮小することができなかった。

本発明の目的は、従来縮小のために複数回行なわなけれ
ばならなかったメモリアドレスを、１回又は従来の数分
の１で済むような構成を提供するものである。

〔課題を解決するための手段〕

上記目的を達成するために本発明の画像縮小装置では、
複数のメモリ上に、画像を構成するための隣接するライ
ンを分散して記憶させておき、縮小のための読み出しに
おいては、これらのメモリを同時にアクセスできるよう
に構成する。

〔作用〕

このため本発明では画像を構成する隣接するラインを同
時に読み出すことができるようになり、高速に縮小画像
が得られるようになる。

〔実施例〕

以下、第１図、第２図に基づき本発明の詳細な説明する
。

第１図は本発明のブロック図であり、第２図は本発明の
実施例のタイムチャートである。

なお、第２図中で用いる信号名と番号は、第１図の信号
名と番号に一致させである。

第１図に示すように画像を構成するライン１〜１０２４
がメモリＩｆｌｌ、メモリＨ２＋、メモリ３（３１，メ
モリ４（４）に順次記憶されている。画像読み出し装置
９は、メモリ１　（ａｌ〜メモリ４（４）に記憶されて
いるライン１（５１，ライン２ｔ６１．　ライン３ｆ７
１．　　ライン４（８）を同時に読み出すために画像ア
ドレスバス１１にアドレスａ　（１２）を出力すると共
に、出力許可信号コントローラ１０に全てのメモリ出力
を許可するような許可信号、許可１（１３）、許可２（
１４）、許可３（１５）、許可４　（１６）を出力させ
るように動作する。

するとメモリ１（１）〜メモリ４（４）の出力１（１７
）、出力２（１８）、出力３（１９）、出力４　（１０
０）には、第２図に示すようにそれぞれラインｌデータ
（１０１）、ライン２データ（１０２）　、ライン３デ
ータ（１０３）　、ライン４データ（１０４）が同時に
出力される。

縮小装置（１０６）は、これらのライン１データ（１０
１）〜ライン４データ（１０４）を同時に受けとり結果
出力１０７に結果データ１０５を出力する。

次いで画像読み出し装置９は、画像アドレスバス１１上
にアドレスａ　＋１（１０Ｂ）を出すとともに引き続き
出力許可信号コントローラ１０に全メモリの出力を許す
ように動作させる。以上光に説明したとおりに動作を続
けることにより、全画面の縮小結果データを得る。

なお、本実施例では画像を構成するラインを４つのメモ
リに分散させ記憶させたが、このメモリの数により本発
明は制限を受けることはない。又、例えば４つのメモリ
を利用して８ラインの縮小をしようとする場合でも２メ
モリサイクル時間が必要になるだけで、依然従来の方式
より優れている。

〔発明の効果〕

以上説明したように、本発明ではあらかじめ画像を構成
する隣接するラインを複数のメモリに分散させて記憶さ
せておくことにより、縮小画像を作り出すために必要な
複数メモリサイクルを一回又は従来の方法の数分の−に
することができるため、高速な画像縮小装置を構成する
ことができる。

【図面の簡単な説明】

第１図は本発明による実施例のブロック図、第２図は本
発明の実施例のイタムチヤード、第３図は従来の技術に
よるブロック図、第４図は従来の技術によるタイムチャ
ートである。 １、２．３．４・・メモリ ９・・・・・・画像読み出し装置 １０・・・・・・出力許可信号コントローラ１０６　・
・・・・縮小装置 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　林　　敬　之　助

Claims (1)

1. 【特許請求の範囲】 画像を記憶するための複数のメモリと、 前記メモリを読み出すためのアドレスを発生する画像読
   み出し装置と、 前記複数のメモリの出力を同時に許可するための信号を
   発生する出力許可信号コントローラと、前記複数のメモ
   リから同時に出力された複数の画像データを縮小演算し
   、縮小画像を出力する縮小装置とから構成され、 前記複数のメモリに分散して記憶された隣接するライン
   画像を同時に読み出し縮小演算することにより、高速に
   縮小画像が得られるようにしたことを特徴とする画像縮
   小装置。