JPH01307310A

JPH01307310A - 発振回路

Info

Publication number: JPH01307310A
Application number: JP63139168A
Authority: JP
Inventors: Shigemi Chimura; 千村　茂美
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1988-06-06
Filing date: 1988-06-06
Publication date: 1989-12-12
Anticipated expiration: 2012-02-05
Also published as: JP2579191B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業−１ユの利用分野］この発明は、発振回路に関し、詳しくは、低速なりロッ
ク信号と高速なりロック信号との２つの発振出力が得ら
れるようなインバータとフリップフロップとを用いるク
ロック発振回路に関する。

［従来の技術］この種の従来のクロック信号発振回路としては、第３図
に示すような回路を挙げることができる。

これは、２つのＮＡＮＤ回路１．２をたすきかけ接続し
て構成されるフリップフロップ１０のリセット端子Ｒ側
にインバータ３を接続してインバータ３の入力側とフリ
ップフロップ１０のセット端子Ｓとを共通に接続した側
を入力端子５とし、ＮＡＮＤ回路２の出力側をインバー
タ４を介して出力端子６に接続して、入力端子５と出力
端子６との間に外部取り付は回路として、例えば、セラ
ミックス共振子とコンデンサ等からなる共振回路或いは
ＣＲ素子からなる時定数回路を接続することで所定の周
波数の発振をさせてクロック信号を得るものである。

［解決しようとする課題］このような従来の発振回路では、第４図の（ａ）、（ｂ
）に示すように、帰還した入力信号が上昇した高い電圧
から降下し、それがインバータ３で反転されると、ＮＡ
ＮＤ回路２は反転動作をしてその出力はＨＩＧＨレベル
（以下“Ｈ”）カラＬＯＷレベル（以下“Ｌ”）となる
が、帰還した入力信号が次に上昇した場合には、ＮＡＮ
Ｄ回路１が反転動作をするまでは、ＮＡＮＤ回路２は、
インバータ３の出力に対応した反転動作をしない。

すなわち、その発振周波数は、ＮＡＮＤ回路ｌの動作も
含めて決定され、外付は用の帰還回路の時定数が大きい
ときには、それに対応する低い周波数で発振し、第４図
（ｂ）に示すように、外付は用の帰還回路の時定数が小
さいときには、それに対応する比較的高い周波数で発振
する。

しかし、この場合の発振周波数は、フリップフロップの
動作速度で制限され、あまり高くはできない。

また、このような回路では、通常、１つの発振周波数が
選択され、低い周波数と、ある程度高い周波数が必要な
場合には、それぞれ２つの回路が設けられている。

この発明は、このような従来技術の問題点を解決するも
のであって、高い発振とこれより低い発振との２つの動
作モードを選択できるような発振回路を提供することを
目的とする。

［課題を解決するための手段］このような目的を達成するためのこの発明の発振回路に
おける手段は、第１．第２の論理回路を有するフリップ
フロップの第１の論理回路の入力側に第１のインバータ
を接続し、この第１の論理回路の出力を第２のインバー
タと第２の論理回路とにともに供給し、第１のインバー
タの人力と第２の論理回路の入力とに第２のインバータ
の出力を帰還回路を介して帰還させる発振回路におい５
ズ、第２のインバータか第２の論理回路より先に反転動
作をするように第２のインバータと第２の論理回路のス
レッシュホールドレベルを相違させておき、第１のイン
バータと、第１の論理回路と、第２のインバータとで形
成される発振回路を後から外付けの帰還回路により選択
できるようにしたものである。

［作用］このように、フリップフロップの第１の論理回路の出力
に対して、この出力を受ける出力側のインバータとフリ
ップフロップを構成する他方の第２の論理回路とのスレ
ッシュホールドレベルを相違させ、インバータの方の反
転動作が先に起こるようにしているので、第２の論理回
路が反転動作。

に入る前に次の反転動作の出力が第１の論理回路から発
生するような帰還の速い時定数の帰還回路が外部回路と
して取付けられているときは、第２の論理回路が動作に
関与しなくなり、フリップフロップの第１の論理回路が
インバータとして動作し、インバータたけで構成される
発振回路とすることができる。その結果、高い周波数の
発振モードに設定できる。

一方、外部の帰還回路の時定数が大きなときには、前記
のインバータと他方の第２の論理回路とのスレッシュホ
ールドの相違は影響を与えないので、それに応じた前記
より低い従来のフリップフロップ動作を含めた発振モー
ドとなる。

したがって、２つの発振モードを外取付する帰還回路の
時定数で選択できる発振が可能となる。

［実施例コ以下、この発明の一実施例について図面を参照して詳細
に説明する。

第１図（ａ）は、この発明を適用した一実施例の発振回
路のブロック図であり、第１図（ｂ）は、そのスレッシ
ュホールドレベルを説明する説明図、第２図は、その動
作を説明するタイミングチャートである。

なお、第３図と同様な構成要素は、同一・の符号で示す
。

第１図（ａ）において、従来と異なるのは、フリ、プフ
ロップ１１におけるＮＡＮＤ回路２の出力ヲ受けるイン
バータ８のスレッシュホールドレベルとＮ　Ａ　Ｎ　Ｄ
　回路７のスレ、ソンユホールドレベルとが相違してい
ることである。

インバータ８は、従来のインバータ４に対応し、ＮＡＮ
Ｄ回路７は、従来のＮＡＮＤ回路１に対応しているが、
第１図（ｂ）に示すように、そのスレッシュホールドの
レベルが従来とは相違していテ、インバータ８のスレッ
シュホールドレベルＶ１ｎは、ＮＡＮＤ回路７のスレッ
シュホールドレベルＶｎａよりも電源電圧ＶＤＤ側の高
い位置にある。

なお、ＧＮＤは接地レベルである。

これらのスレッシュホールドの差は、帰還回路９の時定
数が小さいときには、スレ・ノシュホールドレベルＶＩ
ｎからスレンシュホールドレベルＶｎａへ落ちるまでの
時間が外部の共振回路の時定数により帰還して来る人力
信号によりＮＡＮＤ回路２が１１び動作する時間より長
くなるように設定されている。換言すれば、スレッシュ
ホールドレベルＶｌｎからスレッシュホールドレベルＶ
ｎａへ落ちるまでの時間より速く帰還される時定数の共
振回路が外部に接続されたときには、第２図の（ｂ）の
タイミングチャートに見るように、この発振は、Ｎ　Ａ
　Ｎ　Ｉ）回路７の出力が初期状態で“Ｌ”レベルの付
近にロックされたままとなっていて、ＮＡＮＩ）回路７
は、発振動作に寄与しない。発振動作は、インバータ３
と、インバータ動作をするＮＡＮＤ回路２と、インバー
タ４とで行われ、単に帰還して来る人力信号が反転増幅
される。

一方、スレッシュホールドレベルＶｌｎからスレッシュ
ホールドレベルＶｎａへ落ちるまでの時間より遅い速度
で帰還される時定数の共振回路が外部に接続されたとき
には、第２図の（ａ）のタイミングチャートに見るよう
に、この発振は、ＮＡＮＤ回路２の出力がまずスレッシ
ュホールドレベルＶｎａを越えて、それがＮＡＮＤ回路
７の一方の入力となり、その後、ＮＡＮＩ）回路７の他
方の人力か力、１還した入力信号を受けてそれがスレッ
シュホールドレベルＶｎａを越え、ＮＡＮＤ回路７が反
転動作をする状態になる。そこで、ＮＡＮＤ回路２は、
インバータ３の出力に対応して反転動作をする。

すなわち、この場合、外部に取付られている共振回路等
の帰還回路９の時定数が比較的大きく、スレッシュホー
ルドレベルＶｉｎからスレ・ソシュホールドレベルＶｎ
ａへ落ちるまでの時間より遅く帰還される時定数の帰還
回路９が外部に接続されているとき、帰還された入力信
号が反転レベルに到る前にＮＡＮＤ回路２の他方の入力
がスレ・ソシュホールドレベルＶｎａを越えて反転レベ
ル以上となるので、ＮＡＮＤ回路７とインバータ８との
スレッシュホールドの相違は影響を５えない。その結果
、従来のフリップフロ、プ動作を含めた発振動作モード
となる。　このように、２つの発振モードを外部に取付
ける共振回路の時定数で選択できる発振回路が可能とな
る。

そこで、外部に取付けられる共振回路が選択されること
にり、第２図の（ａ）、（ｂ）のタイミングチャートに
示すような２つの発振モードで発振させることができる
。

これら２つの発振モードのうち、外付は帰還回路９の時
定数が小さい場合の発振動作を見ると、第２図の（ｂ）
に示すように、スレッシュホールドレベルＶｌｎからス
レッシュホールドレベルＶｎａへ落ちるまでの時間より
速く、従来の発振周波数よりもさらに高い周波数の発振
が行われることが理解できよう。

以Ｌ１説明しできが、実施例では、フリップフロ、プの
リセット端子側にインバータを挿入しているが、これは
、セット端子側であってもよく、フリップフロップは、
ＮＡＮＤ回路構成のものに限定されるものではない。

［発明の効果］以上の説明から理解できるように、この発明にあっては
、フリップフロ、プの第１の論理回路の出力に対して、
この出力を受ける出力側のインバータとフリップフロッ
プを構成する他方の第２の論理回路とのスレンシュホー
ルドレベルを相違させ、インバータの方の反転動作が先
に起こるようにしているので、第２の論理回路が反転動
作に入る前に次の反転動作の出力が第１の論理回路から
発生するような帰還の速い時定数の帰還回路が外部回路
として取付けられているときは、第２の論理回路が動作
に関与しなくなり、フリップフロップの第１の論理回路
がインバータとして動作し、インバータだけで構成され
る発振回路とすることができる。

その結果、高い周波数の発振モードに設定できる。

【図面の簡単な説明】

第１図（ａ）は、この発明を適用した一実施例の発振回
路のブロック図、第１図（ｂ）は、そのスレッシュホー
ルドレベルを説明する説明図、第２図は、その動作を説
明するタイミングチャート、第３図は、従来の発振回路
の説明図、第４図は、その動作を説明するタイミングチ
ャートである。１．２．７・・・ＮＡＮＤ回路、３．４．８・・・インバータ、５・・・入力端子、６・・・出力端子、９・・・帰還回
路、１０．１１・・・フリップフロップ。

Claims

【特許請求の範囲】

（１）相互に反転動作をする２つの論理回路からなり、
セット端子及びリセット端子を有するフリップフロップ
と、前記セット端子及び前記リセット端子のいずれか一
方にその出力側が接続され、その入力側が前記リセット
端子のいずれか他方に接続された第１のインバータと、
この第１のインバータが接続された前記論理回路の出力
信号を受け、発振出力信号を発生する第２のインバータ
と、この発振出力信号を第１のインバータの前記入力側
に帰還する帰還回路とを備え、第１のインバータが接続
されていない側の前記論理回路のスレッシュホールドレ
ベルと第２のインバータのスレッシュホールドレベルと
を相違させ、第２のインバータが前記第１のインバータ
が接続されていない側の論理回路より先に反転動作をす
るように設定され、第１のインバータと、前記第１のイ
ンバータが接続された論理回路と、第２のインバータと
で形成される発振回路が選択できることを特徴とする発
振回路。