JPS6143274Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は電気的な操作手段により合わせ込むこ
とを可能にした電子時計の計時単位信号の周波数
調整に関する。

従来、電子時計の電子回路を構成するのに個別
部品を用いて行うことは公知であり、すでに広く
実施されている。また近年ICの発達にともない
個別部品よりなる回路ブロツクのIC化が行なわ
れるようになり、電子時計をICと個別部品とで
構成することも行なわれているが、回路をすべて
ICのみで構成しようとすると部品のいくつかは
IC化が不可能になり、かつ周波数の合わせ込み
が困難であつた。

従来水晶時計の水晶発振周波数は、カスケード
接続されたバイナリカウンタの分周数で計時装置
への計時単位時間を除した時間を周期とする周波
数に定められていた。水晶の発振周波数の合わせ
込みは、ｆ／Ｑ（ｆ：水晶の注目したモードの共
振周波数、Ｑ：共振の鋭さ）までを発振回路で行
ない、それ以上は水晶振動子の機械的な調整加工
で行なわれた。

このような時代背景として分周器が体積的にも
電力的にも時計の内部で大きな割合を占め、これ
をできる限り小さな割合に押さえるという基本的
な考え方が支配していた。

近年電気回路のIC化が実現化することにより
設計方針が従来の水晶時計とは大巾に変えられる
に至つた。すなわち、電気部品の低コスト、低電
力化、小体積化を背景として時計としての低コス
ト、低電力化、小体積化を実現するためにできる
限りの負荷を電気回路に負わせようとするもので
ある。この観点から見ると水晶振動子の周波数合
わせ込みのための工程を回路側で処理した方が有
利である。すなわち、安定な時計の計時単位の周
期さえ作れば、本来水晶振動子の周波数そのもの
の細かな合わせ込みは不必要で、これにより水晶
加工時の合せ込みコストに対し電気的な合わせ込
みコストが低いものになり、合わせ込みは電気的
に行なう方が良いことになる。すなわち電気的な
合わせ込みは自動化がきわめて容易で且つ合わせ
込む為の水晶特性変化もなく合わせ込み後の周波
数もきわめて安定である。

本考案の目的は、集積回路技術を応用して従来
の機械的な操作手段による計時単信の信号の周波
数の合せ込みを電気的な操作手段により合わせ込
むことを可能とする周波数調整回路を持つた電子
時計を得ることにある。

以下図面に基づき本考案の実施例を説明する。

１は水晶振動子、音叉、音片、天府等の時間基
準振動子、２は該時間基準振動子の振動を持続さ
せるための発振回路、３は該発振回路の時間基準
信号を分周する分周回路、４は該分周回路からの
出力を時計信号にするための計時回路、５は該計
時回路からの信号を表示装置８の点灯すべきセグ
メントに連なる駆動回路６に加えるための表示論
理回路、７は外部操作機構９により前記各回路に
必要な信号を与え制御する制御回路、１０は電
源、１１はモノリシツクIC化した回路部であ
る。

次に作用について説明する。

第２図は本考案に利用したモノリシツクIC化
した回路部１１の一部である発振回路と分周回路
及び制御回路部の一実施例で、発振回路２のカツ
プリングコンデンサＣ_C及び高抵抗Ｒ_N、バイアス
抵抗Ｒ_Bの両端もTC化されているため空気中にさ
らすことがなくなり耐湿性が向上し、周波数の安
定もよくなる。また回路をモノリシツクIC化し
た後でも周波数の合わせ込みが可能とするように
分周回路３からの出力信号２１とメモリー機能を
もつたスイツチ回路を有する外部操作部２２の操
作信号２３を制御回路７に入れ、該制御回路によ
つて制御された周波数制御信号２４を排他論理和
回路からなる周波数加算用のゲート回路２５に入
れ、該周波数制御加算ゲート回路では本来必要と
する周波数（実際には計時の最小時間単位を周期
とする周波数又はその整数倍の周波数である）と
の不足分の周波数に相当する周波数の信号をつく
り出すように構成してある。すなわち、制御回路
７は周波数加算ゲート回路２５で本来必要な周波
数が得られるような周波数制御信号２４を送り込
む回路である。周波数加算ゲート回路２５は発振
回路２の出力信号２０と周波数制御信号２４の排
他的論理和を出力する。もし周波数制御信号２４
の信号レベルが変化しない時には周波数加算ゲー
ト回路２５の出力は発振回路の出力信号２０と同
じ周波数となる。周波数制御信号２４の信号レベ
ルが１から０へ、又は、０から１へ変化する毎に
周波数加算ゲート回路２５の出力は信号レベルが
反転する。

したがつて周波数加算ゲート回路２５の出力の
信号反転の回数は発振回路２の出力信号２０の反
転回数に周波数制御信号２４の反転回数を加えた
ものになる。周波数加算ゲート回路２５の２つの
入力が同時に反転することは確率的にほとんど起
らないし、回路の遅延時間を考慮して設計すれば
同時に反転しないようにできる。このようにして
周波数加算ゲート回路２５は発振回路２の出力信
号２０と周波数制御信号２４を加算する。なお、
図面では周波数加算ゲート回路２５は発振回路２
の直後に設けてあるが、分周回路間に設けてもよ
い。

したがつて外部操作部２２の端子に操作信号を
加えることにより、あらかじめ設定した分周比で
周波数を合せ込みすることができる。該周波数加
算ゲートの出力に更にインバータを付加して信号
の反転を行つても周波数は変らない。第３図は外
部操作部２２のスイツチ回路をモノリシツクIC
化した一実施例で、第３図ｂ又はｃのような回路
構成にすると、接点部３１の接点数を減ずること
ができ、しかも抵抗ｒもIC化されている為外気
に触れていないので湿度の影響も受けにくい。第
３図ｂのＤ−タイプのフリツプフロツプ３３の端
子φには第３図ａに示すパルスＢを印加し、端子
Ｄには第３図ａに示すパルス巾τで周期Ｔなるパ
ルスＡを印加し、τ／Ｔ〓１／ｎとすると等価的
に、抵抗ｒはnrとなる。すなわち、時計回路にお
いてスイツチの接点数を減らすために入力端子を
抵抗ｒを介して電源の正または負側に接続する。
この場合抵抗ｒをIC化したが、単に抵抗を用い
るだけでは抵抗ｒにおける消費電力が大になり、
抵抗値を大にすると耐湿性や耐雑音性が劣化する
のでその対策として抵抗ｒに電圧を印加する時間
を非常に短くし（Ａパルス）、連続電圧印加の場
合の1/1000に近い低消費電力でしかも低い入力イ
ンピーダンスとすることができる。第３図ｃは第
３図ｂと同様のスイツチ回路の他の実施例であ
る。

以上の如く発振回路、分周回路、入力回路等に
工夫を施し、コンプリメンタリMOS回路（Ｃ−
MOS）を使用して論理回路を形成して周波数調
整を行うので外部操作用のコンデンサや抵抗も不
必要となる。

【図面の簡単な説明】

図面は本考案の電子時計の一実施例を示し、第
１図は時計システムのブロツク線図、第２図はモ
ノリシツクIC化した回路中の一部で発振回路及
び分周回路部の結線図、第３図は外部操作部スイ
ツチ回路をモノリシツクIC化した一実施例を示
す回路図である。 １……時間基準振動子、２……発振回路、３…
…分周回路、７……制御回路、２１……分周回路
からの出力信号、８……表示装置、２２……外部
操作部、２３……外部操作部の操作信号、２４…
…周波数制御信号、２５……周波数加算ゲート回
路。

Claims (1)

【実用新案登録請求の範囲】
1. 時間基準振動子の振動を持続させるための発振
   回路、該発振回路の出力端に接続され計時単位信
   号を発生せしめる分周回路、該分周回路に接続さ
   れ該計時単位信号を計数する計時回路、該計時回
   路に保持せられる時刻情報を表示する表示機構、
   外部操作部、電気エネルギー源とからなる電子時
   計に於いて、前記分周回路と前記外部操作部に接
   続した周波数制御信号を発生する制御回路と、前
   記発振回路と前記計時回路の間に排他論理和回路
   から成る周波数加算ゲート回路を設け、前記外部
   操作部の操作信号と前記分周回路からの出力信号
   により前記制御回路を制御して周波数制御信号を
   作成し、該周波数制御信号を前記周波数加算ゲー
   ト回路に印加して周波数を調整することを特徴と
   する電子時計。