JPH01307679A - 半導体装置の自動不良解析装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は′、半導体装置（ＬＳＩ）の内部の不良発生
部分を抽出する不良解析を、非接触で自動的に行うこと
ができる不良解析装置に関するものである。

〔従来の技術〕

第２図に従来の機械的な接触による不良解析装置を示す
０図において、１は被テストＬＳＩ　（不良解析対象Ｌ
ＳＩ；以下ＤＵＴと記す）、２はＤＵＴＩを試験する試
験機（ＬＳＩテスタ）、３ａ。

３ｂ及び３ｃはテスタ２からの信号やＤＵＴＩよりの出
力信号を相互に伝える配線ケーブル群、４は配線ケーブ
ル群３ａ、３ｂ、３ｃを接続する接線部（コネクタ）、
５はＤＵＴを固定してＤＵＴをｘ、ｙ、ｚ方向に移動す
る台（ステージ）、６はＤＵＴＩの内部を観測するため
の顕微鏡、７はＤＵＴＩ内部へ接触する（ブロービング
する）ための細長い半導体（ブロービング針）を有する
マニピュレータ、８は接線部４．顕微鏡６及びマニピュ
レータ７を固定する固定台である。

ところで、ＤＵＴＩの形態はパッケージ内に組立てられ
た状態とウェハ状態とに大別される。第３図はパッケー
ジ内にＬＳＩが封入された（組立てられた）状態でのケ
ーブル３ａからＤＵＴＩまでの構成を示す。図中、ｌａ
、ｌｂ、・・・、ｌｈはＤＵＴＩの外部端子（通常はパ
ッケージの外部端子）、９はソケット、１０はソケット
９を固定する板で、第２図のステージ５の一部又はステ
ージ５全体に取付けられている。

第４図はウェハ状態の構成を示す。図中、１はウェハ状
態のＤＵＴ、１２はブロービング用針、１１は針１２を
固定する基板（プローブカード）である。

従来の主な不良解析方法を第５図に示した。以下この第
５図のフローについて説明する。

まず、第１に第２図中のＬＳＩテスタ２によりＤＵＴＩ
を試験し、ＤＵＴの不良が現れる外部端子及びその時の
論理値を抽出する。同時に不良が発生したテストサイク
ルについてもこれを抽出する（ステップ３１）。

テストサイクルを第６図を用いて説明する。ＩＮＡ、Ｉ
ＮＢ、ＩＮＣはＤＵＴの外部端子の番号を示し、ＬＳＩ
テスタよりクロック信号が入力される入力ビンである。

第６図の上部の番号はテストサイクル番号を示す。テス
トサイクル番号が大きくなることは時間推移が生じてい
ることを意味している。各テストサイクル中の波形はク
ロック波形を示し、ＩＮＡ、ＩＮＢ、ＩＮＣはＤＵＴへ
の入力を、ＯＵＴは出力をそれぞれ示している。

第６図の下段の０．１．Ｚは各テストサイクルごとの出
力（この場合０ＵＴ）の期待値（前もって予想しである
）を示し、０はＬｏｗ＋　１は旧ｇｈ＋　　ｚは旧ｄｄ
ｌｅ状態を意味している。ステップＳ１において最も下
段のアルファベットＰ、ＦはＤＵＴよりの出力状態と期
待値とをテストサイクルごとに比較し、一致している場
合はＰ、不一致の場合はＦで表す比較判定結果である。

本例では不良発生テストサイクルはサイクル番号２．論
理値Ｏ（期待値が１　　（Ｈｉｇｈ）であるのに、実際
に出力に現れたのはＯ）で不良、不良ピンはＯＵＴ　（
通常はＤＵＴには外部ピンに番号を付しである場合が多
い）という情報が抽出されたこととなる。

次に、得られた不良ピンからＬＳＩ内部の論理回路に相
当する不良領域を推定する。第７図に論理回路の例を示
した。今、ＤＵＴの外部出力端子ＯＵＴで不良となり、
不良解析、即ち不良発生箇所がどのゲートＣＧ＋　、Ｇ
ｔ　、・・・、Ｇ、〕のどのノード（ａ、ｂ、ｃ、・・
・、　　ｎ、　　ｏ）であるかの推定が行われる。不良
解析実施者は第７図の論理回路中の各ゲート（Ｇ＋　−
Ｇｑ　）とおのおののノード（ａ〜０）までの論理状態
を考慮して不良解析を行い、不良が発生している部分（
論理回路内のノード）を推定する（ステップＳ２）。

更に推定した不良部分での不良状態が該当する外部端子
（外部ビン）に伝わってあられれるような論理値を入力
ビン（ＩＮＩ−ＩＮＢ）より設定して、ＤＵＴを動作さ
せ不良を確認する。この操作で不良部分を特定する（ス
テップＳ３）。

最後に、論理回路上で特定した不良部分（不良箇所）に
相当するＤＵＴ内部領域を求め、顕微鏡６などにより目
視、又は第２図に示したマニピュレータ７によりＤＵＴ
内部状態を観測するなどして不良原因を解明する（ステ
ップＳ４）。

次に第２図に示した機械的接触による不良解析装置の動
作を説明する。

ＬＳＩテスタ２からＤＵＴＩへ入力クロック群（例えば
第６図中のＩＮＡ、ＩＮＢ、ＩＮＣなど）を配線ケーブ
ル３ａ、３ｂを介して伝え、ＤＵＴｌよりの出力（例え
ば第６図中のＯＵＴ端子に現れる波形）を同様に配線ケ
ーブル３ｂ、３ａを介してＬＳＩテスタ１に伝え、期待
値と比較して一致又は不一致の判定番下す。ＤＵＴＩの
内部観測が可能なようにマニピュレータ７が用いられ、
マニピュレータ７を介してＤＵＴｌとＬＳＩテスタとの
信号の伝送が可能なようにケーブル３ｃがＬＳｔテスタ
２との間に配線されている。またＤＵＴｌの内部を目視
観測するために顕微鏡６などを備え、又、ＤＵＴＩの被
観測領域を任意の領域に指定するためにステージ５を備
えており、ステージ５はＸ軸とＹ軸方向に高精度の移動
を可能としている。

〔発明が解決しようとする課題〕

従来の不良解析装置、並びに不良解析方法の不具合を以
下に記す。

（不良解析方法関係） （１）不良が現れた外部端子（外部ビン）から論理回路
内の不良発生部分を見つけ出すためには各ゲート間の接
続関係を確認し、不良（故障）が伝わる経路（ｐａｔｈ
）を知る必要がある。対象となる論理回路が複雑になる
と、論理を構成するゲート数が増大し、各ゲート間の接
続関係の確認に膨大な時間を要するばかりでなく、接続
関係の確認ミスを生じ、不良伝搬経路を誤認する恐れが
ある（第５図のフロー中のステップＳ２での不具合）。

（２）推定した不良部分に故障状態が該当不良ピンに伝
わって現れるような論理値を挿入する方法では故障シミ
ュレーション法により挿入すべき論理値は自動生成され
る（この故障シミュレーション法に関しては文献ｒＶＬ
ＳＩの設計■−輪理とテスト」岩波書店　１９８５　樹
下他　を参照して頂きたい）が、この方法で取扱う故障
モデルは単一縮退故障モデル（回路内の信号線がただ１
つ、０もしくは１に固定される故障）のみを仮定してい
るので、実際にＤＵＴ内部で発生している故障（不良）
をすべて反映していない。そして、この故障シミュレー
ションの対象とするＤＵＴ　（論理回路）について実行
するために必要な計算機実行時間は膨大となり、コスト
の増大となる（第５図のフロー中のステップＳ３での不
具合）。

（３）論理回路内で特定した不良部分に相当するＤＵＴ
内部領域を求めることは以下の理由より極めて困難であ
り、事実上不可能である。なぜなら、最近のＤＵＴ　（
ＬＳ　Ｉ）はレイアウト（配置や配線など）が複雑なア
ルゴリズムを利用して計算機上で自動的に実行されるた
めに、論理回路と第１２図に示すレイアウトデータ（マ
スクパターン）との対応関係を人手で発見することは困
難である。

相当の時間をかけて行うことは考えられるが、求める対
応関係を間違う可能性がある（第５図中のステップＳ４
での不具合）。

（不良解析装置関係） ＤＵＴ内部領域の観測対象位置へ第２図に示したマニピ
ュレータによりプローブ針を機械的に押し当てて接触さ
せ、その位置（接触領域）の電圧。

電流、クロック波形などの電気特性を観測する。

この時、ＤＵＴ　（ＬＳ　Ｉ）の被接触領域が極めて小
さい（例えば、１μｍＸ１μｍ以下の面積）場合にはプ
ローブ針を該当領域に正確に接触させることが不可能に
なる。ＤＵＴ　（ＬＳ　Ｉ）を製造する微細加工技術の
進歩はめざましく、最小線巾は０．５μｍ以下がすでに
実用レベルになり、ますます微細となってきており、機
械的ブロービング針での接触は不可能である。

ところで、仮に機械的な接触が可能であるとしてもプロ
ーブ針は抵抗成分と容量成分とを含んでおり、ＤＵＴ　
（ＬＳ　Ｉ）内部の電気特性を観測する際に、観測結果
はそれらの成分を含んだ結果として得られ、精度的に問
題となる。即ち、誤差を　・含んだデータしか得られな
いこととなる。特に抵抗成分は電圧精度を悪くし、容量
成分はクロック波形をなまらせるので、クロック波形の
遷移時間の精度を悪くさせる。。

この発明は上記のような従来のものの問題点を解消する
ためになされたもので、非接触でＤＵＴ（ＬＳＩ）の任
意の微小領域を観測して不良解析に要する時間を激減で
き、しかもその不良発生箇所を自動的に示すことができ
る半導体装置の自動不良解析装置を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明に係る半導体装置の自動不良解析装置は、スト
ロボ走査電子顕微鏡とＬＳＩテスタとを有し、各種のＬ
ＳＩ設計データ（レイアウトデータ、シミュレーション
結果などのＣＡＤデータ）を有機的に結合（照合、参照
、比較）するとともに自動的にＤＵＴ　（ＬＳ　Ｉ）を
移動し、該当観測領域の観測を行い、不良部分を自動的
に抽出するものである。

〔作用〕

この発明に係る装置は、電子ビームをＤＯＴ内部に照射
して、内部の電位εこ対応した２次電子を捕らえて、内
部電位を判断するとともに、その電位を論理値（！ｔｌ
Ｉ待値）と比較し、これと同時に論理回路に相当するレ
イアウトデータを求め、該当するレイアウトデータより
、新たに電子ビームを照射すべき、あるいは観測すべき
ＯＵＴの内部領域を求めて不良発生箇所を発見する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図は本発明の一実施例による半導体装置の自動不良解析
装置を示し、同図（ａ）はその全体構成を、同図（ｂ）
は同図（ａ）中のデータプロセシング装置の内部構成を
示す図である。図において、１３はストロボ走査形電子
顕微鏡（以下、ストロボＳＥＭという）、１４は電子銃
、１５は電子ビーム（１次電子）、１６は２次電子、１
７ａと１７ｂは電子ビーム１５をパルス化するブランキ
ング電極、１８は２次電子検出器、１９は信号増巾器で
あり、２０はストロボＳＥＭより得られたデータ保持部
であり、２０ａはＳＥＭ像データ、２０ｂはストロボ波
形像データ、２０ｃは電圧コントラスト像データである
。また２１はＬＳＩ設計データ保持部であり、２１ａは
論理回路データ、２１ｂはトランジスタ回路データ、２
１ｃはレイアウトデータ（マスクパターン）、２１ｄは
論理シミュレーション結果、２１ｔ３は回路シミュレー
ション結果である。

また２２は装置２１と装置２０の各データを有機的に結
合すると同時にＬＳＩテスタ２を制御するデータプロセ
シング装置であり、該装置２２において、２２ａはＬＳ
Ｉテスタをして被試験半導体装置の不良のある端子を発
見せしめるＬＳＩ試験機制御手段、２２ｂはＬＳＩ設計
データ保持部に保持された設計データを用いて不良のあ
る端子に対応する被試験半導体装置の内部領域を求める
試験領域算出手段、２２ｃはストロボＳＥＭ１３内のス
テージ５を、被試験半導体装置の試験領域が電子ビーム
照射領域に合致するように移動させるステージ制御手段
、２２ｄはストロボＳ　Ｅ　Ｍ　１３により採取された
試験データと上記設計データとを比較照合し新たに電子
ビームを照射すべき被試験半導体装置の内部領域を探索
する内部領域探索手段である。

第１図の動作の説明に先立って本発明の主な原理と各デ
ータの説明を簡単に行う。

まずＳＥＭの原理から説明する。電子銃１４から細くし
ぼったビーム径（０，１μｍ径程度）の電子ビーム（１
次電子）１５がＤＵＴＩに連続的に照射される（衝突す
る）とＤＵＴ表面より、２次電子１６が放出される。放
出された２次電子は２次電子検出器１８で検出（捕集）
されて信号となり、信号増巾器１９で増巾される。この
とき、ＯＵＴ表面の材質、形状、電位に応じてコントラ
スト（白と黒の模様）が得られる。通常のＳＥＭは、こ
のうちの材質と形状とを利用しているものである。第８
図にこの通常のＳＥＭで得られるコントラスト像（ＳＥ
Ｍ像という）を示した。

次に、電位の分布差により得られるコントラストを電圧
コントラスト像といい、第１０図に示した。この第１０
図において、黒（なっている部分は白くなっている部分
よりも電位が高いことを示している。第８図と第１０図
はいずれも電子ビームでＤＵＴ表面を走査しているので
、面的領域のコントラスト像を示している。ストロボＳ
ＥＭは前述したＳＥＭの電子ビーム（１次電子）１５を
ブランキング電極１７ａと１７ｂによりパルス化してＤ
ＵＴ５表面に照射し、パルス周期と同期した位相（時刻
）でのコントラストを得るものである。特にここで利用
するコントラストは電圧コントラストである。

第９図はストロボＳＥＭより得られた波形であり、電子
ビーム（１次電子）の照射点はＤＵＴ表面の１点であり
、照射時刻をパルス周期より少しずつずらしく位相を変
化する）、各時刻（位相）での検出した２次電子を電圧
値に変換したものを示している。縦軸が電圧、横軸が位
相（時間）を示している。通常各時刻（位相）差は最小
数十ピコセカンド程度である。

従って、第９図はＤＵＴ表面の電子ビーム照射部分（こ
の場合は特定の１点で、照射領域は０．１〜０．５μｍ
径程度）における時間推移に対応した電圧（ストロボ波
形像）を示している。

ストロボＳＥＭの詳細な内容は以下の各参考文献に示さ
れている。

１）「ストロボ走査電子顕微鏡と半導体素子への応用４
　１９７９年１１月　電子ビーム研究第１巻 ２）「ストロボ走査電子顕微鏡と半導体素子への応用（
ｎ）Ｊ　　１９８０年１１月　電子ビーム研究　第２巻 ３）ｒ３００万ボルト超高圧電子顕微鏡の加速系の改良
」　昭和５６年１２月　電子ビーム研究　第３巻 ４）「ナノ秒ストロボ電子分光法による＋９７ＡｕのＮ
ＥＥＴ観測」　昭和５９年６月　電子ビーム研究　第４
巻 ５）「超高速現象観測用ストロボ透過電子顕微鏡の試作
研究」　昭和６０年１２月　電子ビーム研究　第５巻 ６）「ストロボ走査電子顕微鏡第二世代用鏡筒の研究」
　昭和６２年３月　電子ビーム研究第６巻 ７）「電子ビームテスティングハンドブック」昭和６２
年５月　電子ビーム研究　第７巻次にＬＳＩ設計データ
保持部２１の各データについて説明する。第８図に論理
回路の一例を示した。この論理回路は入力が８個（ＩＮ
Ｉ〜ｌＮ８）、出力が１個（ＯｌＪＴ）　、ゲートが７
個（Ｃ＋〜Ｇｖ）で構成されている。各ゲート間の連続
ノードはａからＯまでですべてを表している。

第１１図は被試験ＬＳＩの内部のトランジスタ回路の一
部を示す。但し、ここで示したトランジスタ回路（第１
１図）と論理回路（第７図）とは直接対応していない。

トランジスタ回路は後述する動作シミュレーション実行
に必要な情報を与える。

第１２図は写真転写技術により半導体材料上に微細加工
（バターニング）するマスク用のレイアウトデータ（マ
スクパターン）を示す。第１２図中の各図形はウェハプ
ロセス工程で処理される内容と対応している。第１２図
のマスクパターンによれば、それらのウェハプロセス工
程に対する断面状態（各工程）を区別するために該当図
形に対して色ありなどを付して区別することが容易とな
っている。例えばＩＡｌは第１アルミ配線（下層アルミ
配線）、２ＡＩ！は第２アルミ配線（上層アルミ配線）
、ｌＧは第１ゲート、２Ｇは第２ゲート、ＩＣＴは上層
部と下層部とを接続する第１コンタクト（第１２図の例
ではＩＡｌと２ｋｌとを接続）として区別する。

第１３図に論理シミュレーション結果の例を示す。同図
（ａ）は真理値表示である。ａ、ｂ、ｃ、ｄ。

・・・、０は論理回路（第７図）の各ゲート間の接続ノ
ード番号を示す、０，１．２，３，４，５，６゜７．８
．・・・はサイクル数を示し、１つのサイクルはある時
刻と１対１に対応している。このサイクル数は論理回路
の論理をすべて検証するまで行われるのが通常である。

ノード番号とサイクル数（時刻）のマトリクス状の中の
１．０．Ｘは論理状態を示し、特にＸは不定を表してい
る。第１３図（ｂｌは真理値表示を波形表示したもので
ある（但し、第７図の論理回路と第１３図の論理シミュ
レーション結果は実際は一致していない）。なお、論理
シミュレーションに関しては既出の文献ｒＶＬＳＩの設
計■−輪理とテスト」を参照されたい。

第１５図に回路シミュレーション結果の一例を示す。縦
方向は電圧を、横方向は時刻（時間）を示している。電
圧１時間のステップ（きざみ）値はシミュレーションの
精度にもよるが、主にシミュレーションを実行する計算
機（コンピュータ）の能力に大きく依存している。第１
５図の例は１つのノード番号に対するサイクルである。

次に面的図形比較の動作について第１７図を用いて手順
ごとに説明する。

■　ＬＳＩテス多２などの試験装置によりＤＵＴｌを試
験してＤＵＴの不良（故障）が現れる端子（ＤＯＴの出
力ピン）を求める。以下、第７図に示す論理回路で、Ｏ
ＵＴ　（出力）ピンに不良（故障）が現れたとする（ス
テップ５１１）。

■　不良ピン（ＯＵＴピン）と対応する論理回路内のノ
ード番号を求める。この場合はノード番号はａとなる（
ステップ５１２）。

■　論理回路内の該当ノード番号とこれに対応するレイ
アウトデータ（マスクパターン）　（第１２図）の領域
（図形）を求める。本操作は第７図と第１２図との対応
関係を求めるものであり、通常計算機上で実行される（
ステップ５１３）。

■　レイアウトデータ（マスクパターン）　（第１２図
）に対応するＤＵＴ　（ＬＳＩ）１の内部領域を求める
。電子ビーム１５がＤＵＴＩの該当領域すべてに照射で
きるようにステージ５をＸ又はＹ方向に移動させる。つ
まりレイアウトデータよリステージ移動情報（通常は座
標データ）を得て、モータ等でＸ、Ｙ移動を行う。

■　該当ＤＵＴ内部領域の試験データ（ＳＥＭ像２０ａ
、電圧コントラスト像２０Ｃ，ストロボ波形像２０ｂ）
をストロボＳＥＭにより採取する。

本手法は電圧コントラスト像を取扱うこととして、以後
その手順について説明する。

■　採取した試験データ（電圧コントラスト像）を期待
値データと比較して一致又は不一致の判定を行う。

期待値データとは、レイアウトデータ２１ＣにおいてＤ
ＵＴＩの入力条件（設定条件）が試験データの採取時と
同一であり、予め判っているＤＵＴ内部のノードの論理
状態（１，０，Ｘ）を明示できるように付したものであ
る。明示方法はレイアウトデータ２１ｃ上に色付け、コ
ントラストを施す等が考えられる。

第１４図にレイアウトデータ上に該当領域が論理値が１
の場合に斜線を付した例を示した。比較方法は採取した
試験データ（第１２図の電圧コントラスト像）と第１４
図の期待データとを図形的に照合して両データの相違を
ある判定値（例えば図形的に８０％以上一致しているか
否か）で一致又は不一致と判定する。この照合は通常画
像処理で行なわれる。

■以上■から■までの手法を不良ピン（出力ピン）から
論理回路内部へ実行して行い、最初に試験データと期待
値データとが不一致となるＤＵＴ内部の領域を発見する
まで行う。即ち、ストロボＳＥＭで得られる電圧コント
ラスト像データとレイアウトデータとの比較、照合の実
行は、論理回路内のゲート単位で、かつノードごとに出
力端子側より開始し、かつ予め順番が指定されているノ
ードに対してＤＵＴの入力側まで追跡するように行う。

この内部への実行（バックトレース：　Ｂａｃｋ　Ｔｒ
ａｃｅ）例を第７図の論理回路を例にとって説明する。

まず、ノードａで不良が発見された（ＬＳＩテスタより
のテスト結果）ので、ゲートＧ、の入力となるノードｂ
とノードＣについて電圧コントラスト像を期待データと
比較する。このとき、ノードｂが論理回路の表示におい
て上段側にあるのでノードｂから先に比較を行う。次に
ノードｄとノードｅとを比較し、次にノードｆとノード
ｇとを比較し、すべてのノードａ　”−ｏについて実行
していく。当然、各比較のプロセスにおいて、不一致と
判定された時点で一連の処理を終わる０以上の実行はデ
ータプロセシング装置２２でずぺて行われる。

なお、本手法での期待値データは第１３図の論理シミュ
レーション結果２１ｄと第１２図のレイアウトデータ２
１ｃとを組合わせた内容を意味しているが、それらのＬ
ＳＩ設計データが保存されていない場合は、基準ＤＵＴ
　（通常は良品０ＵＴ）を前もってストロボＳＥＭによ
り採取したデータを期待データとしても良い。

なお、上記実施例ではストロボＳＥＭによる試験データ
（電圧コントラスト像）と期待データ（レイアウトデー
タに論理状態を付したデータ）とを比較しており、この
比較は画像処理で行っているが、画像処理比較は一般図
形を取扱っているため面的比較となり、相当な時間を必
要とする。従って、論理回路内の各ゲート単位（該当ゲ
ートの入力及び出力となっているノードをすべて対象と
すること）で上記比較を実行すると極めて膨大な処理時
間となる。そこで、比較対象となるノード数を減少させ
るために、新たな探索法を提案する。

本出願ではこの手法をブロック探索法と呼ぶことにする
。

通常、論理回路はあるまとまったゲートを１つのブロッ
クとして取り扱う場合が多い。例えば第１６図に示す論
理回路では回路は２つのブロック（ブロック■とブロッ
ク■）から成立っており、ブロック■の中のゲートは３
個（Ｇ１．Ｇ２．Ｇ３）、ブロック■中のゲートは４個
（Ｇ４．Ｇ５゜Ｇ６．Ｇ７）を含んでいる。このブロッ
クに対する入力と出力ノードとを比較対象ノードとして
実行すると、比較個数が減少（ゲート単位での対象ノー
ド数はａ、　　ｂ、・・・、０までの１５個であったも
のがブロック検索法によるブロック単位での対象ノード
数は１３個〔ノードｂとノードＣとを省略できる〕とな
る）し、不良（故障）が発生していると推定できるブロ
ックを求め、該当ブロックにおいて、ゲート単位での比
較（前述した方法）を行うことで、不良（故障）発生部
分を発見するまでに要する時間を大巾に短縮できる。

次にさらに時間短縮をめざした論理比較法について説明
する。

この論理比較法によれば、まず、ＤＵＴ内部の試験（観
測）該当位置でのストロボ波形（像）を求める。

次に、得られたストロボ波形（像）に対して、ＤＵＴの
動作サイクル（通常ＤＵＴの試験サイクルを言い、ＬＳ
Ｉテスタのクロック周期と一致している場合が多い）を
設け、注目サイクル（通常は不良が発生した試験サイク
ル）内でストロボ波形（像）を２値又は３値に規格化す
る。

規格化は電圧しきい値を１種類又は２種類用意すること
で行う。ここでは３値規格化（２種類の電圧しきい値）
を行なう場合について説明する。

今しきい値ＶＯＨ，ＶＯＬを例えば２．４■と０゜８■
にそれぞれ設けておくものとする。第１８図に示すよう
なストロボ波形が得られたとすると、このストロボ波形
をある時間間隔ｔを有したサイクルで分割し、注目すべ
きサイクル内で２種類のしきい値と比較する。ここでＶ
ＯＨ以上の電圧ならばＨｉｇｈ　（論理値１）、ＶＯＬ
以下ならＬｏｗ　　（論理値０）、ＶＯＨとＶＯＬの間
であればＭｉｄｄｌｅ　（論理値はＺ又はＸ）と論理値
を決定する。Ｘは不安定又は不明を表し、Ｚは中間値を
示す。従って、得られたストロボ波形（像）データが論
理値に変換できたことになる。この得られた論理値（本
例では１）とＬＳＩ設計データ２１中の論理シミュレー
ション結果２１ｄとを比較することで一致又は不一致を
判定できる。第１８図は複数のテストサイクルを示した
が、最初から該当テストサイクルのみを対象とすること
も考えられる。このように論理値比較を行えば、画像比
較と比べて大巾な処理時間の短縮となる。

（発明の効果〕 以上のように、この発明に係る半導体装置の自動不良解
析装置によれば、ストロボＳＥＭの電子ビーム照射によ
り非接触でＤＵＴの内部を試験することができるので、
極めて高精度な電気特性が求められる。同時にＬＳＩ設
計データとストロボＳＥＭによる試験データとの比較照
合を自動的に行い、さらに不良発見部分から論理回路内
のノードをすべてにわたって順次、比較照合が実行され
るので、人手作業が一掃され、不良発生箇所の発見（抽
出）する時間、コストを大巾に削減できる。

さらに電子ビーム照射位置も設計データ情報より自動的
に該当部分が準備されるため、作業の完全自動化が実現
できる。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の自動不良
解析装置を示す図であり、第１図（ａｌはその全体構成
を示す図、第１図（ｂ）は第１図［ａｌのデータプロセ
シング装置の内部構成を示す図である。 第２図は従来の機械接触による不良解析装置を示す図、
第３図はパンケージに組立られたＬＳＩに対する従来の
機械接触による不良解析装置の一部分を示す図、第４図
はウェハ状態のＬＳＩに対する従来の機械接触による不
良解析装置の一部分を示す図、第５図は従来の不良解析
手順を示す図、第６図はテストサイクルと入力及び出力
クロック群を示す図、第７図は論理回路を示す図、第８
図はＳＥＭ像を示す図、第９図はストロボ波形像を示す
図、第１０図は電圧コントラスト像を示す図、第１１図
はトランジスタ回路を示す図、第１２図はレイアウトデ
ータ（マスクパターン）を示す図、第１３図は論理シミ
ュレーション結果を示す図であり、第１３図（ａ）はそ
の真理値表示を示す図、第１３図（ｂ）はその波形表示
を示す図、第１４図はレイアウトデータ上に論理値を付
した例を示す図、第１５図は回路シミュレーション結果
を示す図、第１６図は論理回路をブロック分割した時の
ブロック図、第１７図は本発明における不良解析手順を
示す図、第１８図は本発明におけるストロボ波形を示す
図である。 図において、１は被テストＬＳ　Ｉ　　（ＤＵＴ）、２
は試験機（テスタ）、３ａ、３ｂは配線ケーブル群、４
はケーブル接続部（コネクタ）、５はステージ（台）、
６は顕微鏡、７はマニピュレータ、８は固定台、９はソ
ケット、ＩＯは固定板、１１はプローブ・カード基板、
１２はブロービング用針、１３はストロボ走査形電子顕
ｉ鏡、１４は電子銃、１５は電子ビーム、１６は２次電
子、１７ａ、１７ｂはブランキング電極、１８は２次電
子検出器、１９は信号増巾器、２０はストロボＳＲＭよ
り得られたデータの保持部、２０ａはＳＥＭ像データ、
２０ｂはストロボ波形像データ、２０Ｃは電圧コントラ
スト像データ、２１はＬＳＩ設計データ保持部、２１ａ
は論理回路データ、２１ｂはトランジスタ回路データ、
２１ｃはレイアウトデータ（マスクパターン）、２１ｄ
は論理シミュレーション結果、２１ｅは回路シミュレー
ション結果、２２はデータプロセシング装置、２２ａは
ＬＳＩ試験機制御手段、２２ｂは試験領域算出手段、２
２ｃはステージ制御手段、２２ｄは内部領域探索手段で
ある。

Claims (1)

【特許請求の範囲】
1. （１）被試験半導体装置のコントラスト像を得るための
   ストロボ走査型電子顕微鏡と、 被試験半導体装置を試験するためのＬＳＩ試験機と、 被試験半導体装置の設計データを保持する設計データ保
   持部と、 上記ＬＳＩ試験機を制御し不良のある端子を発見させる
   ＬＳＩ試験機制御手段と、 上記設計データを用いて上記不良のある端子に対応する
   被試験半導体装置の内部領域を求める試験領域算出手段
   と、 上記ストロボ走査型電子顕微鏡内で被試験半導体装置を
   搭載するステージを、被試験半導体装置の試験領域が電
   子ビーム照射領域に合致するように移動させるステージ
   制御手段と、 上記ストロボ走査型電子顕微鏡により採取された試験デ
   ータと上記設計データとを比較照合し新たに電子ビーム
   を照射すべき被試験半導体装置の内部領域を探索する内
   部領域探索手段とを備えたことを特徴とする半導体装置
   の自動不良解析装置。