JPH01308050A - アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体 - Google Patents
アルミニウム物質との低抵抗接点形成方法と、この方法による低抵抗接点と集積回路用多層構造体Info
- Publication number
- JPH01308050A JPH01308050A JP63134274A JP13427488A JPH01308050A JP H01308050 A JPH01308050 A JP H01308050A JP 63134274 A JP63134274 A JP 63134274A JP 13427488 A JP13427488 A JP 13427488A JP H01308050 A JPH01308050 A JP H01308050A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum material
- tungsten
- low resistance
- via hole
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路、特に１ミクロン以下、あるいは２
ミクロン以下の直径のバイアホールを有する集積回路の
製造に用いられる方法に係る。更に具体的には、本発明
は、選択的堆積されたタングステンがアルミニウムに対
して低接点抵抗を示すようにする方法と、この方法によ
り製造される構造体に関する。従って、本発明は、集積
回路装置、特に超大規模集積回路装置におけるメタライ
ゼーション層間に低抵抗接点を達成するメカニズムを提
供する。
ミクロン以下の直径のバイアホールを有する集積回路の
製造に用いられる方法に係る。更に具体的には、本発明
は、選択的堆積されたタングステンがアルミニウムに対
して低接点抵抗を示すようにする方法と、この方法によ
り製造される構造体に関する。従って、本発明は、集積
回路装置、特に超大規模集積回路装置におけるメタライ
ゼーション層間に低抵抗接点を達成するメカニズムを提
供する。
〔従来の技術と発明が解決しようとする課題〕集積回路
に使われる回路形態の寸法は１ミクロンとそれ以下に小
さくなってきているために、異なる層の導体どうしを電
気的接続するに絶縁物質のバイアホール内に金属を入れ
る問題は次第に難しくなってきている。チップ上の装置
の密度をできるだけ高くするのにバイアホールの寸法を
回路形態の寸法とともに小さくすることが望ましい。他
方においては、一方の導体層を他方の導体層から絶縁す
る絶縁層の厚さは、眉間キャパシタンス等を考慮して横
寸法の縮小に比例して減らずことは一般にできない。こ
のような状況の結果、バイアホールの深さ対直径比が１
あるいは１以上の値にまで大きくなっている。このよう
に高い横縦比のバイアホールを導電性プラグ物質で効果
的に詰めることは難しい。例えば、スパッタのような広
角の物理的な堆積方法でもバイアホールの壁を十分な金
属で覆ってバイアホールを詰めて所望の信頼できる回路
を提供することは難しい。しかし、化学気相成長（ＣＶ
Ｄ）、特に、絶縁体表面には成長を行わずにバイアホー
ルの底の下層導体上に成長を開始する選択的ＣＶＤはこ
の問題を解決する一手段である。厚い選択的タングステ
ン成長方法が、モリブデンの第１メタライゼーション層
が使われたバイアホールを詰めるのに使われてきた。こ
れらの方法はモリブデンが使われているので低い接点抵
抗を示すことが分かっている。これらの方法は、例えば
、アール・ダブリュ・ストール（Ｒ，Ｗ、 ５ｔｏｌｌ
）及びアール・エイチ・ウィルソン（Ｒ，Ｈ，Ｗｉｌｓ
ｏｎ）による「多レベルメタライゼーション、相互接続
と接点技術討論会予稿集（Ｐｒｏｃｅｅｄ ｉ ｎｇｓ
ｏｆ ｔｈｅ Ｓｙｐｏｓｉｕｍ ｏｎ Ｍｕｌｔｉｌ
ｅｖｅｌ ＭｅＬａｌｌｉｚａ−ｔｉｏｎ、 ＩｎＬｅ
ｒｃｏｎｎｅｃｔｒｏｎ ａｎｄ Ｃｏｎｔａｃｔ
Ｔｅｃｈ−ｎｏｌｏｇｉｅｓ） Ｊ 、ニューシャーシ
ー州、ペニングトンの「電気化学会」の予稿集ν０１゜
８７−４゜２３２頁と、デイ’エム・ブラウン（Ｄ、Ｍ
、Ｂｒｏｗｎ）他によるｒｌＥＥＥ電子デハイスレター
ズ（ＴｈｅＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｌｅｔ
ｔｅｒｓ） 」のＥＤＬ−８，５５（１９８７）に記載
されている。これらの方法では、例えばアルミニウムの
第１金属層が使われており、将来は、更にもう１層の金
属層を加えるのが望ましく、この金属層にもアルミニウ
ムパターンへのバイアホールがやはり必要である。更に
、はとんどの集積回路製造方法はアルミニウムかアルミ
ニウム合金を第１金属レベルとして使っており、従って
２つの金属レヘルを有する集積回路の製造方法にはアル
ミニウムパターンへのバイアホールが必要になる。故に
、絶縁層内のバイアホールを通してアルミニウムかその
合金との信頼できる低抵抗接点を形成することが現在と
将来において確実に望まれる。
に使われる回路形態の寸法は１ミクロンとそれ以下に小
さくなってきているために、異なる層の導体どうしを電
気的接続するに絶縁物質のバイアホール内に金属を入れ
る問題は次第に難しくなってきている。チップ上の装置
の密度をできるだけ高くするのにバイアホールの寸法を
回路形態の寸法とともに小さくすることが望ましい。他
方においては、一方の導体層を他方の導体層から絶縁す
る絶縁層の厚さは、眉間キャパシタンス等を考慮して横
寸法の縮小に比例して減らずことは一般にできない。こ
のような状況の結果、バイアホールの深さ対直径比が１
あるいは１以上の値にまで大きくなっている。このよう
に高い横縦比のバイアホールを導電性プラグ物質で効果
的に詰めることは難しい。例えば、スパッタのような広
角の物理的な堆積方法でもバイアホールの壁を十分な金
属で覆ってバイアホールを詰めて所望の信頼できる回路
を提供することは難しい。しかし、化学気相成長（ＣＶ
Ｄ）、特に、絶縁体表面には成長を行わずにバイアホー
ルの底の下層導体上に成長を開始する選択的ＣＶＤはこ
の問題を解決する一手段である。厚い選択的タングステ
ン成長方法が、モリブデンの第１メタライゼーション層
が使われたバイアホールを詰めるのに使われてきた。こ
れらの方法はモリブデンが使われているので低い接点抵
抗を示すことが分かっている。これらの方法は、例えば
、アール・ダブリュ・ストール（Ｒ，Ｗ、 ５ｔｏｌｌ
）及びアール・エイチ・ウィルソン（Ｒ，Ｈ，Ｗｉｌｓ
ｏｎ）による「多レベルメタライゼーション、相互接続
と接点技術討論会予稿集（Ｐｒｏｃｅｅｄ ｉ ｎｇｓ
ｏｆ ｔｈｅ Ｓｙｐｏｓｉｕｍ ｏｎ Ｍｕｌｔｉｌ
ｅｖｅｌ ＭｅＬａｌｌｉｚａ−ｔｉｏｎ、 ＩｎＬｅ
ｒｃｏｎｎｅｃｔｒｏｎ ａｎｄ Ｃｏｎｔａｃｔ
Ｔｅｃｈ−ｎｏｌｏｇｉｅｓ） Ｊ 、ニューシャーシ
ー州、ペニングトンの「電気化学会」の予稿集ν０１゜
８７−４゜２３２頁と、デイ’エム・ブラウン（Ｄ、Ｍ
、Ｂｒｏｗｎ）他によるｒｌＥＥＥ電子デハイスレター
ズ（ＴｈｅＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｌｅｔ
ｔｅｒｓ） 」のＥＤＬ−８，５５（１９８７）に記載
されている。これらの方法では、例えばアルミニウムの
第１金属層が使われており、将来は、更にもう１層の金
属層を加えるのが望ましく、この金属層にもアルミニウ
ムパターンへのバイアホールがやはり必要である。更に
、はとんどの集積回路製造方法はアルミニウムかアルミ
ニウム合金を第１金属レベルとして使っており、従って
２つの金属レヘルを有する集積回路の製造方法にはアル
ミニウムパターンへのバイアホールが必要になる。故に
、絶縁層内のバイアホールを通してアルミニウムかその
合金との信頼できる低抵抗接点を形成することが現在と
将来において確実に望まれる。
第２アルミニウムレベルによりアルミニウムに低抵抗接
点を作るには、バイアホール内に第２アルミニウムレベ
ルを堆積させる前に通常スバソタエッチング工程により
表面のアルミニウム酸化物を除去しなければならないと
いう問題がある。以前発表された文献（ティ・モリャ他
（Ｔ、Ｍｏｒｉｙａ ｅｔ ａ＋、）、ＩＥＥＥ技術ダ
イヂエスト （ＩＥＥＥ Ｔｅｃｈｎｉｃａｌ Ｄ４ｇ
ｅｓＬ）、 ＩＥＤＭ（ＩＥＥＥ、ニューヨーク、 １
９８３）５５０頁）はタングステンが選択的にアルミニ
ウム上に堆積されると高接点抵抗となると報告している
。この高接点抵抗は他の研究者によっても確認されてい
る。選択的堆積されたタングステンと、アルミニウムと
の間に低接点抵抗を達成することにより選択的タングス
テン成長方法を使って特に集積回路におけるアルミニウ
ムパターンへのバイアホールを詰めることができるよう
にすることが望まれる。
点を作るには、バイアホール内に第２アルミニウムレベ
ルを堆積させる前に通常スバソタエッチング工程により
表面のアルミニウム酸化物を除去しなければならないと
いう問題がある。以前発表された文献（ティ・モリャ他
（Ｔ、Ｍｏｒｉｙａ ｅｔ ａ＋、）、ＩＥＥＥ技術ダ
イヂエスト （ＩＥＥＥ Ｔｅｃｈｎｉｃａｌ Ｄ４ｇ
ｅｓＬ）、 ＩＥＤＭ（ＩＥＥＥ、ニューヨーク、 １
９８３）５５０頁）はタングステンが選択的にアルミニ
ウム上に堆積されると高接点抵抗となると報告している
。この高接点抵抗は他の研究者によっても確認されてい
る。選択的堆積されたタングステンと、アルミニウムと
の間に低接点抵抗を達成することにより選択的タングス
テン成長方法を使って特に集積回路におけるアルミニウ
ムパターンへのバイアホールを詰めることができるよう
にすることが望まれる。
（課題を解決するための手段と作用〕
本発明の好ましい実施例によれば、（特に集積回路ウェ
ーハの）アルミニウム上に積層された絶縁体内のバイア
ホールを通してアルミニウムとの低抵抗接点を形成する
方法は、約３５０℃以上のウェーハ温度においてバイア
ホール内にタングステンを選択的に堆積させる工程から
なる。しかし、使われる温度はアルミニウムを損傷しな
い程度の高さとする。
ーハの）アルミニウム上に積層された絶縁体内のバイア
ホールを通してアルミニウムとの低抵抗接点を形成する
方法は、約３５０℃以上のウェーハ温度においてバイア
ホール内にタングステンを選択的に堆積させる工程から
なる。しかし、使われる温度はアルミニウムを損傷しな
い程度の高さとする。
具体的には、本発明は、約２７５℃と３５０℃との間の
臨界温度において接点抵抗が有意に変化することを示す
ものである。更に、アルミニウム構造体にヒルロックが
形成させるのを防ぐ目的で本発明は約４５０℃以下の温
度で実施されるのが好ましい。
臨界温度において接点抵抗が有意に変化することを示す
ものである。更に、アルミニウム構造体にヒルロックが
形成させるのを防ぐ目的で本発明は約４５０℃以下の温
度で実施されるのが好ましい。
本発明の方法によれば、固有の特性を有する構造体を得
ることができる。具体的には、本発明により得られる構
造体は、底のアルミニウムへのバイアホール内に約２
ｘ １０− ａΩ−ｃｔＭ以下の接点抵抗を示すタング
ステンプラグを備えている。本発明の方法とこの方法に
より得られる構造体はＶＬＳ １回路用の多層導電パタ
ーンの形成に特に利用できるものである。
ることができる。具体的には、本発明により得られる構
造体は、底のアルミニウムへのバイアホール内に約２
ｘ １０− ａΩ−ｃｔＭ以下の接点抵抗を示すタング
ステンプラグを備えている。本発明の方法とこの方法に
より得られる構造体はＶＬＳ １回路用の多層導電パタ
ーンの形成に特に利用できるものである。
従って、本発明の第１の目的は、バイアホール内にタン
グステンを堆積させて、バイアホールの底のアルミニウ
ム及びあるいはアルミニラム合金と低抵抗接点を形成す
るためにバイアホール内にタングステンを堆積すること
である。
グステンを堆積させて、バイアホールの底のアルミニウ
ム及びあるいはアルミニラム合金と低抵抗接点を形成す
るためにバイアホール内にタングステンを堆積すること
である。
本発明の第２の目的は、大きい横縞比を有するバイアホ
ールを使った超大型集積回路装置を製造することである
。
ールを使った超大型集積回路装置を製造することである
。
本発明の第３の目的は、大きい、深さ対直径比を有する
バイアホールを詰める方法を提供することである。
バイアホールを詰める方法を提供することである。
本発明の第４の目的は、集積回路装置内の導電層間に低
抵抗接点を形成する装置を提供することである。
抵抗接点を形成する装置を提供することである。
本発明の第５の目的は、多層集積回路装置特にアルミニ
ウムあるいはアルミニウム合金を使った多層集積回路装
置の製造を効率化するものである。
ウムあるいはアルミニウム合金を使った多層集積回路装
置の製造を効率化するものである。
まとめると本発明の目的は、直径が約１ミクロン以下あ
るいは２ミクロン以下のバイアホールにタングステンを
選択的に堆積させてバイアホールの底のアルミニウムお
よびあるいはアルミニウム合金との低固有接点抵抗を形
成することであるが、本発明の目的はこれに限定される
ものではない。
るいは２ミクロン以下のバイアホールにタングステンを
選択的に堆積させてバイアホールの底のアルミニウムお
よびあるいはアルミニウム合金との低固有接点抵抗を形
成することであるが、本発明の目的はこれに限定される
ものではない。
（実施例〕
直径１０．１６ｃ＋＋＋ （４インチ）のウェーハを酸
化し、次にアルミニウムあるいはシリコン１％を含むア
ルミニウム層を約５０００人の厚さにスパッタリングに
より積層した。その層に２メタルレベルを形成するＣＭ
ＯＳプロセスにおける第１メタルレベルに使われるテス
ト構造のパターンを施す。次に、０．４μｍあるいは０
．８μｍの厚さの酸化珪素層がプラズマ・エンハンスＰ
ＥＣＶＤにより約３８０℃の温度で堆積された。下層の
金属へのバイアホールがプロジェクションリソグラフィ
と反応性イオンエツチングとにより形成された。使った
レジストは非発熱酵素プラズマ装置内で除去され、ウェ
ーハは加熱したＰ Ｒ５１００Ｏ（ペンシルヴアニア州
、ジエイ、ティ、ヘーカーケミカル カンバニイ（Ｊ、
Ｔ、 Ｂａｋｅｒ ＣｈｅｍｉｃａｌＣｏｍｐａｎｙ
）社製品）で洗浄された。ウェーハをタングステン堆積
装置内に装入直前にウェーハのいくつかをフッ化水７１
の１％溶液に３０秒間浸してアルミニウムを約数１００
人除去した。このエツチングに続いて脱イオン化水によ
る洗浄が行われる。これらのウェーハをこれからエツチ
ングウェー八と呼ぶ。残りのウェーハにはそれ以上の処
理は行われず、これらのウェーハをエツチングしないウ
ェーハと呼ぶ。この調整の後にウェーハは、タングステ
ンへキサフルオライドの水素還元を利用した、メタル上
・＼のタングステンの選択的堆積を行う４個の反応装置
の１つに装填された。
化し、次にアルミニウムあるいはシリコン１％を含むア
ルミニウム層を約５０００人の厚さにスパッタリングに
より積層した。その層に２メタルレベルを形成するＣＭ
ＯＳプロセスにおける第１メタルレベルに使われるテス
ト構造のパターンを施す。次に、０．４μｍあるいは０
．８μｍの厚さの酸化珪素層がプラズマ・エンハンスＰ
ＥＣＶＤにより約３８０℃の温度で堆積された。下層の
金属へのバイアホールがプロジェクションリソグラフィ
と反応性イオンエツチングとにより形成された。使った
レジストは非発熱酵素プラズマ装置内で除去され、ウェ
ーハは加熱したＰ Ｒ５１００Ｏ（ペンシルヴアニア州
、ジエイ、ティ、ヘーカーケミカル カンバニイ（Ｊ、
Ｔ、 Ｂａｋｅｒ ＣｈｅｍｉｃａｌＣｏｍｐａｎｙ
）社製品）で洗浄された。ウェーハをタングステン堆積
装置内に装入直前にウェーハのいくつかをフッ化水７１
の１％溶液に３０秒間浸してアルミニウムを約数１００
人除去した。このエツチングに続いて脱イオン化水によ
る洗浄が行われる。これらのウェーハをこれからエツチ
ングウェー八と呼ぶ。残りのウェーハにはそれ以上の処
理は行われず、これらのウェーハをエツチングしないウ
ェーハと呼ぶ。この調整の後にウェーハは、タングステ
ンへキサフルオライドの水素還元を利用した、メタル上
・＼のタングステンの選択的堆積を行う４個の反応装置
の１つに装填された。
４個の反応装置のうちの１個はコールドウオール実験装
置で、以後Ｒと呼ぶ。４個の反応装置のうち２個は、タ
ングステン珪化物がブランケットタングステン堆積用の
市販されている型の改良コールド・ウオール反応器であ
った。この２個の反応装置は以後ＧｌとＧ２と呼ばれる
。４個目の反応装置は従来の設計のホット・ウオール管
状炉であった。この反応装置は以後Ｔと呼ぶ。これらの
すべての反応器内では約０．４〜１，３ Ｔｏｒｒの範
囲の圧力下で水素雰囲気中で所望の温度にまで加熱され
た。わずか０．１μｍのタングステンが堆積された管状
炉を除いて、タングステンへキサフルオライドが、酸化
物内の、下層の金属へのバイアホールをほぼ詰めるのに
選んだ時間の間導入された。管状炉については、ウェー
ハ温度は、炉の内側のシースに挿入された熱電対の温度
と仮定された。その他の反応装置については、ウェーハ
は加熱面上に置かれたので一側面からのみ加熱され、従
って下げた圧力においてはウェーハ温度は加熱面の温度
よりかなり低かった。４個の反応装置について、ウェー
ハ温度はブロードベント・アンド・ラミラー（Ｂｒｏａ
ｄｂｅｎｔ ＆Ｒａｍ１ｌｌｅｒ） 、電気化学会誌（
Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅ
ｍｉｃａｌＳｏｃｉｅｔｙ ） 、ｖｏｌ、１３１．１
４２７頁（１９８４）から推定された。タングステン堆
積に続いてつ工−ハはＰＲ５１０００で洗浄され、ウェ
ーハ上に０．８μｍの厚さにアルミニウム層がスバター
され、続いてパターンが施されて電気的試験に適した回
路が完成された。最後に、ウェーハは水素中で４００℃
の温度にて１時間の間アニールされた。
置で、以後Ｒと呼ぶ。４個の反応装置のうち２個は、タ
ングステン珪化物がブランケットタングステン堆積用の
市販されている型の改良コールド・ウオール反応器であ
った。この２個の反応装置は以後ＧｌとＧ２と呼ばれる
。４個目の反応装置は従来の設計のホット・ウオール管
状炉であった。この反応装置は以後Ｔと呼ぶ。これらの
すべての反応器内では約０．４〜１，３ Ｔｏｒｒの範
囲の圧力下で水素雰囲気中で所望の温度にまで加熱され
た。わずか０．１μｍのタングステンが堆積された管状
炉を除いて、タングステンへキサフルオライドが、酸化
物内の、下層の金属へのバイアホールをほぼ詰めるのに
選んだ時間の間導入された。管状炉については、ウェー
ハ温度は、炉の内側のシースに挿入された熱電対の温度
と仮定された。その他の反応装置については、ウェーハ
は加熱面上に置かれたので一側面からのみ加熱され、従
って下げた圧力においてはウェーハ温度は加熱面の温度
よりかなり低かった。４個の反応装置について、ウェー
ハ温度はブロードベント・アンド・ラミラー（Ｂｒｏａ
ｄｂｅｎｔ ＆Ｒａｍ１ｌｌｅｒ） 、電気化学会誌（
Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅ
ｍｉｃａｌＳｏｃｉｅｔｙ ） 、ｖｏｌ、１３１．１
４２７頁（１９８４）から推定された。タングステン堆
積に続いてつ工−ハはＰＲ５１０００で洗浄され、ウェ
ーハ上に０．８μｍの厚さにアルミニウム層がスバター
され、続いてパターンが施されて電気的試験に適した回
路が完成された。最後に、ウェーハは水素中で４００℃
の温度にて１時間の間アニールされた。
メタル−１／タングステンプラグ／メタル＝２構造の接
点抵抗は、ケルビン構造と４点測定により１．８μｍの
直径のバイアホールで測定された。表Ｉは、表に示され
た方法に対する各ウェーハの３５点以上における測定値
の平均値を示す。表１から分かるように、実験の結果は
ここに使用された温度及びあるいは堆積の臨界を示して
いる。
点抵抗は、ケルビン構造と４点測定により１．８μｍの
直径のバイアホールで測定された。表Ｉは、表に示され
た方法に対する各ウェーハの３５点以上における測定値
の平均値を示す。表１から分かるように、実験の結果は
ここに使用された温度及びあるいは堆積の臨界を示して
いる。
温度と堆積率が上がるにつれて、温度が約３５０″Ｃあ
るいは堆積率が約１２０Å／ｍになるまで測定抵抗値は
減少することが分かる。これらの値以上では抵抗値はほ
ぼ一定である。
るいは堆積率が約１２０Å／ｍになるまで測定抵抗値は
減少することが分かる。これらの値以上では抵抗値はほ
ぼ一定である。
下層の表面の調整が所望の低接点抵抗を得るのに制御要
因にならないということが示されている。更に、アルミ
ニウムの使用と１％シリコン含有のアルミニウム合金の
使用とでは結果にはっきりした差はない。
因にならないということが示されている。更に、アルミ
ニウムの使用と１％シリコン含有のアルミニウム合金の
使用とでは結果にはっきりした差はない。
アルミニウム内に有意なヒルロックが高温による方法で
は形成されるが、４５０℃以下の温度における方法では
形成されないことも注目される。これは、これらの温度
に対して予想していた事と一致している。他の元素を使
ったアルミニウム合金や、アルミニウムとの堆積構造体
を使うことにより過度のヒルロックを形成せずにより高
い温度とそれに伴う高堆積率を用いることができる。い
ずれにせよ、本願で行われた方法はアルミニウム構造体
を損傷する程の高い温度で行われないことが望ましい。
は形成されるが、４５０℃以下の温度における方法では
形成されないことも注目される。これは、これらの温度
に対して予想していた事と一致している。他の元素を使
ったアルミニウム合金や、アルミニウムとの堆積構造体
を使うことにより過度のヒルロックを形成せずにより高
い温度とそれに伴う高堆積率を用いることができる。い
ずれにせよ、本願で行われた方法はアルミニウム構造体
を損傷する程の高い温度で行われないことが望ましい。
具体的には、本願で行われた方法は約６００℃以下の温
度で行われる。本願の方法は約４５０℃以下の温度で行
ってヒルロックの形成を避けることが更に望ましい。
度で行われる。本願の方法は約４５０℃以下の温度で行
ってヒルロックの形成を避けることが更に望ましい。
本発明の方法により作られた構造体は添付の図面に示さ
れている。具体的には、アルミニウムあるいはアルミニ
ウム合金からなる下方レベルメタライゼーションパター
ン１２は容色縁性物質層１５上に堆積されており、絶縁
性物質層１５は基板１０上に堆積されており、基板１０
は典型的にはシリコンのような半導体物質からなってい
る。メタライゼーションパターン１２上には更に絶Ｘ、
濠性物質層１１が堆積されており、この絶縁性物質層１
１は典型的には酸化珪素からなっている。更に、本発明
の方法によって、タングステンプラグ１４が絶縁性物質
層ｌｌ内のバイアホール内に堆積されてメタラ、イゼー
ションパターン１２と低抵抗接点を形成している。上方
レベルメタラ、イゼーションパターン１３が堆積され、
パターン形成されてタンゲスチンプラグ１４と接続して
いる。」二方しヘルメタライゼーションパターン１３は
アルミニウムあるいはＶＬＳ １回路の製造に従来使わ
れているアルミニウム以外の導電性物質からなっても良
い。具体的には、上方レヘルメタライゼーションパター
ン１３はモリブデンからなる。
れている。具体的には、アルミニウムあるいはアルミニ
ウム合金からなる下方レベルメタライゼーションパター
ン１２は容色縁性物質層１５上に堆積されており、絶縁
性物質層１５は基板１０上に堆積されており、基板１０
は典型的にはシリコンのような半導体物質からなってい
る。メタライゼーションパターン１２上には更に絶Ｘ、
濠性物質層１１が堆積されており、この絶縁性物質層１
１は典型的には酸化珪素からなっている。更に、本発明
の方法によって、タングステンプラグ１４が絶縁性物質
層ｌｌ内のバイアホール内に堆積されてメタラ、イゼー
ションパターン１２と低抵抗接点を形成している。上方
レベルメタラ、イゼーションパターン１３が堆積され、
パターン形成されてタンゲスチンプラグ１４と接続して
いる。」二方しヘルメタライゼーションパターン１３は
アルミニウムあるいはＶＬＳ １回路の製造に従来使わ
れているアルミニウム以外の導電性物質からなっても良
い。具体的には、上方レヘルメタライゼーションパター
ン１３はモリブデンからなる。
（発明の効果〕
本願のアルミニウムあるいはアルミニウム合金との低抵
抗接点を形成する方法は従来使われてきたＶＬＳ Ｉ製
造装置で有効に簡単に行なわれるものである。更に、本
発明の方法は選択的堆積されたタングステンの有効性を
拡げるものであり、ミクロンやサブミクロンの回路の製
造を有意に容易にする。更に、本発明の方法は、ＶＬＳ
１回路のアルミニウムあるいはアルミニウム合金を使
った多層導電性パターンの製造に有意に貢献するもので
ある。アルミニウムは多層でなくても望ましいメタライ
ゼーション物質であるため、このことは本発明の特に望
ましい要件である。本発明の方法と、この方法により製
造される構造体は上述の本発明のすべての目的を達成す
るものである。
抗接点を形成する方法は従来使われてきたＶＬＳ Ｉ製
造装置で有効に簡単に行なわれるものである。更に、本
発明の方法は選択的堆積されたタングステンの有効性を
拡げるものであり、ミクロンやサブミクロンの回路の製
造を有意に容易にする。更に、本発明の方法は、ＶＬＳ
１回路のアルミニウムあるいはアルミニウム合金を使
った多層導電性パターンの製造に有意に貢献するもので
ある。アルミニウムは多層でなくても望ましいメタライ
ゼーション物質であるため、このことは本発明の特に望
ましい要件である。本発明の方法と、この方法により製
造される構造体は上述の本発明のすべての目的を達成す
るものである。
以上本発明を好ましい実施例により詳細に説明したが、
本発明の多くの改良、変更も当業者により実施されるこ
とができる。しかし、これらのすべての改良、変更も本
願の特許請求の範囲に含まれるものであり、本発明の真
の精神、範囲に該当するものである。
本発明の多くの改良、変更も当業者により実施されるこ
とができる。しかし、これらのすべての改良、変更も本
願の特許請求の範囲に含まれるものであり、本発明の真
の精神、範囲に該当するものである。
図面は、本発明の方法により製造される多層構造体を示
す図である。 符号の説明 １０ 基板 １１ −絶縁性物質層 １２−＝−一下方しヘルメタライセーンヨンバクーン１
３ −上方レベルメタライセージ３ンパターン１４
−−−タングステンプラグ １５−−−−一絶縁性物質層 特許出願人 ゼネラル・エレクトリック・カンパニイ ・復代理人 弁理士 平 １） 忠 雄］ Ｑ
−、−、、−１板 １１− 絶縁性物質層 １２−下方レヘルメタライセーンヨンバターノ１３上方
レヘルメタライセーンヨンパターン１４− タングス
テンプラグ １５ −絶縁性物質層
す図である。 符号の説明 １０ 基板 １１ −絶縁性物質層 １２−＝−一下方しヘルメタライセーンヨンバクーン１
３ −上方レベルメタライセージ３ンパターン１４
−−−タングステンプラグ １５−−−−一絶縁性物質層 特許出願人 ゼネラル・エレクトリック・カンパニイ ・復代理人 弁理士 平 １） 忠 雄］ Ｑ
−、−、、−１板 １１− 絶縁性物質層 １２−下方レヘルメタライセーンヨンバターノ１３上方
レヘルメタライセーンヨンパターン１４− タングス
テンプラグ １５ −絶縁性物質層
Claims (17)
- （１）基板上のアルミニウム物質上に積層された絶縁層
内のバイアホールを通してアルミニウム物質との低抵抗
接点を形成する方法において、 前記バイアホール内に前記アルミニウム物 質と接触させてタングステンを堆積させ るタングステン堆積工程で、この堆積は、 約３５０℃より高いが、前記アルミニウム物質を損傷す
る程高くない温度で行われるタングステン堆積工程から
なるアルミニウム物質との低抵抗接点形成方法。 - （２）前記堆積温度は約６００℃より低い請求項第１項
記載のアルミニウム物質との低抵抗接点形成方法。 - （３）前記堆積温度はヒルロック形成を起こさせる程に
高くない請求項第１項記載のアルミニウム物質との低抵
抗接点形成方法。 - （４）前記堆積温度は約４５０℃よりも低い請求項第１
項記載のアルミニウム物質との低抵抗接点形成方法。 - （５）前記ウェーハを酸浴内で前処理して、前記タング
ステン堆積工程前に前記バイアホールを通して前記アル
ミニウム物質を選択的にエッチングする処理工程を更に
備えた請求項第１項記載のアルミニウム物質との低抵抗
接点形成方法。 - （６）前記酸浴がフッ化水素酸である請求項第５項記載
のアルミニウム物質との低抵抗接点形成方法。 - （７）前記タングステン堆積はホットウォール反応装置
内で行われる請求項第１項記載のアルミニウム物質との
低抵抗接点形成方法。 - （８）前記タングステン堆積はコールドウォール反応装
置内で行われる請求項第１項記載のアルミニウム物質と
の低抵抗接点形成方法。 - （９）前記アルミニウム物質はシリコンを含有する請求
項第１項記載のアルミニウム物質との低抵抗接点形成方
法。 - （１０）前記シリコンは約１重量パーセントの量で含有
される請求項第９項記載のアルミニウム物質との低抵抗
接点形成方法。 - （１１）前記タングステン堆積工程は約１２０Å／ｍよ
りも高い堆積率で行われる請求項第１項記載のアルミニ
ウム物質との低抵抗接点形成方法。 - （１２）前記タングステン堆積工程は選択的である請求
項第１項記載のアルミニウム物質との低抵抗接点形成方
法。 - （１３）基板上のアルミニウム物質上に積層された絶縁
層内のバイアホールを通してアルミニウム物質との低抵
抗接点を形成する方法において、 前記バイアホール内に前記アルミニウム物 質と接触させてタングステンを堆積させ るタングステン堆積工程で、この堆積は、 約３５０℃より高いが前記アルミニウム物質を損傷する
程高くない温度で行われるタングステン堆積工程からな
るアルミニウム物質との低抵抗接点形成方法により作ら
れた低抵抗接点。 - （１４）導電パターンを含むアルミニウム物質層と、前
記導電パターン上に積層され少なくとも 一個のバイアホールを有し、前記アルミニウム物質の少
なくとも一部を露出するように堆積された絶縁層と、 前記アルミニウム物質に対して約２×１０＾−＾８Ω−
ｃｍ＾２以下の固有接点抵抗を示す、前記バイアホール
内に堆積されたタングステンプラグとを備えた集積回路
用多層構造体。 - （１５）前記アルミニウム物質はシリコンを含有する請
求項第１４項記載の集積回路用多層構造体。 - （１６）前記シリコンは約１重量パーセントの量で含有
される請求項第１５項記載の集積回路用多層構造体。 - （１７）前記タングステンプラグの上方面と電気的接続
をするように堆積された導電パターン層を更に備えた請
求項第１４項記載の集積回路用多層構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5651087A | 1987-06-01 | 1987-06-01 | |
| US056,510 | 1987-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01308050A true JPH01308050A (ja) | 1989-12-12 |
| JP2798250B2 JP2798250B2 (ja) | 1998-09-17 |
Family
ID=22004882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63134274A Expired - Fee Related JP2798250B2 (ja) | 1987-06-01 | 1988-05-31 | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2798250B2 (ja) |
| DE (1) | DE3818509A1 (ja) |
| FR (1) | FR2620860B1 (ja) |
| GB (1) | GB2208119B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR930000309B1 (ko) * | 1989-11-22 | 1993-01-15 | 삼성전자 주식회사 | 반도체 장치의 제조방법 |
| US5032233A (en) * | 1990-09-05 | 1991-07-16 | Micron Technology, Inc. | Method for improving step coverage of a metallization layer on an integrated circuit by use of a high melting point metal as an anti-reflective coating during laser planarization |
| JPH04346231A (ja) * | 1991-05-23 | 1992-12-02 | Canon Inc | 半導体装置の製造方法 |
| US7361581B2 (en) | 2004-11-23 | 2008-04-22 | International Business Machines Corporation | High surface area aluminum bond pad for through-wafer connections to an electronic package |
| US20060131700A1 (en) * | 2004-12-22 | 2006-06-22 | David Moses M | Flexible electronic circuit articles and methods of making thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918659A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 多層配線の形成方法 |
| JPS5998535A (ja) * | 1982-11-29 | 1984-06-06 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPS59202651A (ja) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | 多層配線の形成方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1596907A (en) * | 1978-05-25 | 1981-09-03 | Fujitsu Ltd | Manufacture of semiconductor devices |
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4699801A (en) * | 1985-02-28 | 1987-10-13 | Kabuskiki Kaisha Toshiba | Semiconductor device |
| WO1986006755A1 (en) * | 1985-05-10 | 1986-11-20 | General Electric Company | Selective chemical vapor deposition method and apparatus |
| EP0319214A1 (en) * | 1987-12-04 | 1989-06-07 | AT&T Corp. | Method for making semiconductor integrated circuits using selective tungsten deposition |
-
1988
- 1988-05-31 JP JP63134274A patent/JP2798250B2/ja not_active Expired - Fee Related
- 1988-05-31 DE DE3818509A patent/DE3818509A1/de not_active Withdrawn
- 1988-06-01 FR FR888807310A patent/FR2620860B1/fr not_active Expired - Fee Related
- 1988-06-01 GB GB8812936A patent/GB2208119B/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5918659A (ja) * | 1982-07-23 | 1984-01-31 | Hitachi Ltd | 多層配線の形成方法 |
| JPS5998535A (ja) * | 1982-11-29 | 1984-06-06 | Hitachi Ltd | 半導体集積回路の製造方法 |
| JPS59202651A (ja) * | 1983-05-04 | 1984-11-16 | Hitachi Ltd | 多層配線の形成方法 |
| JPS60115221A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2620860A1 (fr) | 1989-03-24 |
| DE3818509A1 (de) | 1988-12-22 |
| JP2798250B2 (ja) | 1998-09-17 |
| FR2620860B1 (fr) | 1994-07-29 |
| GB8812936D0 (en) | 1988-07-06 |
| GB2208119B (en) | 1992-01-15 |
| GB2208119A (en) | 1989-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6767788B2 (en) | Semiconductor device having a metal insulator metal capacitor | |
| US5063175A (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| KR910007108B1 (ko) | 알루미늄 또는 알루미늄 화합물로 구성된 적어도 2개의 도체층을 포함하는 반도체 집적회로 및 그 제조방법 | |
| US7220665B2 (en) | H2 plasma treatment | |
| US6674167B1 (en) | Multilevel copper interconnect with double passivation | |
| JP4431580B2 (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| US6277765B1 (en) | Low-K Dielectric layer and method of making same | |
| JPH04233230A (ja) | 半導体基板上の隔置されたシリコン領域の相互接続方法 | |
| US6174798B1 (en) | Process for forming metal interconnect stack for integrated circuit structure | |
| US8293638B2 (en) | Method of fabricating damascene structures | |
| JPH08222569A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| JP2798250B2 (ja) | アルミニウム物質との低抵抗接点形成方法，およびアルミニウムとの低抵抗接点 | |
| US4111775A (en) | Multilevel metallization method for fabricating a metal oxide semiconductor device | |
| EP0262719B1 (en) | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material | |
| US7943505B2 (en) | Advanced VLSI metallization | |
| US5763324A (en) | Method of manufacturing a semiconductor device with improved uniformity of buried conductor in contact holes | |
| US6339022B1 (en) | Method of annealing copper metallurgy | |
| KR19990063767A (ko) | 전용챔버 증착된 두개의 티타늄 박층을 가진 집적회로용 금속적층 | |
| WO2022268417A1 (en) | Beol interconnects with improved isolation by sub-division of inlaid conductors | |
| TW455954B (en) | Manufacturing process using thermal annealing process to reduce the generation of hillock on the surface of Cu damascene structure | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| EP0543254B1 (en) | A method of forming high-stability metallic contacts in an integrated circuit with one or more metallized layers | |
| TW202545026A (zh) | 包括具有連接相鄰金屬線的橋接金屬圖案的互連結構的半導體裝置及製造半導體裝置的方法 | |
| KR19990017092A (ko) | 반도체 소자의 초미세 콘택 형성 방법 | |
| JPS6015948A (ja) | 半導体装置の製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |