JPH01308065A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH01308065A JPH01308065A JP63139843A JP13984388A JPH01308065A JP H01308065 A JPH01308065 A JP H01308065A JP 63139843 A JP63139843 A JP 63139843A JP 13984388 A JP13984388 A JP 13984388A JP H01308065 A JPH01308065 A JP H01308065A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- functional block
- group
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は集積回路に関し、特にその機能試験方法に関す
る。
る。
第３図は従来の集積回路の一般的な構成図である。この
図では説明を簡単にするためにチップ本体１００内に２
種類の機能が含まれているものとする。
図では説明を簡単にするためにチップ本体１００内に２
種類の機能が含まれているものとする。
一般的に、このような構成をもつ集積回路では、第１の
機能ブロック１０１と第２の機能ブロック１０２間で相
互に関連をもつのがふつうである。
機能ブロック１０１と第２の機能ブロック１０２間で相
互に関連をもつのがふつうである。
関連のない信号は第１の機能ブロックから直接外部に出
力される。しかし、第１の機能ブロックを試験するため
には、当然関連信号についても試験する必要があり、こ
の信号も外部に出力さなければならない。第３図では第
１の機能ブロックから第２の機能ブロックに入力されて
いる第１の関連信号群２１１がこれに相当する。
力される。しかし、第１の機能ブロックを試験するため
には、当然関連信号についても試験する必要があり、こ
の信号も外部に出力さなければならない。第３図では第
１の機能ブロックから第２の機能ブロックに入力されて
いる第１の関連信号群２１１がこれに相当する。
第１の機能ブロックは第１の入力端子群２０１、第１の
出力端子群２２１および第１の関連信号群を有しており
、第１の入力端子群に入力される信号の組み合わせで動
作する。その結果、第１の出力端子群および第１の関連
信号群の出力値が変化する。したがって、入力端子群に
与える信号の組み合わせを変えることによって、第１の
機能ブロックの動作試験を行うことができる。
出力端子群２２１および第１の関連信号群を有しており
、第１の入力端子群に入力される信号の組み合わせで動
作する。その結果、第１の出力端子群および第１の関連
信号群の出力値が変化する。したがって、入力端子群に
与える信号の組み合わせを変えることによって、第１の
機能ブロックの動作試験を行うことができる。
実際の試験は次のような手順で行う。まず、第１の入力
端子群からテスト信号系列（以下、テスト・パターンと
称す）を第１の機能ブロックに入力する。第１の機能ブ
ロックはこのテスト・パターンに基づいて動作し、その
結果として第１の出力端子群および第１の関連信号群か
ら何等かの信号を出力する（以下、この出力信号系列を
出カバターンと称す）。この出カバターンがそのときに
入力したテスト・パターンによる第１の機能ブロックの
動作結果となる。この動作結果に基づいて第１の機能ブ
ロックの正否を判断する。
端子群からテスト信号系列（以下、テスト・パターンと
称す）を第１の機能ブロックに入力する。第１の機能ブ
ロックはこのテスト・パターンに基づいて動作し、その
結果として第１の出力端子群および第１の関連信号群か
ら何等かの信号を出力する（以下、この出力信号系列を
出カバターンと称す）。この出カバターンがそのときに
入力したテスト・パターンによる第１の機能ブロックの
動作結果となる。この動作結果に基づいて第１の機能ブ
ロックの正否を判断する。
一方、出カバターンが得られてもこれが正しいものであ
るかどうかを判定するためには、このテスト・パターン
を入力したときの期待出力信号の系列（以下、これを期
待パターンと称す）が用意されていなければならない。
るかどうかを判定するためには、このテスト・パターン
を入力したときの期待出力信号の系列（以下、これを期
待パターンと称す）が用意されていなければならない。
そのため、シミュレーション等によってあらかじめこれ
らの期待ノ（ターンを求めておく必要がある。
らの期待ノ（ターンを求めておく必要がある。
第１の機能ブロックの正否の判断は、上述のようにして
求めた期待パターンと前述の出カバターンを照合するこ
とによって行う。通常、これらの試験はＬＳＩテスター
を用いて行われる。
求めた期待パターンと前述の出カバターンを照合するこ
とによって行う。通常、これらの試験はＬＳＩテスター
を用いて行われる。
なお、第２の機能ブロック１０２の試験のもまったく同
様に行える。
様に行える。
上述したように、従来の集積回路の試験方式では、機能
ブロックの動作結果を照合するために、各機能ブロック
に属する複数の出力信号をすべて外部に引き出さなけれ
ばならなかった。そのため、チップ内にある被試験機能
ブロックの数が増えるにしたがってチップの端子数が増
加してしまうという問題点があった。
ブロックの動作結果を照合するために、各機能ブロック
に属する複数の出力信号をすべて外部に引き出さなけれ
ばならなかった。そのため、チップ内にある被試験機能
ブロックの数が増えるにしたがってチップの端子数が増
加してしまうという問題点があった。
上述した従来の集積回路の試験方式に対し、本発明はす
べての出力信号を外部に端子として引き出さなくても機
能ブロックの試験ができる、という相違点を有する。
べての出力信号を外部に端子として引き出さなくても機
能ブロックの試験ができる、という相違点を有する。
本発明による集積回路では、上述したような問題点を解
決するために、互いに系列の異なる機能ブレツクに属す
る信号群の中からひとつの機能ブロックに属する信号群
を選択する手段を有し、選択された信号群からの出力信
号を直列の信号系列に変換し、該信号系列を単一の端子
から順に外部に出力することによって、選択された信号
群をもつ機能ブロックの試験を行うようにしたものであ
る。
決するために、互いに系列の異なる機能ブレツクに属す
る信号群の中からひとつの機能ブロックに属する信号群
を選択する手段を有し、選択された信号群からの出力信
号を直列の信号系列に変換し、該信号系列を単一の端子
から順に外部に出力することによって、選択された信号
群をもつ機能ブロックの試験を行うようにしたものであ
る。
〔実施例１〕
第１図は本発明による実施例である。以下、本発明につ
いて第１図を参照して説明する。
いて第１図を参照して説明する。
はじめにこのチップの構成について説明する。
説明を簡単にするために、チップ本体１００内には、第
１の機能ブロック１０１、第２の機能ブロック１０２、
第３の機能ブロック１０３および第４の機能ブロック１
０４があるものとする。これらの機能ブロックは、入力
端子群２０１．２０２．２０３．２０４をもち、内部の
機能ブロック間で相互に関係のない出力信号群は出力端
子群２２１．２２２．２２３．２２４として外部に出力
される。
１の機能ブロック１０１、第２の機能ブロック１０２、
第３の機能ブロック１０３および第４の機能ブロック１
０４があるものとする。これらの機能ブロックは、入力
端子群２０１．２０２．２０３．２０４をもち、内部の
機能ブロック間で相互に関係のない出力信号群は出力端
子群２２１．２２２．２２３．２２４として外部に出力
される。
また、内部で相互に関係する出力信号はそれぞれ選択回
路３００に接続されている。本例では、第１の関連信号
群２１１、第２の関連信号群２１２、第３の関連信号群
２１３、第４の関連信号群２１４の４種類がある。
路３００に接続されている。本例では、第１の関連信号
群２１１、第２の関連信号群２１２、第３の関連信号群
２１３、第４の関連信号群２１４の４種類がある。
第１の機能ブロックを試験する場合には次のようにする
。
。
まず、第１の関連信号群が選択回路を介し、出力値転送
線３２１に接続されるように機能ブロック選択信号３２
０を設定する。これによって、選択回路３００に接続し
である各機能ブロックの関連信号群の中から、第１の関
連信号群が出力値転送線と接続できる。したがって、第
１の関連信号群が直列化回路３１０の入力となる。この
回路は、入力された並列信号系列を直列信号系列に変換
する機能をもつ。
線３２１に接続されるように機能ブロック選択信号３２
０を設定する。これによって、選択回路３００に接続し
である各機能ブロックの関連信号群の中から、第１の関
連信号群が出力値転送線と接続できる。したがって、第
１の関連信号群が直列化回路３１０の入力となる。この
回路は、入力された並列信号系列を直列信号系列に変換
する機能をもつ。
この設定が終了したならば、次に第１の入力端子群より
テスト・パターンを入力する。これに基づいて第１の機
能ブロックが動作し、第１の関連信号群から出カバター
ンを出力する。この場合、出カバターンは連続して出力
されるため、転送タイミング信号３２４によって直列化
回路への転送タイミングを制御する。
テスト・パターンを入力する。これに基づいて第１の機
能ブロックが動作し、第１の関連信号群から出カバター
ンを出力する。この場合、出カバターンは連続して出力
されるため、転送タイミング信号３２４によって直列化
回路への転送タイミングを制御する。
出カバターンは出力値転送線を介して直列化回路へ転送
される。このタイミングに合わせて外部からストローブ
信号３２２を供給し、直列化回路に出カバターンをセッ
トする。この値は、クロック信号３２３を入力すること
によって、直列信号出力端子３３０から出力させること
ができる。したがって、あらかじめシミュレーション等
によって転送タイミング、ストローブ信号タイミングお
よび期待値パターンを求めておき、この直列出力信号と
順次比較していけば、第１の機能ブロックの正否を判定
することができる。
される。このタイミングに合わせて外部からストローブ
信号３２２を供給し、直列化回路に出カバターンをセッ
トする。この値は、クロック信号３２３を入力すること
によって、直列信号出力端子３３０から出力させること
ができる。したがって、あらかじめシミュレーション等
によって転送タイミング、ストローブ信号タイミングお
よび期待値パターンを求めておき、この直列出力信号と
順次比較していけば、第１の機能ブロックの正否を判定
することができる。
なお、第１の機能ブロック以外を試験する場合には、機
能ブロック選択信号の値を変更し、同様な処理をすれば
よい。
能ブロック選択信号の値を変更し、同様な処理をすれば
よい。
〔実施例２〕
第２図は本発明によるもう一つの実施例である。
この例の場合、出力信号を蓄えるために、各機能ブロッ
ク対応したメモリ３０１，３０２．３０３．３０４をも
たせている。各機能ブロックからの出力信号をこのメモ
リに書き込んで、それから直列化回路３１０に転送する
。メモリへの書き込みは機能ブロック選択信号３２０と
書き込み信号３２５によって行う。なお、書き込みは機
能ブロックからの関連信号群２１１．２１２．２１３．
２１４各々の出力タイミングに合わせて行う。このタイ
ミングは実施例１の場合と同様に、あらかじめシミュレ
ーション等によって見つけておけばよい。
ク対応したメモリ３０１，３０２．３０３．３０４をも
たせている。各機能ブロックからの出力信号をこのメモ
リに書き込んで、それから直列化回路３１０に転送する
。メモリへの書き込みは機能ブロック選択信号３２０と
書き込み信号３２５によって行う。なお、書き込みは機
能ブロックからの関連信号群２１１．２１２．２１３．
２１４各々の出力タイミングに合わせて行う。このタイ
ミングは実施例１の場合と同様に、あらかじめシミュレ
ーション等によって見つけておけばよい。
−旦メモリに書き込まれた値は、任意のタイミングで読
み出すことが可能である。この操作は機能ブロック選択
信号と転送タイミング信号３２４によって行い、さらに
ストローブ信号３２２によって直列化回路にセットする
。直列化回路にセットされた値は、クロック信号３２３
を入力することによって直列信号出力端子３３０から外
部に出力することができる。
み出すことが可能である。この操作は機能ブロック選択
信号と転送タイミング信号３２４によって行い、さらに
ストローブ信号３２２によって直列化回路にセットする
。直列化回路にセットされた値は、クロック信号３２３
を入力することによって直列信号出力端子３３０から外
部に出力することができる。
なお、機能、ブロックの正否の判断の方法は第１の実施
例の場合と同様である。
例の場合と同様である。
以上説明したように本発明による集積回路では、内部機
能ブロック間で使用される信号をすべて外部に出力する
必要がないため、端子数を増加させずにチップの機能試
験ができるようになり、チップの試験が容易になるとい
う効果がある。
能ブロック間で使用される信号をすべて外部に出力する
必要がないため、端子数を増加させずにチップの機能試
験ができるようになり、チップの試験が容易になるとい
う効果がある。
第１図は従来の集積回路である。第２図は本発明による
第１の実施例、第３図は第２の実施例である。 １００・・・・・・チップ本体、１０１・・・・・・第
１の機能ブロック、１０２・・・・・・第２の機能ブロ
ック、ＩＯ３・・・・・・第３の機能ブロック、１０４
・・・・・・第４の機能ブロック、２０１・・・・・・
第１の入力端子群、２０２・・・・・・第２の入力端子
群、２０３・・・・・・第３の入力端子群、２０４・・
・・・・第４の入力端子群、２１１・・・・・・第１の
関連信号群、２１２・・・・・・第２の関連信号群、２
１３・・・・・・第３の関連信号群、２１４・・・・・
・第４の関連信号群、２２１・・・・・・第１の出力端
子群、２２２・・・・・・第２の出力端子群、２２３・
・・・・・第３の出力端子群、２２４・・・・・・第４
の出力端子群、３００・・・・・・選択回路、３０１・
・・・・・第１のメモリ、３０２・・・・・・第２のメ
モリ、３０３・・・・・・第３のメモリ、３０４・・・
・・・第４のメモリ、３１０・・・・・・直列化回路、
３２０・・・・・・機能ブロック選択信号、３２１・・
・・・・出力値転送線、３２２・・・・・・ストローブ
信号、３２３・・・用クロック信号、３２４・・・・・
・転送タイミング信号、３２５・・・・・・書き込み信
号、３３０・・・・・・直列信号出力端子。 代理人 弁理士 内 原 音 どど＋４ＸＪ４σノエスフ’ｊ％ｙ坪
第１の実施例、第３図は第２の実施例である。 １００・・・・・・チップ本体、１０１・・・・・・第
１の機能ブロック、１０２・・・・・・第２の機能ブロ
ック、ＩＯ３・・・・・・第３の機能ブロック、１０４
・・・・・・第４の機能ブロック、２０１・・・・・・
第１の入力端子群、２０２・・・・・・第２の入力端子
群、２０３・・・・・・第３の入力端子群、２０４・・
・・・・第４の入力端子群、２１１・・・・・・第１の
関連信号群、２１２・・・・・・第２の関連信号群、２
１３・・・・・・第３の関連信号群、２１４・・・・・
・第４の関連信号群、２２１・・・・・・第１の出力端
子群、２２２・・・・・・第２の出力端子群、２２３・
・・・・・第３の出力端子群、２２４・・・・・・第４
の出力端子群、３００・・・・・・選択回路、３０１・
・・・・・第１のメモリ、３０２・・・・・・第２のメ
モリ、３０３・・・・・・第３のメモリ、３０４・・・
・・・第４のメモリ、３１０・・・・・・直列化回路、
３２０・・・・・・機能ブロック選択信号、３２１・・
・・・・出力値転送線、３２２・・・・・・ストローブ
信号、３２３・・・用クロック信号、３２４・・・・・
・転送タイミング信号、３２５・・・・・・書き込み信
号、３３０・・・・・・直列信号出力端子。 代理人 弁理士 内 原 音 どど＋４ＸＪ４σノエスフ’ｊ％ｙ坪
Claims (1)
- 機能ブロックを複数系列有し、互いに系列の異なる機
能ブロックに属する信号群の中から、ひとつの機能ブロ
ックに属する信号群を選択する手段と、選択された信号
群からの並列出力信号を保持する手段と、保持した並列
信号を直列の信号系列に変換する手段とを有し、該直列
信号系列を単一の端子から順に外部に出力することによ
って、選択された信号群をもつ機能ブロックの試験を行
うことを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139843A JPH01308065A (ja) | 1988-06-06 | 1988-06-06 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63139843A JPH01308065A (ja) | 1988-06-06 | 1988-06-06 | 集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01308065A true JPH01308065A (ja) | 1989-12-12 |
Family
ID=15254811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63139843A Pending JPH01308065A (ja) | 1988-06-06 | 1988-06-06 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01308065A (ja) |
-
1988
- 1988-06-06 JP JP63139843A patent/JPH01308065A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7036060B2 (en) | Semiconductor integrated circuit and its analyzing method | |
| US5734615A (en) | Memory testing apparatus for microelectronic integrated circuit | |
| US5909448A (en) | Memory testing apparatus using a failure cell array | |
| US5703884A (en) | Scanning pass test circuit | |
| JPH01110274A (ja) | 試験回路 | |
| US6463562B1 (en) | Semiconductor device including macros and its testing method | |
| JP3479653B2 (ja) | テスト装置 | |
| JPH01308065A (ja) | 集積回路 | |
| JPH0512900A (ja) | テスト機能を有する半導体記憶装置及びそのテスト方法 | |
| KR100396096B1 (ko) | 반도체 집적 회로의 테스트 회로 | |
| JPH04148258A (ja) | バス線試験方法および該方法を実施する装置 | |
| JPH06102327A (ja) | メモリ内蔵型半導体集積回路およびその論理設計方法 | |
| JP4151241B2 (ja) | 半導体試験装置のピンレジスタ回路 | |
| JP3516834B2 (ja) | 半導体集積回路 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| KR0143131B1 (ko) | 램 테스트를 위한 최적 데이타 발생기 | |
| JPH08203299A (ja) | 内容アドレス式メモリ | |
| JPS6161428B2 (ja) | ||
| JPH0267976A (ja) | メモリ試験装置 | |
| JP2751382B2 (ja) | シフトパス制御システム | |
| KR20040046477A (ko) | 시스템온칩 시험 회로 및 시험 방법 | |
| JPS63161600A (ja) | 論理ｌｓｉ用組込みテスト回路 | |
| JPH0389178A (ja) | 半導体集積回路 | |
| JPH04109500A (ja) | 半導体集積回路のメモリ試験回路 | |
| JPH05307900A (ja) | 半導体メモリ素子 |