JPH01309343A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH01309343A JPH01309343A JP63140868A JP14086888A JPH01309343A JP H01309343 A JPH01309343 A JP H01309343A JP 63140868 A JP63140868 A JP 63140868A JP 14086888 A JP14086888 A JP 14086888A JP H01309343 A JPH01309343 A JP H01309343A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- sheet
- semiconductor device
- semiconductor chip
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07125—Means for controlling the bonding environment, e.g. valves or vacuum pumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体装置の実装方法、詳しくは半導体装ノ
ブを回路基板の上に実装して相互の電極を接続する技術
に関する。
ブを回路基板の上に実装して相互の電極を接続する技術
に関する。
（従来の技術〕
第３図は従来の技術による半導体装置を示す断面図であ
り、第４図は第３図のものを生産する工程の一段階を示
す断面図である。
り、第４図は第３図のものを生産する工程の一段階を示
す断面図である。
従来、バンプ電極１を持った半導体チップ２を金属層の
基板電極３を持った回路基板４に実装するには、第４図
に示すようにバンプ電極１が基板電極３に当接するよう
Ｑこ置き、半導体チップ２又は基板４の背面に図示しな
い加熱ブロックを当てがって加熱することにより、ハン
プ電極１と基板電極３を融かして一体化する。このよう
にして、第３図に示すように一体化した相互の電極の合
金層５によって電気的に接続された半導体チ・ノブ２と
回路基板４とからなる半導体装置が得られる。
基板電極３を持った回路基板４に実装するには、第４図
に示すようにバンプ電極１が基板電極３に当接するよう
Ｑこ置き、半導体チップ２又は基板４の背面に図示しな
い加熱ブロックを当てがって加熱することにより、ハン
プ電極１と基板電極３を融かして一体化する。このよう
にして、第３図に示すように一体化した相互の電極の合
金層５によって電気的に接続された半導体チ・ノブ２と
回路基板４とからなる半導体装置が得られる。
ハンプ電極１はＰｂ Ｓｎ系のはんだを盛り上げて形成
され、一方セラミック又はエポキシ樹脂ブロック若しく
はフィルム等からなる基板４の上の基板電極３はＰｂ
Ｓｎ系はんだ又はＮｉ等が金属層として形成されている
。
され、一方セラミック又はエポキシ樹脂ブロック若しく
はフィルム等からなる基板４の上の基板電極３はＰｂ
Ｓｎ系はんだ又はＮｉ等が金属層として形成されている
。
前記の従来の技術ではハンプ電極１と基板電極３との合
金層５を形成するために、２５０〜３５０°Ｃ程度に加
熱する必要がある。この時、半導体チップ２の熱膨張係
数はＳｉの場合２８８〜３．５ｘｌｏ−６／’ｃ、基板
４の熱膨張係数はエポキシ樹脂の場合２８〜３５ Ｘ
１０−’／”Ｃ、セラミックの場合６．５〜１０． ２
Ｘ １０−’／’Ｃであり、この熱膨張係数の差によ
って接続部に歪みや断線が生じることがあるという問題
がある。また加熱温度が高すぎて半導体チップや基板を
損傷することのないように、又は低すぎて電極の接続が
弱くなることのないようにするため加熱温度管理に手間
がかかるという問題もある。
金層５を形成するために、２５０〜３５０°Ｃ程度に加
熱する必要がある。この時、半導体チップ２の熱膨張係
数はＳｉの場合２８８〜３．５ｘｌｏ−６／’ｃ、基板
４の熱膨張係数はエポキシ樹脂の場合２８〜３５ Ｘ
１０−’／”Ｃ、セラミックの場合６．５〜１０． ２
Ｘ １０−’／’Ｃであり、この熱膨張係数の差によ
って接続部に歪みや断線が生じることがあるという問題
がある。また加熱温度が高すぎて半導体チップや基板を
損傷することのないように、又は低すぎて電極の接続が
弱くなることのないようにするため加熱温度管理に手間
がかかるという問題もある。
この発明は半導体チップと回路基板とに熱膨張係数の差
があっても接続部に歪みや断線の問題が生じることがな
い半導体装置の実装方法を得ることを目的とする。
があっても接続部に歪みや断線の問題が生じることがな
い半導体装置の実装方法を得ることを目的とする。
この発明は前記の課題を解決するために、半導体装置の
実装方法に関し、半導体チップと基板とを相互の電極が
当接するように対向させて可撓性のシートで気密に包み
、このシートに設けた吸気口を介して前記シートの内部
を真空にして前記相互の電極を圧接するように構成する
。
実装方法に関し、半導体チップと基板とを相互の電極が
当接するように対向させて可撓性のシートで気密に包み
、このシートに設けた吸気口を介して前記シートの内部
を真空にして前記相互の電極を圧接するように構成する
。
半導体装置の実装方法に関し、シート１１の内外の圧力
差によって半導体チップ２又は基板４の背面の面積のう
ちいずれか一方の狭い面積に前記圧力差を乗じた値の接
触力が相互の電極１と３の間に作用する。半導体チップ
２又は基板４の背面の面積は複数の電極の接触面の全面
積より一般にはるかに大きいので電極相互の接触圧はシ
ート内外の圧力差よりはるかに大きくなる。
差によって半導体チップ２又は基板４の背面の面積のう
ちいずれか一方の狭い面積に前記圧力差を乗じた値の接
触力が相互の電極１と３の間に作用する。半導体チップ
２又は基板４の背面の面積は複数の電極の接触面の全面
積より一般にはるかに大きいので電極相互の接触圧はシ
ート内外の圧力差よりはるかに大きくなる。
第１図はこの発明の実施例を示す断面図であり、第２図
は第１図のものを生産する工程の一段階を示す断面図で
ある。
は第１図のものを生産する工程の一段階を示す断面図で
ある。
これらの図面を参照して説明すると、バンブ電極１を持
った半導体チップ２とこのバンブ電極１に対向する位置
に設けられた基板４の基板電極３とを接触させ、可撓性
のあるシート１１で取り囲んで包む。シート１１はシー
ト内部を真空にするための配管用の吸気孔１２と基板４
に取付けた電気配線のり一ド１３を引出すためのリード
孔１４とを持っている。このリード孔１４にリード１３
を引出して加熱触着し、気密性を確保する。この状態で
吸気孔１２からシート１１の内部の空気を吸引除去する
と大気圧によりシート１１が押しつぶされ、シート１１
内の半導体チップ２のバンブ電極１と基板４の基板電極
３とが圧着して接続される。その後に吸気孔１２を封止
して実装が完了し、第１図に示す半導体装置が得られる
。電極相互の接触力は半導体チップ２又は基板４の背面
の面積のうちいずれか一方の狭い方の面積に大気圧を乗
じたものをバンブ電極１の数で割ったものになる。接触
圧は前記接触力を電極相互の接触面積で割ったものにな
る。
った半導体チップ２とこのバンブ電極１に対向する位置
に設けられた基板４の基板電極３とを接触させ、可撓性
のあるシート１１で取り囲んで包む。シート１１はシー
ト内部を真空にするための配管用の吸気孔１２と基板４
に取付けた電気配線のり一ド１３を引出すためのリード
孔１４とを持っている。このリード孔１４にリード１３
を引出して加熱触着し、気密性を確保する。この状態で
吸気孔１２からシート１１の内部の空気を吸引除去する
と大気圧によりシート１１が押しつぶされ、シート１１
内の半導体チップ２のバンブ電極１と基板４の基板電極
３とが圧着して接続される。その後に吸気孔１２を封止
して実装が完了し、第１図に示す半導体装置が得られる
。電極相互の接触力は半導体チップ２又は基板４の背面
の面積のうちいずれか一方の狭い方の面積に大気圧を乗
じたものをバンブ電極１の数で割ったものになる。接触
圧は前記接触力を電極相互の接触面積で割ったものにな
る。
前記の実施例において、基板４側にバンブ電極を設けて
もよいことは当然である。また真空らしきの時にはシー
ト１１の内部にある半導体チップ２と基板４との相対位
置をシート１１の外部から調整することができる。これ
に対し両者の対向面に位置決めのための凹凸を設けても
よい。この凹凸は対向面と直角方向には寸法上の遊びを
設けて電極相互の接触を妨げないようにする。リード孔
１４を設けないで吸気孔１２からリード１３を引出し、
吸気孔１２に接続する図示しない配管の中を通しもよい
。リード１３が導体と被覆を持つものでは導体と被覆と
の間の気密処理が必要であり、導体がより線である時に
はより線の間の隙間から空気が侵入しないような特別な
工夫が必要である。
もよいことは当然である。また真空らしきの時にはシー
ト１１の内部にある半導体チップ２と基板４との相対位
置をシート１１の外部から調整することができる。これ
に対し両者の対向面に位置決めのための凹凸を設けても
よい。この凹凸は対向面と直角方向には寸法上の遊びを
設けて電極相互の接触を妨げないようにする。リード孔
１４を設けないで吸気孔１２からリード１３を引出し、
吸気孔１２に接続する図示しない配管の中を通しもよい
。リード１３が導体と被覆を持つものでは導体と被覆と
の間の気密処理が必要であり、導体がより線である時に
はより線の間の隙間から空気が侵入しないような特別な
工夫が必要である。
リードについてのこれらの処理技術についてここでは詳
述しないが公知の方法が多数確立している、シート１１
をチューブ状にして両端を吸気孔とすることもできる。
述しないが公知の方法が多数確立している、シート１１
をチューブ状にして両端を吸気孔とすることもできる。
図示しないが、上下２枚の可撓性のシートで半導体チッ
プと基板とを包み、真空中でシートの全周を封止し、そ
の後に大気中に取り出す方法によってもこの発明の半導
体装置は得られる。
プと基板とを包み、真空中でシートの全周を封止し、そ
の後に大気中に取り出す方法によってもこの発明の半導
体装置は得られる。
この発明によればシートの内外の圧力差で半導体チップ
と基板との相互の電極が接触するので、半導体チップと
基板とに材料の熱膨張係数の差があっても接続部に歪み
や断線の恐れがないという効果があり、加熱そのものが
無いので加熱温度管理から全く自由になり、シートが粉
塵や湿気に対し半導体装置を保護するという効果がある
。
と基板との相互の電極が接触するので、半導体チップと
基板とに材料の熱膨張係数の差があっても接続部に歪み
や断線の恐れがないという効果があり、加熱そのものが
無いので加熱温度管理から全く自由になり、シートが粉
塵や湿気に対し半導体装置を保護するという効果がある
。
第１図はこの発明の実施例を示す断面図であり、第２図
は第１図のものを生産する工程の一段階を示す断面図で
あり、第３図は従来の技術による半導体装置を示す断面
図であり、第４図は第３図のものを生産する工程の一段
階を示す断面図である。 １・・・バンプ電極、３・・・基板電極、５・・・合金
Ｎ。 第１図 第３図
は第１図のものを生産する工程の一段階を示す断面図で
あり、第３図は従来の技術による半導体装置を示す断面
図であり、第４図は第３図のものを生産する工程の一段
階を示す断面図である。 １・・・バンプ電極、３・・・基板電極、５・・・合金
Ｎ。 第１図 第３図
Claims (1)
- （１）半導体チップと基板とを相互の電極が当接するよ
うに対向させて可撓性のシートで気密に包み、このシー
トに設けた吸気口を介して前記シートの内部を真空にし
て前記相互の電極を圧接することを特徴とする半導体装
置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140868A JPH01309343A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63140868A JPH01309343A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309343A true JPH01309343A (ja) | 1989-12-13 |
Family
ID=15278616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63140868A Pending JPH01309343A (ja) | 1988-06-08 | 1988-06-08 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309343A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352629A (en) * | 1993-01-19 | 1994-10-04 | General Electric Company | Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules |
| EP1280196A1 (de) * | 2001-07-18 | 2003-01-29 | Abb Research Ltd. | Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten |
| US6513236B2 (en) | 2000-02-18 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing bump-component mounted body and device for manufacturing the same |
| EP1310990A1 (en) * | 2001-11-09 | 2003-05-14 | Abb Research Ltd. | Bonding method with improved alignment |
| JP2021153164A (ja) * | 2020-03-18 | 2021-09-30 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| JP2022028180A (ja) * | 2020-08-03 | 2022-02-16 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| JP2022092661A (ja) * | 2020-12-11 | 2022-06-23 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| JP2022159982A (ja) * | 2021-04-05 | 2022-10-18 | 日本航空電子工業株式会社 | デバイス |
| JP2023113372A (ja) * | 2022-02-03 | 2023-08-16 | 日本航空電子工業株式会社 | デバイス |
-
1988
- 1988-06-08 JP JP63140868A patent/JPH01309343A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5352629A (en) * | 1993-01-19 | 1994-10-04 | General Electric Company | Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules |
| US6513236B2 (en) | 2000-02-18 | 2003-02-04 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing bump-component mounted body and device for manufacturing the same |
| EP1139410A3 (en) * | 2000-02-18 | 2003-09-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing bump-component mounted body and device for manufacturing the same |
| EP1280196A1 (de) * | 2001-07-18 | 2003-01-29 | Abb Research Ltd. | Verfahren zum Befestigen von elektronischen Bauelementen auf Substraten |
| US6935556B2 (en) | 2001-07-18 | 2005-08-30 | Abb Research Ltd. | Method for mounting electronic components on substrates |
| EP1310990A1 (en) * | 2001-11-09 | 2003-05-14 | Abb Research Ltd. | Bonding method with improved alignment |
| JP2021153164A (ja) * | 2020-03-18 | 2021-09-30 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| CN113496964A (zh) * | 2020-03-18 | 2021-10-12 | 日本航空电子工业株式会社 | 器件及器件的形成方法 |
| JP2022028180A (ja) * | 2020-08-03 | 2022-02-16 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| CN114068441A (zh) * | 2020-08-03 | 2022-02-18 | 日本航空电子工业株式会社 | 器件及器件的形成方法 |
| CN114068441B (zh) * | 2020-08-03 | 2025-03-28 | 日本航空电子工业株式会社 | 器件及器件的形成方法 |
| JP2022092661A (ja) * | 2020-12-11 | 2022-06-23 | 日本航空電子工業株式会社 | デバイス及びデバイスの製造方法 |
| JP2022159982A (ja) * | 2021-04-05 | 2022-10-18 | 日本航空電子工業株式会社 | デバイス |
| JP2023113372A (ja) * | 2022-02-03 | 2023-08-16 | 日本航空電子工業株式会社 | デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| JPH0750359A (ja) | 支持体から離脱可能なリードを有する半導体パッケージ | |
| JPH0878574A (ja) | 半導体装置及びその製造方法 | |
| TW460990B (en) | Semiconductor device, TAB tape for semiconductor device, method of manufacturing the TAB tape and method of manufacturing the semiconductor device | |
| JPH01309343A (ja) | 半導体装置の実装方法 | |
| US4550039A (en) | Method and apparatus for making electric connections into a compliant sealed package | |
| US6627966B2 (en) | Method and device for sealing ceramic package of saw filter | |
| JPS594868B2 (ja) | 半導体装置 | |
| JP3278926B2 (ja) | 半導体圧力センサ | |
| JPH04206658A (ja) | ハーメチックシール型電気回路装置 | |
| JPH0529484A (ja) | Ｉｃチツプの実装構造 | |
| JP2854286B2 (ja) | 表面実装型圧力センサとその製造方法 | |
| JP4095280B2 (ja) | 加速度センサ素子 | |
| JPS61198656A (ja) | 半導体装置 | |
| JPH0472749A (ja) | リードフレーム | |
| JPH0493052A (ja) | 半導体集積回路装置 | |
| JPH03255655A (ja) | 半導体装置 | |
| JPH0287654A (ja) | 表面実装型半導体装置 | |
| JPH06188166A (ja) | 静電接合方法 | |
| JPS5943826B2 (ja) | 半導体装置およびその製法 | |
| JPH0513645A (ja) | 半導体装置 | |
| JPH05109978A (ja) | 半導体装置 | |
| JPH0273654A (ja) | Ｌｓｉチツプキヤリア | |
| JP3211455B2 (ja) | ガラス部品の接合構造 | |
| JPS60126843A (ja) | ハイブリッドｉｃの半田付け方法 |