JPH01309378A - 薄膜半導体素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は非晶質性の絶縁膜層、非晶質シリコンからなる
半導体層、オーミックコンタクト層等から構成される薄
膜半導体素子に関するものである。

〔従来の技術〕

近年、ガラス等の基板上に非晶質シリコン（以下ａ−３
ｉという）等の半導体層、絶縁膜等を積層して形成され
るトランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓ
ｔｏｒ）等の薄膜半導体素子が実用化されている。この
種の薄膜半導体素子は、アクティブマトリックス型液晶
デイスプレィの駆動素子として好適である。

アクティブマトリックス型液晶デイスプレィでは、各画
素夫々を独立駆動して表示制御するので、各画素夫々を
比較的大電力にて駆動でき、画素のコントラスト比が大
きくなるので美しい画面表示が可能である。そして特に
アクティブマトリックス型液゛晶デイスプレィの駆動素
子として、低コストにて製作できるという利点を有する
ａ−３ｔを使用した薄膜トランジスタ（以下ａ−３ｉ　
ＴＦＴという）が利用されている。

第５図は従来のａ−５ｉ　ＴＦＴの１素子の断面構造図
であり、図中１はガラス基板、２はガラス基板１上にパ
ターン形成されたゲート電極を示す。ゲート電極２表面
を含んでガラス基板１上面には、ゲート絶縁膜３．ａ−
５ｉ半導体層４及びｎ”ａ−３ｉオ一ミツクコンタクト
層１５がこの順に積層形成されている。ｎ”ａ−３ｉオ
一ミツクコンタクト層１５はゲート電極２上の部分が欠
除されており、またｎ”ａ−Ｓｉオーミックコンタクト
Ｎ１５の上面には適宜幅のギャップを隔ててソース電極
６．ドレイン電極７が形成されている。

なおこのような構成のａ−５ｔ　ＴＦＴの製造工程は以
下の如くである。ガラス基板１にゲート電極２をパター
ン形成した後、プラズマＣＶＤ装置に装着して基板温度
を３００℃前後に上昇させ、ガラス基板１上にゲート絶
縁膜３．ａ−Ｓｉ半遍体Ｎ４及びｎ。

ａ−Ｓｉオーミックコンタクト層１５を連続成膜する。

その後基板をプラズマＣＶＤ装置から取り出し、フォト
リソグラフィによりｎ″ａ−Ｓｉオーミックコンタクト
層１５をエツチングして、チャンネル部を形成する。最
後にＣｒ／Ａ１等の金属をｎ“ａ−５ｔオ一ミツクコン
タクト層１５に蒸着させて、ソース電極６及びドレイン
電極７を形成する。

ところでｎ”ａ−Ｓｉオーミックコンタクト層は、チャ
ンネルに誘起された電子のソース電極またはドレイン電
極への輸送を容易にする機能と、チャンネルに誘起され
る正孔の流れ（オフ電流）を阻止する機能とを有してお
り、通常は周期律表の第Ｖ族に屈する元素、特にＰを含
有するホスフィンガス（ＰＩ＋３　）とモノシランガス
（ＳｉＨ４）とにより形成される。

〔発明が解決しようとする課題〕

ａ−５ｉ　ＴＦＴはそのキャリア移動が主として電子に
よるｎチャンネル型のＦＥＴ　（電界効果トランジスタ
）であるにも拘わらず、ゲート電圧を負にするとドレイ
ン電流が増加する現象、つまりオフ電流が大きくなって
Ｓ／Ｎ比が低下する現象が生じ、このような現象の発生
原因としては、以下に示す３点が考えられる。まず第１
点は、オーミックコンタクト層としてｎ″ａ−Ｓｉを用
いているので、負のゲート電圧にて誘起された正札が接
合部の障壁を乗り越えてソース電極またはドレイン電極
側へ流れてしまうという点であって、第２点は、ａ−５
ｉとｎ”ａ−Ｓｉとの界面またはｎ”ａ−５ｉ内にトラ
ップ準位が多数存在するので、このトラップ準位からキ
ャリアが放出されてリーク電流となるという点であり、
第３点はチャンネルが一部低抵抗化することによりリー
ク電流が流れ易（なるという点である。

上述したようにオーミックコンタクト層のリーク電流が
大きくなると、液晶デイスプレィ　（ＬＣＤ　）の表示
特性が劣化する。つまり、ａ−Ｓｉ　ＴＦＴ　ＬＣＤに
あっては、液晶（ＬＣ）層に電荷を一定時間保持するこ
とにより、文字または画像の表示を行っているが、リー
ク電流が大きい場合には、液晶層に蓄積された電荷を一
定時間にわたって保持することは不可能となり、コント
ラスト比の低下を招くこととなる。

従って液晶デイスプレィにおいて高いコントラスト比を
得るためには、これを駆動するａ−Ｓｉ　ＴＦＴとして
、リーク電流（オフ電流）が安定して少ないような特性
を有するａ−５ｉ　ＴＰＴを製造することが必要である
。

本発明はかかる事情に漏みてなされたものであり、オー
ミックコンタクト層に添加される不純物元素の濃度を、
半導体層側より半導体層の反対側について大きくする構
成とすることにより、リーク電流の増大を防止して、安
定性に優れた薄膜半導体素子を提供することを目的とす
る。

〔課題を解決するための手段〕

ここで、リーク電流の増大の原因をａ−３ｔ　ＴＦＴの
製造工程に関連して説明する。前述したように、ホスフ
ィンガスとシランガスとの混合ガスによりａ−Ｓｉ半導
体層上に形成されたｎ”ａ−Ｓｉオーミックコンタクト
層は、チャンネル部に相当する部分がエツチングされ、
ソース電極またはドレイン電極が形成される部分が残さ
れる。そして、良好な特性を得るために形成される際の
基板温度は２００〜３００°Ｃである。ｎ″ａ−５ｉ内
部に含有されているリン（Ｐ）はａ−５ｉ中を拡散し易
いので、ａ−５ｉ内部にもリンが拡散する。従ってエツ
チングにてｎ”ａ−３ｉオ一ミツクコンタクト層を除去
したチャンネル部のａ−３ｉ表面にもリンが拡散するこ
とになり、チャンネル部のａ−３ｉの暗比抵抗が低下し
、この結果リーク電流が増大する。

上述したようなリンの拡散を防止する方法としては成膜
時において基板温度を低下させる方法が考えられるが、
この場合、低温下ではリンが膜中にて電気的に活性化さ
れないので、逆にｎ”ａ−５ｉ部の暗比抵抗が低下しな
いという難点がある。

従って、オーミックコンタクト層形成時に基板温度を２
００〜３００°Ｃに維持し、しかもｎ”ａ−３ｉ中のリ
ンのａ−５ｔ中への拡散を防止するような構成のａ−５
ｉ　ＴＦＴを製造することが必要である。

そこで本発明のａ−３ｉ　ＴＦＴでは、オーミックコン
タクト層として、リン濃度が低い層とリン濃度が高い層
とをａ−３ｉ半導体層側からこの順に積層した積層体か
らなるオーミックコンタクト層とするか、またはａ−Ｓ
ｉ半導体層との界面から遠ざかるにつれてリン濃度が連
続的に増加するようなオーミックコンタクト層とする。

つまり本発明のａ−３ｔ　ＴＦＴは、ａ−５ｉ半導体層
に接する側のリン濃度は低く、反対側のリン濃度は高い
ようなオーミックコンタクト層を有するものとする。す
ると、ａ−Ｓｉ半導体層に接する側のリン濃度は低いの
で、従来に比して、ａ−５ｉ半導体層へのリンの拡散量
が低減する。またオーミックコンタクＩ・層の工・ノチ
ング時に、従来ではリンの拡散量が多いのでａ−５ｉ半
導体層の界面からのエツチング■を厳密に管理する必要
があったが、本発明ではリンの拡散量が少ないので界面
近傍のエツチング量の許容度が増大して製造工程が容易
となる。

本発明に係る薄膜半導体素子は、シリコン原子を母体と
する半導体層と、該半導体層上に積層形成され、不純物
元素が添加されているオーミックコンタクト層とを有す
る薄膜半４体素子において、前記半導体層側の濃度に比
して前記半導体層と反対側の濃度が高くなるように前記
不純物元素が添加されていることを特徴とする。

〔作用〕

本発明に係る薄膜半導体素子にあっては、オーミックコ
ンタクト層における不純物元素の濃度は、半導体層側よ
り表面側が高い。従ってオーミックコンタクト層から半
導体層へのリンの拡散量は少ない。この結果、オーミッ
クコンタクト層のリーク電流は増加しない。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図は本発明に係る薄膜半導体素子の断面構造図であ
り、図中１はガラス基板を示す。ガラス基板１上面には
、Ｃｒからなるゲート電極２がパターン形成されている
。ゲート電極２の層厚は３００〜３０００人とし、より
望ましくは５００〜１５００人とする。なおゲート電極
２はＭｏ＋Ｔａ、ＡＩ、Ｎｉ−Ｃｒまたはこれらの積層
体から形成されてもよい。ゲート電極２表面を含んでガ
ラス基板１上面には、ＳｉＮｘからなるゲート絶縁膜３
が形成されている。ゲート絶縁膜３の膜厚は５００〜５
０００人とし、より望ましくは１０００〜３０００人と
する。なおゲートに色縁膜３はＳｉＯｘ。

ＳｉＯｘＮｙ、　ＴａｚＯｓ、ＡｌｚＯｒまたはこれら
の積層体から形成されてもよい。またゲート絶縁膜３上
面にはａ−５ｉ半導体層４が積層形成されている。ａ−
５ｉ半導体層４の膜厚は、ＴＦＴのオフ電流及び光照射
時の電流量に大きく影合するが、通常は２００〜４００
０人とし、より望ましくは５００〜３０００人とする。

ａ−５ｉ半辱体層４の上面には、ゲート電極２が形成さ
れている部分を除いてオーミックコンタクト層５が積層
形成されている。オーミックコンタクト層５は２層の積
層体からなり、下層はリン濃度が低い層５ａ　（以下低
リン層５ａという）、上層はリン濃度が高い層５ｂ　（
以下高リンＪＷ５ｂという）である。３００℃程度の基
板温度においてもａ−３ｉ半導体層４へのリンの拡散が
最小限に抑えられるように、低リン層５ａのリン濃度は
０〜１０−２原子％であり、より望ましくは１０−６〜
工０−３原子％とし、また扁リン層５ｂは従来の低抵抗
なオーミックコンタクト層と同様の機能を有する必要が
あるので、そのリン濃度は１０″：１〜５原子％であり
、より望ましくは１０−２〜２原子％とする。また、低
リン層５ａの電気的特性は、暗比抵抗（ρ６）が１０”
〜１０５Ω・ｃｍであり、より望ましくは１０１０〜１
０６　Ω・ｃｍとし、また活性化エネルギ（Ｅ、）は０
．１〜０．４ｅＶとし、より望ましくは０．７〜０．５
ｅＶとする。一方高リン層５ｂの電気的特性は、暗比抵
抗が１０ｈ〜１０Ω・ｃｍであり、より望ましくは１０
５〜１０２　Ω・ＣＩ！ｌとし、また活性化エネルギは
０．５〜０．１ｅＶとし、より望ましくは０．４〜０．
２ｅＶとする。オーミソクコンタクト層５の層厚は通常
は１００〜２０００人であり、より望ましくは３００〜
１０００人とする。また低リン層５ａ及び高リン層５ｂ
との層厚の割合は、低リン層５ａの層厚がオーミックコ
ンタクト層５全体の層厚の５０％以下であり、より望ま
しくは３０％以下とする。

オーミックコンタクト層５　（高リン層５ｂ）の上面に
は、適宜幅のギャップを隔てて、何れも下層からＣｒ層
２０．　ＡＩ層２１の積層構造からなるソース電極６及
びドレイン電極７が形成されている。ソース電極６及び
ドレイン電極７は、通常は高融点金属とＡＩとの積層構
造からなり、上述のＣｒ／ＡＩ以外にＭｏ／ＡＬ　Ｔｉ
／ＡＩ等の組合せが用いられる。高融点金属の膜厚は１
００〜１０００人、より望ましくは１００〜５００人と
し、Ａ１の膜厚は２０００人〜２μｍ、より望ましくは
５０００人〜１．５μｍとする。

次にこのような構成のａ−３ｔ　ＴＦＴの製造方法につ
いて、その工程を示す第２図に基づき説明する。

充分に洗浄された５インチ角のガラス基板１に、Ｃｒを
厚さ１０００人にて蒸着し、フォトエツチング加工によ
りゲート電極２をパターン形成する（第２図（ａ））。

なおＴＰＴのチャンネル長を１０μｍ１チヤンネル幅を
２００μｍとする。

ゲーＩ・電極２が形成されたガラス基板１をプラズマＣ
ＶＤ装置内に装着し、拡散ポンプによりＣＶＤ装置内を
排気すると共に、ガラス基板１を加熱して３００℃に調
節する。ＣＶＤ装置内の真空度が１×１０−６Ｔｏｒｒ
以下になった時点で、拡散ポンプからメカニカルブース
タポンプに切換えると共に、マスフローコントローラを
介してＣＶＤ装置内に１００％モノシランガスを８　ｓ
ｅｃｍ、アンモニアガス（Ｎｌｈ　）を４０ｓｅｃｍ、
窒素ガス（Ｎ２）を８０ｓｅｃｍ導入し、反応圧力が０
．５Ｔｏｒｒになるように調節する。このようにガス流
量及び内部圧力が安定した状態で１３．５６ＭＩＩｚの
ＲＦパワーを５０Ｗに維持して２０分間に互って印加し
、ゲート絶縁膜３を積層形成する。このようにして得ら
れるゲート絶縁膜３は屈折率が１．８２、光学的バンド
ギャップ（Ｅ９）が５．１ｅＶ、比誘電率が６．１であ
り、また膜厚は３０００人である。

次いで同一のプラズマＣＶＤ装置内でゲート絶縁膜３上
に、ａ−Ｓｉ半導体層４を厚さ２０００人にて積層形成
する。この際の形成条件は、１００％モノシランガスの
流量がｌｏｓｃｃｍ、反応圧力が０．２Ｔｏｒｒ、　Ｒ
Ｆパワーが１００Ｗであって印加時間は１３分間である
。

このようにして得られるａ−３ｉ半導体層４の電気的特
性は、暗比抵抗が２Ｘ１０”Ω・ｃｍ、活性化エネルギ
が０．７ｅν、光学的特性は光学的バンドギャップが１
　、７５ｅＶである。

次いでａ−３ｉ半導体層４上に、オーミックコンタクト
層５を構成する低リン層５ａ及び高リン層５ｂをこの順
に積層形成する（第２図（ｂ））。低リン層５ａにおけ
る形成条件は、１００％モノシランガスの流量が１０１
０５ｅ、１０ｐｐｍ水素ガス（Ｎ２）　ヘースのホスフ
ィンガスの流量が１０１０５ｅ、反応圧力が０．２Ｔｏ
ｒｒ、ＲＦパワーが１００Ｗであって印加時間を２分間
とする。一方晶リン層５ｂにおける形成条件は、１００
％モノシランガスの流量が１０１０５ｃ、　　１％水素
ガスペースのホスフィンガスの流量が１０１０５ｅ、反
応圧力が０．２Ｔｏｒｒ、　ＲＦパワーが１００Ｗであ
って印加時間を３分間とする。このようにして得られる
低リン層５ａの層厚は２００人、電気的特性は、暗比抵
抗が１０７Ω・ｃｍ、活性化エネルギが０．５５ｃＶで
あり、−方このようにして得られる高リン層５ｂの層厚
は３００人、電気的特性は、暗比抵抗が３Ｘ１０ｚΩ・
印、活性化エネルギが０．２ｅＶである。

次に、基板温度を７０℃程度まで降下させた後、以上の
処理が施されたガラス基板１をプラズマＣＶＤ装置内か
ら取り出して真空蒸着装置内に装着し、Ｃｒを厚さ３０
０人にて蒸着する（第２図（Ｃ））。次いでフォトリソ
グラフィ法を用いて、チャンネル上部のＣｒ層２０を酸
により、またオーミックコンタクト層５をフッ酸系エツ
チング液によりエツチングする（第２図（ｄ））。洗浄
、乾燥させた後、再び真空蒸着装置内に装着し、Ａ１を
厚さ１．０μｍにて蒸着する。その後フォトリソグラフ
ィ法を用いて、チャンネル上部のＡＩ層２１をリン酸水
溶液によりエツチングして、Ｃｒ層２０．　ＡＩ層２１
からなるソース電極６及びドレイン電極７を形成する（
第２図（ｅ））。

以上のようにして製造されたａ−Ｓｉ　ＴＦＴの緒特性
を測定した結果、電界効果移動度が０．６ｃｎｌ　／　
Ｖｓｅｃ、しきい値電圧が１．５■であり、またドレイ
ン電圧をＩＯＶとした場合、ゲート電圧を１５Ｖとした
ときのドレイン電流が２Ｘ１０−’Ａ、ゲート電圧をＯ
Ｖとしたときのドレイン電流が５　ｘｌＱ−１３Ａであ
った。またゲート電圧を一１０■とした場合、ドレイン
電圧を１０Ｖとしたときのオフ電流が７Ｘ１０−”Ａ、
ドレイン電圧を２０Ｖとしたときのオフ電流が９　×１
Ｑ−１３Ａであった。

ところで、オーミックコンタクト層をすべて高リン層つ
まりｎ″ａ−５ｉから構成する以外は、上述した実施例
と同様の条件にて製造された従来のａ−３ｉＴＦＴ　　
（なおｎ″ａ−５ｉオ一ミツクコンタクト層の層厚は５
００人）の♀ｈ特性は以下の如くである。電界効果移動
度がＱ、７ｃｎｌ　／　Ｖｓｅｃ、しきい値電圧が１．
２Ｖであり、またドレイン電圧を１０■とした場合、ゲ
ート電圧を１５Ｖとしたときのドレイン電流が３ＸＩＯ
”’Ａ、ゲート電圧を０■としたときのドレイン電流が
５　Ｘｌ０−”　Ａであった。またゲート電圧を一１０
Ｖとした場合、ドレイン電圧をＩＯＶとしたときのオフ
電流が２Ｘ１０−１２Ａ、ドレイン電圧を２０Ｖとした
ときのオフ電流が８×１Ｏ−Ｉ２Ａであった。

上述の結果から理解される如く、本発明のａ−３ｉＴＦ
Ｔでは、従来のａ−５ｉ　ＴＦＴに比してオフ電流特性
が向上している。

なお、上述の実施例ではオーミックコンタクト層が低リ
ン層及び高リン層の２層の積層体から構成されることと
したが、これに限らず、ａ−Ｓｔ半導体層側のリン濃度
が低くなるようにする場合には他の種々の実施例が考え
られる。第３．４図は他の実施例における、リン濃度の
分布状態を示すグラフであり、縦軸はａ−５ｉ半辺体層
との界面からの距離を示し、横軸はリン濃度を示す。

第３図に示す例では、ａ−３ｉ半導体層との界面から離
隔するに伴ってオーミックコンタクト層中のリン？震度
が連続的に増加する場合を示しており、第４図に示す例
では、オーミックコンタクト層中のリン濃度が階段状に
増加する場合、つまりリン濃度が異なる層が多数層（第
４図に示す例では６層）積層されている場合を示してい
る。

〔発明の効果〕

以上詳述した如く本発明の薄膜半導体素子では、トラン
ジスタ特性をほとんど低下させることなく、オフ電流特
性の向上を図ることができる。

【図面の簡単な説明】

第１図は本発明に係る薄膜半導体素子の断面構造図、第
２図はその製造工程を示す模式図、第３゜４図は他の実
施例におけるリン濃度の分布を示すグラフ、第５図は従
来の薄膜半導体素子の断面構造図である。 １・・・ガラス基＋反　２・・・ゲート電極　３・・・
ゲート鞄縁膜　４・・・ａ−３ｉ半導体層　５・・・オ
ーミックコンタクトＢ　　５ａ・・・低リン層　５ｂ・
・・高リン層　６・・・ソース電極　７・・・ドレイン
電極 特　許　出願人　　住友金属工業株式会社代理人　弁理
士　　河　　野　　登　　夫すシ濯度 第　　３　　　図 ■ リン濃度 第　　　４　　　図 築５図 第　　２　　図

Claims (1)

1. 【特許請求の範囲】 １、シリコン原子を母体とする半導体層と、該半導体層
   上に積層形成され、不純物元素が添加されているオーミ
   ックコンタクト層とを有する薄膜半導体素子において、 前記半導体層側の濃度に比して前記半導体 層と反対側の濃度が高くなるように前記不純物元素が添
   加されていることを特徴とする薄膜半導体素子。