JPH01309543A - バイパス方式 - Google Patents
バイパス方式Info
- Publication number
- JPH01309543A JPH01309543A JP13950988A JP13950988A JPH01309543A JP H01309543 A JPH01309543 A JP H01309543A JP 13950988 A JP13950988 A JP 13950988A JP 13950988 A JP13950988 A JP 13950988A JP H01309543 A JPH01309543 A JP H01309543A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- phase correction
- switching
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 2
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はディジタル伝送装置などで装置が故障またはテ
スト操作などの場合、その装置の入出力間をバイパスす
る方式に係り、特にノくイノくス切替時の送出データを
無瞬断にしようとするノくイノくス方式に関するもので
ある。
スト操作などの場合、その装置の入出力間をバイパスす
る方式に係り、特にノくイノくス切替時の送出データを
無瞬断にしようとするノくイノくス方式に関するもので
ある。
従来のバイパス方式の一例を第2図に示し説明する。
図において、21は受信データ列、22は受信部、23
はこの受信部22からの入力信号、24は信号処理回路
、25および26は信号処理回路24からの出力信号お
よび切替信号、27は受信部22からの入力信号23と
信号処理回路24よりの出力信号25および切替信号2
6を入力とする切替回路、28はこの切替回路27から
の送信部入力信号、29は送信部、30は送信データ列
である。
はこの受信部22からの入力信号、24は信号処理回路
、25および26は信号処理回路24からの出力信号お
よび切替信号、27は受信部22からの入力信号23と
信号処理回路24よりの出力信号25および切替信号2
6を入力とする切替回路、28はこの切替回路27から
の送信部入力信号、29は送信部、30は送信データ列
である。
つぎにこの第2図に示すバイパス方式の動作を説明する
。
。
まず、信号処理回路24では受信部22からの入力信号
23を各塊処理すると共に自装置から他装置へ伝送した
い信号などを出力信号25として切替回路2Tへ送出す
る。これと同時に信号処理回路24では自装置の故障な
どを示し、バイパス制御を実行するための切替信号26
を切替回路27へ供給する。
23を各塊処理すると共に自装置から他装置へ伝送した
い信号などを出力信号25として切替回路2Tへ送出す
る。これと同時に信号処理回路24では自装置の故障な
どを示し、バイパス制御を実行するための切替信号26
を切替回路27へ供給する。
つぎに、この切替回路27では切替信号26により出力
信号25と入力信号23のうち何れか一方を選択して送
信部29へ出力する。そして、この送信部29では切替
回路27から入力された送信部入力信号28を伝送路に
適した送信データ列30にして伝送路に出力する。
信号25と入力信号23のうち何れか一方を選択して送
信部29へ出力する。そして、この送信部29では切替
回路27から入力された送信部入力信号28を伝送路に
適した送信データ列30にして伝送路に出力する。
上述した従来のバイパス方式では、装置が故障またはテ
スト操作などで装置の入出力間をパイノ(スした場合、
故障装置の出力データ列に乱れを生じ、瞬断、不連続な
どが発生するため、そのデータを受信する装置では、同
期古川き込み等の処置が必要となり、多くのデータが破
棄されることになり、データ送受信が一時中断されてし
まうという課題があった。
スト操作などで装置の入出力間をパイノ(スした場合、
故障装置の出力データ列に乱れを生じ、瞬断、不連続な
どが発生するため、そのデータを受信する装置では、同
期古川き込み等の処置が必要となり、多くのデータが破
棄されることになり、データ送受信が一時中断されてし
まうという課題があった。
本発明のバイパス方式は、ディジタル伝送装置に設けら
れ、伝送踏切り替えの際、受信部で受信した入力信号を
送信部からそのまま出力する・くイパス方式において、
上記受信部と上記送信部の間に設けられた切替回路と、
この切替回路と上記受信部の間に設けられた位相補正回
路とを備えてなるものである。
れ、伝送踏切り替えの際、受信部で受信した入力信号を
送信部からそのまま出力する・くイパス方式において、
上記受信部と上記送信部の間に設けられた切替回路と、
この切替回路と上記受信部の間に設けられた位相補正回
路とを備えてなるものである。
本発明においては、バイパス切替時の送出データを無瞬
断にするよう作用する。
断にするよう作用する。
以下、図面に基づき本発明の実施例全詳細に説明する。
第1図は本発明によるバイパス方式の一実施例を示すブ
ロック図である。
ロック図である。
図において、1は受信データ列、2は受信部、3はこの
受信部2で受4KL、た入力信号、4は信号処理回路、
5は受信部2と送信部6の間に設けられた切替回路、T
はこの切替回路5と受信部2の間に設けられた位相補正
回路、8は禁止回路である。そして、9a、9bは位相
補正信号を示し、lQa 、 10bは入力位相信号、
11および12は信号処理回路4からの出力信号および
切替信号、13は位相補正回路7から切替回路5に供給
される位相補正入力信号、14は切替回路5から送信部
6に供給される送信入力信号、15は送信データ列を示
す。
受信部2で受4KL、た入力信号、4は信号処理回路、
5は受信部2と送信部6の間に設けられた切替回路、T
はこの切替回路5と受信部2の間に設けられた位相補正
回路、8は禁止回路である。そして、9a、9bは位相
補正信号を示し、lQa 、 10bは入力位相信号、
11および12は信号処理回路4からの出力信号および
切替信号、13は位相補正回路7から切替回路5に供給
される位相補正入力信号、14は切替回路5から送信部
6に供給される送信入力信号、15は送信データ列を示
す。
つぎにこの第1図に示す実施例の動作を説明する。
まず、受信部2では受信データ列1を信号処理回路4に
入力信号3として送出すると同時に位相補正回路7にも
供給する。
入力信号3として送出すると同時に位相補正回路7にも
供給する。
へ そして、信号処理回路4では、入力信
号3’iz各種処理すると共に自装置から他装置へ伝送
したい信号などを出力信号11として切替回路5へ送出
する。また、入力信号3のフレーム位相等を示す入力位
相信号1Oaと出力信号11のフレーム位相等を示す位
相補正信号9aを禁止回路8へ出力する。これと同時に
信号処理回路4では自装置の故障等を示し、バイパス制
御を実行するための切替信号12を切替回路5および禁
止回路8へ供給する。この禁止回路8では切替信号12
がバイパス状態を示すとき位相補正信号9b、入力位相
信号10b′t−位相補正回路7へ供給することを禁止
する。
号3’iz各種処理すると共に自装置から他装置へ伝送
したい信号などを出力信号11として切替回路5へ送出
する。また、入力信号3のフレーム位相等を示す入力位
相信号1Oaと出力信号11のフレーム位相等を示す位
相補正信号9aを禁止回路8へ出力する。これと同時に
信号処理回路4では自装置の故障等を示し、バイパス制
御を実行するための切替信号12を切替回路5および禁
止回路8へ供給する。この禁止回路8では切替信号12
がバイパス状態を示すとき位相補正信号9b、入力位相
信号10b′t−位相補正回路7へ供給することを禁止
する。
つきに、位相補正回路7では、入力信号30フレーム位
相等を、入力位相信号10bと位相補正信号9bにより
、出力信号11と同じ位相に補正し、また、位相補正信
号9bが断になった場合には、断となる直前の位相補正
信号9bによる補正と同じ補正を加えた位相補正入力信
号13を切替回路5に出力する。
相等を、入力位相信号10bと位相補正信号9bにより
、出力信号11と同じ位相に補正し、また、位相補正信
号9bが断になった場合には、断となる直前の位相補正
信号9bによる補正と同じ補正を加えた位相補正入力信
号13を切替回路5に出力する。
つぎに、切替回路5では信号処理回路4からの切替信号
12により出力信号11と位相補正回路7よりの位相補
正入力信号13のうち何れか一方を選択して送信部6へ
出力する。そして、この送信部6では切替回路5から入
力された送信部入力信号14を伝送路に適した送信デー
タ列14にして伝送路に出力する。
12により出力信号11と位相補正回路7よりの位相補
正入力信号13のうち何れか一方を選択して送信部6へ
出力する。そして、この送信部6では切替回路5から入
力された送信部入力信号14を伝送路に適した送信デー
タ列14にして伝送路に出力する。
以上説明したように本発明は、受信部と、送信部の間に
切替回路を設けかつこの切替回路と受信部の間に位相補
正回路を設け、バイパス切替時の送出データを無瞬断に
することにより、装置故障等で装置入出力間をバイパス
した場合、故障装置出力のデータ列に乱れを生じること
なく切替することができる効果がある。
切替回路を設けかつこの切替回路と受信部の間に位相補
正回路を設け、バイパス切替時の送出データを無瞬断に
することにより、装置故障等で装置入出力間をバイパス
した場合、故障装置出力のデータ列に乱れを生じること
なく切替することができる効果がある。
第1図は本発明によるバイパス方式の一実施例を示すブ
ロック図、第2図は従来のバイパス方式の一例を示すブ
ロック図である。 2・・・・受信部、5・・・・切替回路、6・・・・送
信部、7・・・・位相補正回路。
ロック図、第2図は従来のバイパス方式の一例を示すブ
ロック図である。 2・・・・受信部、5・・・・切替回路、6・・・・送
信部、7・・・・位相補正回路。
Claims (1)
- ディジタル伝送装置に設けられ、伝送踏切り替えの際、
受信部で受信した入力信号を送信部からそのまま出力す
るバイパス方式において、前記受信部と前記送信部の間
に設けられた切替回路と、この切替回路と前記受信部の
間に設けられた位相補正回路とを備えてなることを特徴
とするバイパス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13950988A JPH01309543A (ja) | 1988-06-08 | 1988-06-08 | バイパス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13950988A JPH01309543A (ja) | 1988-06-08 | 1988-06-08 | バイパス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01309543A true JPH01309543A (ja) | 1989-12-13 |
Family
ID=15246955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13950988A Pending JPH01309543A (ja) | 1988-06-08 | 1988-06-08 | バイパス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01309543A (ja) |
-
1988
- 1988-06-08 JP JP13950988A patent/JPH01309543A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01309543A (ja) | バイパス方式 | |
| JP2682438B2 (ja) | クロック冗長系切替時の送信伝送フレーム補正方式 | |
| JPS62176345A (ja) | 2重系ル−プ形伝送制御装置 | |
| JPH04243335A (ja) | 無瞬断回線切替回路 | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JPS61144942A (ja) | ル−ブ式デ−タ伝送路における回線切替方式 | |
| JPH04271542A (ja) | データ伝送回路 | |
| JPH02226928A (ja) | 時分割多重信号伝送系の信号同期方式 | |
| JP2754713B2 (ja) | 同期切替装置 | |
| JPH03101416A (ja) | クロック供給切替回路 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JPS58105654A (ja) | 回線状態検出方式 | |
| JPH0486133A (ja) | 二重化データリンクのスタンバイリンク同期検出方式 | |
| JPH02285830A (ja) | 同期切替装置 | |
| JPH0414939A (ja) | 有線通信システム | |
| JPH10154972A (ja) | 無瞬断切替方式 | |
| JPH05122199A (ja) | 伝送路切替方式 | |
| JPS5884329A (ja) | クロツク信号選択装置 | |
| JPH04239838A (ja) | 網再構成要求処理方式 | |
| JPH0229051A (ja) | データ伝送装置 | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPH03165132A (ja) | ヒットレス切替方式 | |
| JPH08320844A (ja) | 順次伝搬型伝送システム | |
| JPH05145533A (ja) | 伝送網従属同期方式 | |
| JPS61236240A (ja) | 分散型デ−タ処理装置のクロツク選択方式 |