JPH01310539A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電極形成にタングステンの選択成長を用いる
半導体装置の製造方法に関するものである。

従来の技術 近年、電極形成として、絶縁膜に設けた開口部くコンタ
クトホール）内に、ＣＶＤ法によりタングステンを選択
させて埋め込む方法が開発されつつある。

このタングステンの選択成長法によるＭＯ３電界効果ト
ランジスタの電極形成を第２図に示した断面図を参照し
て説明する。

まず、シリコン基板１の中にソース領域２とドレイン領
域３を形成し、ソース領域２とドレイン領域３の間にゲ
ート酸化膜４を形成し、ゲート酸化膜４の上にポリシリ
コンによるゲート電極を形成し、シリコン基板１の表面
に酸化シリコン膜６を形成する。次にソース領域２．ド
レイン領域３およびゲート電極の上の酸化シリコン膜６
を開口し、コンタクトホールを形成する。続いて、ＣＶ
Ｄ法によりタングステンを選択成長させて、コンタクト
ホールの中にタングステン膜７を形成する。このタング
ステン膜７の上に、アルミニウム（Ａ［＞にシリコン（
Ｓｉ）と鋼（Ｃｕ）を少量含んだ電極８を形成する。

以上の工程によりＭＯ３電界効果トランジスタが形成さ
れる。

発明が解決しようとする課題 従来の製造方法では、選択ＣＶＤ法により、タングステ
ンをコンタクトホールの中に成長させる際に、反応ガス
である６フツ化タングステンの還元剤であるシリコンが
シリコン基板から供給されるためコンタクトホールの周
囲の酸化シリコン膜６の下側にまで、タングステン７が
食いこみ（エンクローチメント）、ソース領域２．ドレ
イン領域３およびポリシリコンゲート電極の中にタング
ステンの食い込み領域９ができる。このため、浅い接合
部分をタングステンが突きぬけてショート不良やショー
トしなくてもリーク電流の増大をひき起こす。

本発明は選択ＣＶＤ法により、コンタクトホールの中に
タングステンを形成する際に、タングステンの食い込み
を無くす半導体装置の製造方法を提供することを目的と
するものである。

課題を解決するための手段 この問題を解決するための本発明の半導体装置の製造方
法は、絶縁膜にコンタクトホールを形成し、表面に多結
晶シリコン膜を成長させ、この多結晶シリコン膜上にフ
ォトレジストを回転塗布法で表面が平坦になるように塗
布し、このフォトレジストをベークで硬化させた後、多
結晶シリコン膜とこのフォトレジストを、両者のエツチ
ング速度が等しい条件で、絶縁膜上の多結晶シリコン膜
が無くなるまでドライエツチングを行い、この後、ウェ
ハ上に残存するフォトレジストを除去し、洗浄を行い、
コンタクトホール内に残った多結晶シリコン膜を還元剤
として、ＣＶＤ法によりタングステンをコンタクトホー
ル内に選択成長させ、タングステンの上に電極を形成す
るものである。

作用 本発明の半導体装置の製造方法によれば、コンタクトホ
ール内には多結晶シリコン膜が形成された状態でＣＶＤ
法によりタングステンを選択成長させるため、タングス
テンの選択成長のための原料ガスである６フツ化タング
ステンの還元剤であるシリコンがコンタクトホール内に
存在するので還元剤のシリコンが供給され、タングステ
ンの成長は絶縁膜の下方向へ進行せず、シリコン基板へ
の食い込みを阻止することができる。

実施例 本発明の半導体装置の製造方法の一実施例について第１
図に示したＭＯ３電界効果トランジスタの工程断面図を
参照しながら説明する。

まず、シリコン基板１の中にソース領域２とドレイン領
域３を形成し、ソース領域２とドレイン領域３の間のシ
リコン基板１の上に、ゲート酸化膜４を形成し、ゲート
酸化膜４の上に多結晶シリコンによる厚さが３００ｎｍ
のゲート電極５を形成し、シリコン基板１の表面にＣＶ
Ｄ法により、厚さが４００ｎｍの酸化シリコン膜６を形
成する。

この後、ソース領域２．ドレイン領域３およびゲート電
極６の上の酸化シリコン嘆にコンタクトホール１０を形
成する（第１図Ａ）。

次に、シリコン基板１の表面に、減圧ＣＶＤ法により、
多結晶シリコン膜１１を８０〜３００ｎｍの厚さに成長
させ、さらに多結晶シリコン膜１１の上に、回転塗布法
で表面が平坦にな・るようにポジ型フォトレジスト１２
を１．２μｍの厚さに塗布する。この後、１３０℃の温
度で３０分間、定乾炉の中でフォトレジスト１２を硬化
させる（第１図Ｂ）。

次に、フォトレジスト１２と多結晶シリコン膜１１を、
両者のエツチング速度が等しい条件で反応性（リアクテ
ィブ）イオンエツチングを行い、酸化シリコン膜６の上
の多結晶シリコン膜１１が完全に除去されるまでエツチ
ングを続ける。なお、このときのエツチング条件は次の
とうりである。

ガス圧　　　　　　１４０ｍＴｏｒｒ ＲＦパワー　　　　　２００ｗ エツチングガス　　　ＣＦ４＋５Ｆ６（６％）このドラ
イエツチングの終了後、酸素プラズマアッシングおよび
洗浄により、残存したフォトレジスト１２を完全に除去
し、ウェハを清浄化する。この清浄化された時にはコン
タクトホール内には、多結晶シリコン膜１１が８０〜３
００ｎｍの厚さで形成されている（第１図Ｃ）。

なお、この多結晶シリコン膜１１は、次のＣＶＤ法によ
るタングステン形成の際の還元剤となる。

次に、６フツ化タングステンを用いたＣＶＤ法により、
タングステン１３を約３５０ｎｍの厚さに選択成長させ
、コンタクトホールの中に埋め込む。このとき、多結晶
シリコン膜１１が６フツ化タングステンの還元剤となる
ため、シリコン基板１やゲート電極５にはタングステン
の食い込み領域ができない。続いて、ＳｉとＣｕを含ん
だ厚さが５００ｎｍのＡｅをタングステン１３の上に形
成し、電極８を形成する（第１図Ｄ）。

以上の工程によりＭＯＳ電界効果トランジスタが完成す
る。

なお、実施例ではＭＯＳ電界効果トランジスタの例を示
したが、本発明がバイポーラトランジスタやその他の半
導体素子ならびに多層配線のコンタクトにも利用できる
ことはいうまでもない。

発明の効果 本発明の半導体装置の製造方法によれば、ＣＶＤ法によ
るタングステンの選択成長工程において、還元剤として
、コンタクトホール内に形成された多結晶シリコン膜を
用いているため、自己整合方式でタングステンのシリコ
ン基板等への食い込みを抑制することができる。

また、コンタクトホール内に多結晶シリコン膜を作りこ
れをＣＶＤ法によるタングステン形成時のシリコンの供
給源としているため、電極のコンタクト領域が、高融点
金属、もしくは高融点金属シリサイドにより裏打ちされ
ていても、安定したタングステンの還元が可能で、タン
グステンのコンタクトホール内への形成が容易にできる
。

【図面の簡単な説明】

第１図は本発明の半導体装置の製造方法の一実施例を示
すＭＯＳ電界効果トランジスタの工程断面図、第２図は
従来の半導体装置の製造方法を示すＭＯＳ電界効果トラ
ンジスタの断面図である。 １・・・・・・シリコン基板、２・・・・・・ソース領
域、３・・・・・・ドレイン領域、４・・・・・・ゲー
ト酸化膜、５・・・・・・ゲート電極、６・・・・・・
酸化シリコン膜、８・・・・・・電極、１０・・・・・
・コンタクトホール、１１・・・・・・多結晶シリコン
膜、１２・・・・・・フォトレジスト、１３・・・・・
・タングステン。

Claims (1)

【特許請求の範囲】
1. 　絶縁膜に開口部を形成する工程と、ウェハ全面に多結
   晶シリコン膜を成長させる工程と、回転塗布法によりフ
   ォトレジスト膜を前記多結晶シリコン膜上に形成し、さ
   らに、前記フォトレジスト膜をベークにより硬化させる
   工程と、前記フォトレジスト膜と前記多結晶シリコン膜
   を両者のエッチング速度が等しい条件で、前記絶縁膜上
   の前記多結晶シリコン膜が無くなるまでドライエッチン
   グを行う工程と、前記ウェハ上に残存する前記フォトレ
   ジスト膜を除去し、洗浄を行う工程と、前記開口部の中
   に残った多結晶シリコン膜を還元剤であるシリコンの供
   給源として、ＣＶＤ法によりタングステンを選択成長さ
   せて前記開口部にのみタングステンを形成する工程と、
   前記タングステンの上に電極を形成する工程を備えたこ
   とを特徴とする半導体装置の製造方法。