JPH0562929A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0562929A JPH0562929A JP22275291A JP22275291A JPH0562929A JP H0562929 A JPH0562929 A JP H0562929A JP 22275291 A JP22275291 A JP 22275291A JP 22275291 A JP22275291 A JP 22275291A JP H0562929 A JPH0562929 A JP H0562929A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- film
- contact
- contact hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【構成】 シリコン基板９上に絶縁層４を形成し、この
絶縁層をエッチングしてコンタクト穴５を開口したあ
と、Ｔｉ６をスパッタした後ランプアニールでＴｉ表面
を窒化してＴｉＮ膜を形成したあと、ＣＶＤ法によりタ
ングステンシリサイド膜７を形成し、続いてブランケッ
トＣＶＤ法により、タングステン８を埋め込み、配線を
形成する。 【効果】 本発明によれば、低抵抗かつジュンクション
リークのない、高アスペクト比、ノーボイド埋め込みコ
ンタクトが得られる。
絶縁層をエッチングしてコンタクト穴５を開口したあ
と、Ｔｉ６をスパッタした後ランプアニールでＴｉ表面
を窒化してＴｉＮ膜を形成したあと、ＣＶＤ法によりタ
ングステンシリサイド膜７を形成し、続いてブランケッ
トＣＶＤ法により、タングステン８を埋め込み、配線を
形成する。 【効果】 本発明によれば、低抵抗かつジュンクション
リークのない、高アスペクト比、ノーボイド埋め込みコ
ンタクトが得られる。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置の製造方
法に関する。より詳しくは、電気導通部の形成方法に関
する。
法に関する。より詳しくは、電気導通部の形成方法に関
する。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴いコンタ
クト穴の径も微細化し、コンタクト穴の深さ対径の比
（アスペクト比）はますます大きくなっており、通常の
スパッタによる薄膜形成法ではコンタクト穴の内部にま
で配線材料を被覆させることが困難となってきている。
この問題を解決するものとして従来、タングステンのよ
うな高融点金属の化学気相成長法（以下「ＣＶＤ法」と
いう）がある。全面成長法ではあらかじめＴｉなどのバ
リアメタルを被覆したあと、タングステンを全面成長し
てコンタクト穴を埋め込むことができる。
クト穴の径も微細化し、コンタクト穴の深さ対径の比
（アスペクト比）はますます大きくなっており、通常の
スパッタによる薄膜形成法ではコンタクト穴の内部にま
で配線材料を被覆させることが困難となってきている。
この問題を解決するものとして従来、タングステンのよ
うな高融点金属の化学気相成長法（以下「ＣＶＤ法」と
いう）がある。全面成長法ではあらかじめＴｉなどのバ
リアメタルを被覆したあと、タングステンを全面成長し
てコンタクト穴を埋め込むことができる。
【０００３】
【発明が解決しようとする課題】タングステンを全面Ｃ
ＶＤ法により成長させる場合必要なＴｉなどの密着層は
タングステンと絶縁膜とを密着させるためだけでなく、
タングステン成長時にＳｉを浸食することを抑制するた
めのバリアメタルとして、またコンタクト抵抗を低減す
るためにも必要不可欠であるが、コンタクト穴のアスペ
クト比が大きくなるにつれ、通常のスパッタによる薄膜
形成法ではコンタクト底部にバリアメタルを必要量被覆
させかつ続く全面成長タングステンでボイドなく埋め込
むことが困難となってきている。なぜなら、バリアメタ
ルを十分コンタクト底部に被覆させようとするとコンタ
クト穴の肩部でバリアメタルがはりだして穴をふさぐよ
うになりタングステンをボイドなく埋め込むことが困難
となる。近年ますますＬＳＩの微細化が進み、コンタク
ト穴のアスペクト比が高くなると、上記の問題が無視で
きなくなってくる。
ＶＤ法により成長させる場合必要なＴｉなどの密着層は
タングステンと絶縁膜とを密着させるためだけでなく、
タングステン成長時にＳｉを浸食することを抑制するた
めのバリアメタルとして、またコンタクト抵抗を低減す
るためにも必要不可欠であるが、コンタクト穴のアスペ
クト比が大きくなるにつれ、通常のスパッタによる薄膜
形成法ではコンタクト底部にバリアメタルを必要量被覆
させかつ続く全面成長タングステンでボイドなく埋め込
むことが困難となってきている。なぜなら、バリアメタ
ルを十分コンタクト底部に被覆させようとするとコンタ
クト穴の肩部でバリアメタルがはりだして穴をふさぐよ
うになりタングステンをボイドなく埋め込むことが困難
となる。近年ますますＬＳＩの微細化が進み、コンタク
ト穴のアスペクト比が高くなると、上記の問題が無視で
きなくなってくる。
【０００４】この発明は上記の事情を考慮してなされた
もので、高アスペクト比のコンタクト穴をボイドなく埋
め込み、低抵抗かつ低ジュンクションリークコンタクト
を得ることを目的とする。
もので、高アスペクト比のコンタクト穴をボイドなく埋
め込み、低抵抗かつ低ジュンクションリークコンタクト
を得ることを目的とする。
【０００５】
【課題を解決するための手段】バリアメタルとしてスパ
ッタメタルの窒化膜とＣＶＤメタルを併用することで上
記の問題を解決することができる。この発明によれば、
シリコン基板上に、１μｍから１．２μｍの絶縁層を形
成し、この絶縁層をエッチングしてアスペクト比３以上
のコンタクト穴を開口したあと、コンタクト底部のシリ
コン表面が露出するよう自然酸化膜を除去し、Ｔｉを
０．０８μｍから０．１２μｍスパッタしたのちランプ
アニールで表面を窒化してＴｉＮ膜を形成し、次にバリ
アメタルとしてＣＶＤ法により０．０８μｍから０．１
２μｍのタングステンシリサイド膜を形成したあと、Ｗ
Ｆ6とＨ2を用いて、全面ＣＶＤ−タングステン法によっ
てタングステン配線を形成することを特徴とする半導体
装置の製造方法が提供される。ＣＶＤ−タングステンシ
リサイド膜は３３０℃〜３７０℃でＷＦ6とＳｉＨ4を例
えば１５０／２ｓｃｃｍの流量とし、圧力を例えば４０
０ｍＴｏｒｒとして、または５２０℃から５６０℃で還
元種としてＳｉＨ2Ｃｌ2をもちいるなどして形成するこ
とができる。
ッタメタルの窒化膜とＣＶＤメタルを併用することで上
記の問題を解決することができる。この発明によれば、
シリコン基板上に、１μｍから１．２μｍの絶縁層を形
成し、この絶縁層をエッチングしてアスペクト比３以上
のコンタクト穴を開口したあと、コンタクト底部のシリ
コン表面が露出するよう自然酸化膜を除去し、Ｔｉを
０．０８μｍから０．１２μｍスパッタしたのちランプ
アニールで表面を窒化してＴｉＮ膜を形成し、次にバリ
アメタルとしてＣＶＤ法により０．０８μｍから０．１
２μｍのタングステンシリサイド膜を形成したあと、Ｗ
Ｆ6とＨ2を用いて、全面ＣＶＤ−タングステン法によっ
てタングステン配線を形成することを特徴とする半導体
装置の製造方法が提供される。ＣＶＤ−タングステンシ
リサイド膜は３３０℃〜３７０℃でＷＦ6とＳｉＨ4を例
えば１５０／２ｓｃｃｍの流量とし、圧力を例えば４０
０ｍＴｏｒｒとして、または５２０℃から５６０℃で還
元種としてＳｉＨ2Ｃｌ2をもちいるなどして形成するこ
とができる。
【０００６】この発明における全面ＣＶＤ−タングステ
ン法は、当該分野で公知の条件のもとで実施されるもの
であってよい。タングステンはＣＶＤ装置の中に配置し
た基板を３８０℃〜４５０℃に加熱し、ＷＨ6とＨ2とを
例えば４５０／６５〜５２０／８０ｓｃｃｍの流量と
し、圧力を例えば７０〜９０Ｔｏｒｒとして、コンタク
ト穴に、通常０．４〜０．８μｍの厚さを堆積しコンタ
クト穴を完全に埋め込む。次に絶縁膜上のタングステン
をエッチバックしてコンタクト穴埋め込みプラグを形成
し、その上に、配線等を形成して半導体装置を製造す
る。又は、全面ＣＶＤタングステン膜をパターニングし
て配線とし半導体装置を製造することができる。
ン法は、当該分野で公知の条件のもとで実施されるもの
であってよい。タングステンはＣＶＤ装置の中に配置し
た基板を３８０℃〜４５０℃に加熱し、ＷＨ6とＨ2とを
例えば４５０／６５〜５２０／８０ｓｃｃｍの流量と
し、圧力を例えば７０〜９０Ｔｏｒｒとして、コンタク
ト穴に、通常０．４〜０．８μｍの厚さを堆積しコンタ
クト穴を完全に埋め込む。次に絶縁膜上のタングステン
をエッチバックしてコンタクト穴埋め込みプラグを形成
し、その上に、配線等を形成して半導体装置を製造す
る。又は、全面ＣＶＤタングステン膜をパターニングし
て配線とし半導体装置を製造することができる。
【０００７】
【作用】上記のようにバリアメタルを形成するので低抵
抗コンタクトが得られカバレジのよいＷＳｉｘでバリア
性を維持しつつＷＳｉｘはＣＶＤによるので、スパッタ
よりもコンタクト肩部における、バリアメタルのはりだ
しが少なくボイドなくブランケットＷを埋め込むことが
できる。また、Ｔｉの窒化により形成されるＴｉＮ膜は
Ｔｉ上にＷＳｉｘを堆積するさいの高抵抗物質の発生を
抑制するために必要である。
抗コンタクトが得られカバレジのよいＷＳｉｘでバリア
性を維持しつつＷＳｉｘはＣＶＤによるので、スパッタ
よりもコンタクト肩部における、バリアメタルのはりだ
しが少なくボイドなくブランケットＷを埋め込むことが
できる。また、Ｔｉの窒化により形成されるＴｉＮ膜は
Ｔｉ上にＷＳｉｘを堆積するさいの高抵抗物質の発生を
抑制するために必要である。
【０００８】
【実施例】以下、この発明の実施例を図面を用いて説明
するが、この発明は以下の実施例に限定されるものでは
ない。図１（ａ）に示すように、シリコン基板９上に素
子分離領域１、Ｎ＋Ｓｉ層２およびＰ＋Ｓｉ層３からな
る素子を形成した後、層間絶縁膜としてＢＰＳＧ膜４を
１．２μｍ、ＣＶＤ法により堆積し、この層間絶縁膜を
フォトリソグラフィ法によりエッチングしＮ＋Ｓｉ層２
及びＰ＋Ｓｉ層３上に、コンタクト穴５を開口する。こ
の時コンタクト穴は、いずれも径が０．３μｍ、深さが
１．２μｍである。コンタクト穴を形成した後、シリコ
ン基板を１％のバッファードフッ酸に４５秒浸し素子上
の自然酸化膜を除去する。次にスパッタリング法により
Ｔｉ膜６を０．１μｍ堆積する（図１（ｂ））。その
後、６５０℃の高純度Ｎ2雰囲気中でランプ加熱してＴ
ｉ膜表面にＴｉＮ膜を形成した後、次に図１（ｃ）に示
すように、成膜温度３６０℃、圧力を０．４Ｔｏｒｒ、
ＷＦ6とＳｉＨ4の流量をそれぞれ２ｓｃｃｍ及び１５０
ｓｃｃｍとして、０．１μｍ厚さのＷＳｉｘ膜７を堆積
する。図１（ｃ）の部分拡大図を図２に示す。続いて、
基板温度４３０℃、圧力を８０Ｔｏｒｒ、ＷＦ6とＨ2の
流量をそれぞれ５００ｓｃｃｍと７５ｓｃｃｍとして、
９０秒間で０．６μｍ厚さのＷ膜を全面成長しコンタク
ト穴を埋め込む（図１（ｄ））。図１（ｄ）の部分拡大
図を図３に示す。
するが、この発明は以下の実施例に限定されるものでは
ない。図１（ａ）に示すように、シリコン基板９上に素
子分離領域１、Ｎ＋Ｓｉ層２およびＰ＋Ｓｉ層３からな
る素子を形成した後、層間絶縁膜としてＢＰＳＧ膜４を
１．２μｍ、ＣＶＤ法により堆積し、この層間絶縁膜を
フォトリソグラフィ法によりエッチングしＮ＋Ｓｉ層２
及びＰ＋Ｓｉ層３上に、コンタクト穴５を開口する。こ
の時コンタクト穴は、いずれも径が０．３μｍ、深さが
１．２μｍである。コンタクト穴を形成した後、シリコ
ン基板を１％のバッファードフッ酸に４５秒浸し素子上
の自然酸化膜を除去する。次にスパッタリング法により
Ｔｉ膜６を０．１μｍ堆積する（図１（ｂ））。その
後、６５０℃の高純度Ｎ2雰囲気中でランプ加熱してＴ
ｉ膜表面にＴｉＮ膜を形成した後、次に図１（ｃ）に示
すように、成膜温度３６０℃、圧力を０．４Ｔｏｒｒ、
ＷＦ6とＳｉＨ4の流量をそれぞれ２ｓｃｃｍ及び１５０
ｓｃｃｍとして、０．１μｍ厚さのＷＳｉｘ膜７を堆積
する。図１（ｃ）の部分拡大図を図２に示す。続いて、
基板温度４３０℃、圧力を８０Ｔｏｒｒ、ＷＦ6とＨ2の
流量をそれぞれ５００ｓｃｃｍと７５ｓｃｃｍとして、
９０秒間で０．６μｍ厚さのＷ膜を全面成長しコンタク
ト穴を埋め込む（図１（ｄ））。図１（ｄ）の部分拡大
図を図３に示す。
【０００９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、低抵抗かつジャンクションリークのない、高アス
ペクト比、ノーボイド埋め込みコンタクトが得られる。
れば、低抵抗かつジャンクションリークのない、高アス
ペクト比、ノーボイド埋め込みコンタクトが得られる。
【図１】この発明の実施例の構成を示す、半導体装置の
製造工程説明図である。
製造工程説明図である。
【図２】図１（ｃ）の部分拡大図である。
【図３】図１（ｄ）の部分拡大図である。
１：素子分離領域 ２：Ｎ＋Ｓｉ層 ３：Ｐ＋Ｓｉ層 ４：層間絶縁膜 ５：コンタクト穴 ６：Ｔｉ膜 ７：タングステンシリサイド膜 ８：タングステン膜 ９：シリコン基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 信教 大阪市阿倍野区長池町22番22号 シヤープ 株式会社内
Claims (1)
- 【請求項１】 シリコン基板上に絶縁層を形成し、この
絶縁層をエッチングしてコンタクト穴を開口したあと、
Ｔｉをスパッタした後ランプアニールでＴｉ表面を窒化
しＴｉＮ膜を形成したあと、ＣＶＤ法によりタングステ
ンシリサイド膜を形成し、続いてブランケットＣＶＤ法
により、タングステンを埋め込み、配線を形成すること
を特徴とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22275291A JPH0562929A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22275291A JPH0562929A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562929A true JPH0562929A (ja) | 1993-03-12 |
Family
ID=16787356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22275291A Pending JPH0562929A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562929A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028955A3 (en) * | 1997-12-02 | 1999-09-16 | Applied Materials Inc | Chemical vapor deposition of titanium on a wafer comprising an in-situ precleaning step |
| CN109196634A (zh) * | 2016-06-10 | 2019-01-11 | 应用材料公司 | 在促进扩散环境中在过大气压力工艺中的缝修复方法 |
-
1991
- 1991-09-03 JP JP22275291A patent/JPH0562929A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999028955A3 (en) * | 1997-12-02 | 1999-09-16 | Applied Materials Inc | Chemical vapor deposition of titanium on a wafer comprising an in-situ precleaning step |
| CN109196634A (zh) * | 2016-06-10 | 2019-01-11 | 应用材料公司 | 在促进扩散环境中在过大气压力工艺中的缝修复方法 |
| CN109196634B (zh) * | 2016-06-10 | 2023-08-29 | 应用材料公司 | 在促进扩散环境中在过大气压力工艺中的缝修复方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2832824B2 (ja) | 半導体装置の配線形成方法 | |
| JPH04142061A (ja) | タングステンプラグの形成方法 | |
| JP3175721B2 (ja) | 半導体装置の製造方法 | |
| JP2000306997A (ja) | バリアメタル層を有する半導体装置及びその製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10233447A (ja) | 半導体装置及びその製造方法 | |
| JPH06283613A (ja) | 半導体素子の金属コンタクト形成方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| JPH0577290B2 (ja) | ||
| JP2733396B2 (ja) | 半導体装置の製造方法 | |
| JPH0562929A (ja) | 半導体装置の製造方法 | |
| JPH05347269A (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JP2751606B2 (ja) | 配線の形成方法 | |
| JP3082230B2 (ja) | 配線の形成方法 | |
| JPH10209280A (ja) | 半導体装置の製造方法 | |
| JP2706388B2 (ja) | 半導体装置の製造方法 | |
| JPH0629241A (ja) | 半導体装置の製造方法 | |
| JPH08153783A (ja) | 電気的接続部形成方法及び半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JPH0529478A (ja) | 半導体装置の製造方法 | |
| JPH04333226A (ja) | 半導体装置の製造方法 | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| JPH053171A (ja) | タングステンプラグの形成方法 | |
| JPH0582472A (ja) | 半導体装置の製造方法 |