JPH01311743A - データ伝送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、各データ処理装置間のデータ交換をＷＳＢＰ
（ワードシリアルビットパラレル）方式によって読込ん
で実行するデータ伝送装置に関する。

（従来の技術） 第６図はかかる装置の概略構成図であって、記憶回路１
には一方のデータ処理装置から転送されたデータ信号及
びデータ読込み指令信号としてのタイミング信号が入力
するようになっている。

なお、データ信号は１ビツト又は複数ビットから形成さ
れている。しかるに、記憶回路１では第７図に示すよう
にタイミング信号の立上がりに同期してデータ信号Ａを
読み込んで一時記憶し、次のタイミング信号の立上がり
でデータ信号Ａを出力信号として送出するとともにデー
タ信号Ｂを記憶する。なお、送出されたデータ信号Ａは
他のデータ処理装置へ伝送されて各種データ処理に使用
される。ところが、このような構成では記憶回路１に故
障があって特定ビットのビット落ちやビットセット等が
発生しても、これが検出できない欠点がある。又、ノイ
ズ等により不正確なデータ信号が記憶回路１に記憶され
ても、このまま不正確なデータ信号が検出されずに他の
データ処理装置へ送出するという欠点がある。

又、第８図に示す装置は不正確なデータの記憶を検出す
る機能を備えたもので、これは第１の記憶回路２及び第
２の記憶回路３を備えるとともにこれら記憶回路２，３
の出力端が照合回路４に接続されたものとなっている。

そして、データ信号が共に第１と第２の記憶回路２，３
に入力し、かつ第１の記憶回路２に第９図に示すように
タイミング信号ａが入力するとともに第２の記憶回路３
にタイミング信号ａよりも遅れたタイミング信号すが人
力するようになっている。しかるに、第１の記憶回路２
にタイミング信号ａによってデータ信号Ａが記憶され、
この後節２の記憶回路３にタイミング信号すによってデ
ータ信号Ａが記憶される。しかるのち、タイミング信号
ａ、ｂが再び立上がると、各記憶回路２．３に記憶され
た各データ信号へが照合回路４に送られて照合され、こ
れらデータイ８号Ａが一致した場合、照合回路４はデー
タ信号Ａを送出するとともに照合結果である一致信号を
送出する。そして、次のデータ信号Ｂが各記憶回路２，
３に記憶される。従って、このようにタイミングをずら
してデータ信号が記憶されるので、ノイズの混入による
不正確なデータ信号は除去される。しかしながら、この
ような構成ではタイミング信号すを通すラインを追加し
て設けなければならず、さらにタイミング信号すを発生
する回路を新たに各データ処理装置側に設けなければな
らない。従って、各データ処理装置間のデータ交換を行
うインタフェースとしは不適切な機能となる。又、いず
れかの記憶回路２又は３においてビット落ち等が発生し
た場合、このビット落ち等は照合回路４において検知さ
れてデータ信号として送出されないが、第１及び第２の
記憶回路２．３のうちいずれが故障しているのかは検出
できない。

（発明が解決しようとする課題） 以上のように回路故障によりビット落ちやビットセット
等が発生してそのデータ信号が送出されたり、又ノイズ
等により不正確なデータ信号が送出されたり、さらに回
路故障が検出できるものでなか−）だ。

そこで本発明は、ビット落ちや不正確なデータ信号等を
採用することなくかつ回路故障を検知できる信頼性の向
上したデータ伝送装置を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） 本発明は、各データ処理装置間に接続され一方のデータ
処理装置からのデータ信号を一時記憶して他方のデータ
処理装置に送出するデータ伝送装置において、データ信
号を読込み指令信号によりそれぞれタイミングを異なら
せて記憶する各記憶回路と、これら記憶回路に記憶され
た各データ信号を照合しこの照合結果とデータ信号とを
送出する照合回路と、読込み指令信号を受けて後に照合
回路からの照合結果を受けて各記憶回路及び照合回路の
故障を検知する故障検知回路とを備えて上記目的を達成
しようとするデータ伝送装置である。

（作用） このような手段を備えたことにより、データ信号は読込
み指令信号によりそれぞれタイミングを異ならせて各記
憶回路に記憶され、これら記憶回路に記憶された各デー
タ信号は照合回路で照合されてその照合結果とデータ信
号とが送出される。

そして、故障検知回路は読込み指令信号を受けて後に照
合回路からの照合結果を受けて各記憶回路及び照合回路
の故障を検知する。

・　　（実施例） 以下、本発明の一実施例について図面を参照して説明す
る。

第１図はデータ伝送装置の構成図である。同図において
１０は第１の記憶回路、１１は第２の記憶回路であって
、それぞれデータ信号が入力されるようになっている。

そして、これら記憶回路１０．１１の出力端はそれぞれ
照合回路１２に接続されている。又、これら記憶回路１
０．１１にはタイミング信号が入力している。ここで、
第１の記憶回路１０はタイミング信号の立上がりでデー
タ信号を読込み、文節２の記憶回路１１はタイミング信
号の立下がりでデータ信号を読込むようになっている。

照合回路１２は各記憶回路１０゜１１に記憶された各デ
ータ信号を照合して一致した場合にデータ信号を出力信
号として送出するとともにハイレベルの一致信号を送出
する機能を有するものである。なお、この照合回路１２
は各データ信号が不一致の場合はローレベルの不一致信
号を送出するものとなっている。さて、１３は故障検知
回路であって、これはタイミング信号を受けて後に照合
回路１２の照合結果、つまり照合したときの一致信号及
び照合しないときの不一致信号を受けて第１及び第２の
記憶回路１０．１１と照合回路１２とに故障が発生した
かを判断する機能を有するものである。具体的には第２
図に示すような構成となっている。すなわち、タイミン
グ信号及び一致信号はフリップフロップ１４に入力する
ようになっており、このフリップフロップ１４はタイミ
ング信号の立上がりでセットされかつ一致信号の立上か
りでリセットされるものとなっている。このフリップフ
ロップ１４の出力はタイマ回路１・５に送られており、
このタイマ回路１５はフリップフロップ１４のセット出
力つまり「１」でタイマ動作を開始しかつリセット出力
つまり「０」で初期化されるようになっている。そして
、このタイマ回路１５のタイマ出力、具体的にはカウン
ト値は比較回路１６の一端に送られている。この比較回
路１６は他端に基準信号Ｓが人力しておりこの基準信号
Ｓとタイマ出力とを比較してタイマ出力が基準信号Ｓよ
りも大きくなったときに故障信号を送出する機能を持っ
たものである。

次に上記の如く構成された装置の作用について第３図及
び第４図に示すタイミング図を参照して説明する。デー
タ信号Ａが第１及び第２の記憶回路１０．１１に転送さ
れたときにタイミング信号が立上がると、第１の記憶回
路１ｏはデータ信号Ａを読込み、さらに遅れてタイミン
グ信号が立下がると第２の記憶回路１１はデータ信号Ａ
を読込む。そして１、照合回路１２は各記憶回路１０゜
１１に記憶された各データ信号Ａを取込んで照合し、こ
の照合の結果一致していればデータ信号Ａを出力信号と
して送出するとともにハイレベルの一致信号を送出する
。そして、タイミング信号が再びハイレベルとなるとデ
ータ信号Ｂが第１の記憶回路１０に記憶され、さらにタ
イミング信号がローレベルとなるとデータ信号Ｂが第２
の記憶回路１１に記憶される。

さて、上記作用と同時に第１及び第２の記憶回路１０．
１１と照合回路１２の故障検知が行なわれている。すな
わち、タイミング信号がフリップフロップ１４に入力し
、タイミング信号が立上がるとフリップフロップ１４は
セットされる。これにより、タイマ回路１５はタイマ動
作を開始してそのタイマ出力を比較回路１６に送出する
。この状態に一致信号がフリップフロップ１４に入力す
ると、フリップフロップ１４はリセットされ、このリセ
ットによりタイマ回路１５は初期化される。

ところが、タイマ回路１５がタイマ動作している状態に
照合回路１２の照合結果が不一致であると、フリップフ
ロップ１４に一致信号が入力されなくなる。そうすると
、タイマ回路１５のタイマ出力は次第に大きくなって基
準信号Ｓ以上となる。しかるに、比較回路１６はタイマ
出力が基準信号Ｓ以上となったことを判断すると故障信
号を送出する。なお、この故障信号はデータ処理装置に
送られてその旨が知らされる。

このように上記一実施例においては、データ信号をそれ
ぞれ異なるタイミングで第１及び第２の記憶回路１０．
１１に記憶してこれらデータ信号を照合回路１２で照合
し、このときのタイミング信号と照合結果とから各記憶
回路１０．１１及び照合回路１２の故障を検知するよう
にしたので、回路故障によりビット落ちやピットセット
等が発生してもそのデータ信号は確実に他のデータ処理
装置に送出されず、又ノイズ等による不正確なデータ信
号も採用されない。さらに本装置では故障検知回路１３
により第１及び第２の記憶回路１０゜１１と照合回路１
２の故障発生が確実に検知できる。

なお、本発明は−Ｌ記−実施例に限定されるものでなく
その主旨を逸脱しない範囲で変形してもよい。第５図は
タイミング信号の立上がりと立下がりとの間隔が短いた
めに各記憶回路１０．１１に記憶されるデータ信号が一
致して間違った値でデータ処理を実行することを無くし
たもので、第２の記憶回路１１へのタイミング信号を遅
延回路２０で比較的長く遅延する構成となっている。従
って、このような構成であれば外乱ノイズの混入があっ
ても正確なデータ信号が送出できる。

［発明の効果］ 以上詳記したように本発明によれば、ビット落ちや不正
確なデータ信号等を採用することなくかつ回路故障を検
知できる信頼性の向上したデータ伝送装置を提供できる
。

【図面の簡単な説明】

第１図乃至第４図は本発明に係わるデータ伝送装置の一
実施例を説明するための図であって、第１図は構成図、
第２図は故障検知回路の具体的な構成図、第３図は動作
タイミング図、第４図は故障検知回路の具体的な動作タ
イミング図、第５図は本装置の変形例を示す構成図、第
６図乃至第９図は従来技術を説明するための図である。 １０・・・第１の記憶回路、１１・・・第２の記憶回路
、１２・・・照合回路、１３・・・故障検知回路、１４
・・・フリップフロップ、１５・・・タイマ回路、１６
・・・比較回路。 出願人代理人　弁理士　鈴江武彦 ￥、２　図 ！、５！ｉｉ 、蓚６３ 峯７　ｚ 蓚８３ ｇ９　図

Claims (1)

【特許請求の範囲】
1. 　各データ処理装置間に接続され一方の前記データ処理
   装置からのデータ信号を一時記憶して他方の前記データ
   処理装置に送出するデータ伝送装置において、前記デー
   タ信号を読込み指令信号によりそれぞれタイミングを異
   ならせて記憶する各記憶回路と、これら記憶回路に記憶
   された各データ信号を照合しこの照合結果と前記データ
   信号とを送出する照合回路と、前記読込み指令信号を受
   けて後に前記照合回路からの照合結果を受けて前記各記
   憶回路及び前記照合回路の故障を検知する故障検知回路
   とを具備したことを特徴とするデータ伝送装置。