JPH0131219B2 - - Google Patents
Info
- Publication number
- JPH0131219B2 JPH0131219B2 JP58243878A JP24387883A JPH0131219B2 JP H0131219 B2 JPH0131219 B2 JP H0131219B2 JP 58243878 A JP58243878 A JP 58243878A JP 24387883 A JP24387883 A JP 24387883A JP H0131219 B2 JPH0131219 B2 JP H0131219B2
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- block transfer
- buffer storage
- transfer request
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0859—Overlapped cache accessing, e.g. pipeline with reload from main memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は複数個のバツフア記憶装置（BS）を
有するデータ処理システムにおけるバツフア記憶
制御方式を提供するものである。
有するデータ処理システムにおけるバツフア記憶
制御方式を提供するものである。
データの処理システムでは、データ処理の高速
化のために、主記憶装置（MS）のほかに高速の
BSを具備し、データ処理に際し、MSのデータを
一部分BSに転送しておき、データをBSから読出
して使うことによりデータ読出しを高速化してい
る。
化のために、主記憶装置（MS）のほかに高速の
BSを具備し、データ処理に際し、MSのデータを
一部分BSに転送しておき、データをBSから読出
して使うことによりデータ読出しを高速化してい
る。
このようなシステムで次に問題となるのはBS
におけるデータ読出しの競合である。データ読出
し要求には、命令読出し（IF）オペランド読出
し（OF）があり、先行制御を行なうシステムで
は、BSに対してIFとOFの要求が競合する。これ
によりいずれかの要求に待ちが生じ、データ処理
性能が低下する。
におけるデータ読出しの競合である。データ読出
し要求には、命令読出し（IF）オペランド読出
し（OF）があり、先行制御を行なうシステムで
は、BSに対してIFとOFの要求が競合する。これ
によりいずれかの要求に待ちが生じ、データ処理
性能が低下する。
この競合を解決するためにBSを２組持ち、一
方をIF専用、他方をOF専用に使うシステムが考
えられている。
方をIF専用、他方をOF専用に使うシステムが考
えられている。
この改善されたシステムの次の問題は、データ
処理に必要な情報がBSに転送されていないとき
にMSから必要なデータを読み出し、これをBSに
蓄積するいわゆるブロツク転送の頻度の増加ち、
これに伴うMSにおけるブロツク転送要求の競合
によるシステムの性能の低下である。
処理に必要な情報がBSに転送されていないとき
にMSから必要なデータを読み出し、これをBSに
蓄積するいわゆるブロツク転送の頻度の増加ち、
これに伴うMSにおけるブロツク転送要求の競合
によるシステムの性能の低下である。
ブロツク転送の頻度の増加は多重化したBSに
蓄積されているデータの重複が原因である。又、
ブロツク転送要求の競合は多重化したBSで発生
する複数のブロツク転送要求に対しMSでは１つ
の要求に対する処理が終了するまでは次の要求の
処理を開始することができないことによる。
蓄積されているデータの重複が原因である。又、
ブロツク転送要求の競合は多重化したBSで発生
する複数のブロツク転送要求に対しMSでは１つ
の要求に対する処理が終了するまでは次の要求の
処理を開始することができないことによる。
この問題は複数の命令処理装置が各々BSを有
し、共有の主記憶装置に各々が独立にブロツク転
送を要求する場合にも生じる。
し、共有の主記憶装置に各々が独立にブロツク転
送を要求する場合にも生じる。
本発明の目的は、BSを多重化したシステムに
おけるブロツク転送時間を短縮するバツフア記憶
制御方式を提供することにある。
おけるブロツク転送時間を短縮するバツフア記憶
制御方式を提供することにある。
本発明は、BSとMS（共有記憶装置）との間の
ブロツク転送を制御する制御手段が、各BSから
のブロツク転送要求に応じて、MSにBSを識別す
る情報を付してブロツク転送要求を行うと共に、
先行するブロツク転送要求に対する上記MSにお
ける処理の終了を待たずして他のBSからのブロ
ツク転送要求を重複してMSに行う。
ブロツク転送を制御する制御手段が、各BSから
のブロツク転送要求に応じて、MSにBSを識別す
る情報を付してブロツク転送要求を行うと共に、
先行するブロツク転送要求に対する上記MSにお
ける処理の終了を待たずして他のBSからのブロ
ツク転送要求を重複してMSに行う。
以下本発明の実施例を図面を参照して詳細に説
明する。
明する。
第１図は本発明の一実施例を示すブロツク図で
ある。第１図において、１個の命令処理装置
（CPU）１０に２個のBS１１および１２が接続
される。各BSにはMS１４上のデータがブロツク
を単位として保持される。BS１１は例えばIF専
用のBSであり、BS１２は例えばOF専用のBSで
あり、CPU１０からは処理に従つて夫々のBSに
対して独立にフエツチおよびストア要求が与えら
れる。線上のADRはアドレスを、DATAはデー
タを示す。BS１１あるいはBS１２にCPU１０が
要求するデータが存在しないと、ブロツク転送制
御部（BTC）１３に対してブロツク転送を要求
する。BSの各々は重複してはブロツク転送を発
行しない。BTC１３は各BSからのブロツク転送
要求に応じて、MS１４に対してブロツク転送要
求を出す。MSから読出されたブロツクデータは
BTC１３を介して要求したBSに送られる。
ある。第１図において、１個の命令処理装置
（CPU）１０に２個のBS１１および１２が接続
される。各BSにはMS１４上のデータがブロツク
を単位として保持される。BS１１は例えばIF専
用のBSであり、BS１２は例えばOF専用のBSで
あり、CPU１０からは処理に従つて夫々のBSに
対して独立にフエツチおよびストア要求が与えら
れる。線上のADRはアドレスを、DATAはデー
タを示す。BS１１あるいはBS１２にCPU１０が
要求するデータが存在しないと、ブロツク転送制
御部（BTC）１３に対してブロツク転送を要求
する。BSの各々は重複してはブロツク転送を発
行しない。BTC１３は各BSからのブロツク転送
要求に応じて、MS１４に対してブロツク転送要
求を出す。MSから読出されたブロツクデータは
BTC１３を介して要求したBSに送られる。
第２図はBTC１３の具体例を示す。BSC１３
はBS１１および１２から夫々独立に発生せられ
るブロツク転送要求を受ける。アドレスは夫々レ
ジスタ２１，２２にセツトされる。両レジスタ２
１，２２のアドレスはセレクタ（SEL）２３およ
び比較器２４に与えられる。ブロツク転送要求は
一方のBSからのみ与えられる場合、両BSから同
じブロツクについてあるいは異なるブロツクにつ
いて同時に与えられる場合がある。一方のBSの
みから与えられた場合、比較器２３はそのアドレ
スをアドレス線ADRに、要求元（REQ元）を示
す情報をREQ元線に、そして要求を示す信号を
ADV線にのせ、MS１４へ要求する。MS１４は
これに応じて読出しを開始し、REQ元、データ
およびデータを送つていることを示す信号ADV
を送り、BS１１，１２に送る。BS１１，１２は
REQ元表示に応じて、自分が要求したものであ
れば、データを取り込む。
はBS１１および１２から夫々独立に発生せられ
るブロツク転送要求を受ける。アドレスは夫々レ
ジスタ２１，２２にセツトされる。両レジスタ２
１，２２のアドレスはセレクタ（SEL）２３およ
び比較器２４に与えられる。ブロツク転送要求は
一方のBSからのみ与えられる場合、両BSから同
じブロツクについてあるいは異なるブロツクにつ
いて同時に与えられる場合がある。一方のBSの
みから与えられた場合、比較器２３はそのアドレ
スをアドレス線ADRに、要求元（REQ元）を示
す情報をREQ元線に、そして要求を示す信号を
ADV線にのせ、MS１４へ要求する。MS１４は
これに応じて読出しを開始し、REQ元、データ
およびデータを送つていることを示す信号ADV
を送り、BS１１，１２に送る。BS１１，１２は
REQ元表示に応じて、自分が要求したものであ
れば、データを取り込む。
SEL２３は先行してMS１４にブロツク転送要
求をし、これが終了していない場合に、異なる
BSから他のブロツク転送要求があれば、上述と
同様にMSに要求を出す。BS側では次々と送られ
るデータにREQ元表示があるので、これを認識
することができる。これによつてブロツク転送を
重複してMSに送ることができ、先行のブロツク
転送が終了するまで次のブロツク転送の処理を開
始しない場合より、その時間を短縮することがで
きる。
求をし、これが終了していない場合に、異なる
BSから他のブロツク転送要求があれば、上述と
同様にMSに要求を出す。BS側では次々と送られ
るデータにREQ元表示があるので、これを認識
することができる。これによつてブロツク転送を
重複してMSに送ることができ、先行のブロツク
転送が終了するまで次のブロツク転送の処理を開
始しない場合より、その時間を短縮することがで
きる。
両BS１１，１２から同時にブロツク転送要求
が発せられた場合、比較器２４は両アドレスを比
較し、一致している場合は、一致保持ラツチ２５
をセツトする。この一致保持ラツチ２５は少なく
とも一方のREQを条件に比較器２４の比較結果
を保持する。SEL２３はラツチ２５が一致を示さ
ない場合、予め決められた優先順に従つて一方を
選択し、BS１１を優先するとすれば、まずBS１
１からの要求を上述と同様にMS１４に送り、続
いてBS１２からの要求をMS１４に送る。MS１
４からはMS内のバンクの空き状況に応じていず
れからの要求に対するブロツクデータが先に送ら
れてくるかはわからないが、MS１４からはREQ
元の情報が共に送られてくるので、BS側で識別
できる。
が発せられた場合、比較器２４は両アドレスを比
較し、一致している場合は、一致保持ラツチ２５
をセツトする。この一致保持ラツチ２５は少なく
とも一方のREQを条件に比較器２４の比較結果
を保持する。SEL２３はラツチ２５が一致を示さ
ない場合、予め決められた優先順に従つて一方を
選択し、BS１１を優先するとすれば、まずBS１
１からの要求を上述と同様にMS１４に送り、続
いてBS１２からの要求をMS１４に送る。MS１
４からはMS内のバンクの空き状況に応じていず
れからの要求に対するブロツクデータが先に送ら
れてくるかはわからないが、MS１４からはREQ
元の情報が共に送られてくるので、BS側で識別
できる。
両レジスタ２１，２２に同一のアドレスがセツ
トされた場合、SEL２３はラツチ２５が一致を示
すことにより、REQ元の情報は両BSであること
を示すようにし、１つのブロツク転送要求として
MSへ送る。これに対してMS１４からのREQ元
は両BSであることを示しているので、BS１１，
１２は共にこのブロツクデータを取り込む。
トされた場合、SEL２３はラツチ２５が一致を示
すことにより、REQ元の情報は両BSであること
を示すようにし、１つのブロツク転送要求として
MSへ送る。これに対してMS１４からのREQ元
は両BSであることを示しているので、BS１１，
１２は共にこのブロツクデータを取り込む。
例えば、現在BS１１からの要求を既にMSに出
していて未だ終了していないときに、BS１２か
ら同じアドレスのブロツク転送要求を受けた場
合、この段階でラツチ２５が一致を示すことにな
る。SEL２３はラツチ２５から一致信号が得られ
ることにより、後続のBS１２からの要求は阻止
し、MS１４へはブロツク転送要求を出さない。
MS１４からはREQ元としてBS１１を示してい
るが、ラツチ２５が一致を示していることによ
り、ゲート２６でREQ元をBS１１，１２の両方
であることに変換し、BS１１，１２に送る。
していて未だ終了していないときに、BS１２か
ら同じアドレスのブロツク転送要求を受けた場
合、この段階でラツチ２５が一致を示すことにな
る。SEL２３はラツチ２５から一致信号が得られ
ることにより、後続のBS１２からの要求は阻止
し、MS１４へはブロツク転送要求を出さない。
MS１４からはREQ元としてBS１１を示してい
るが、ラツチ２５が一致を示していることによ
り、ゲート２６でREQ元をBS１１，１２の両方
であることに変換し、BS１１，１２に送る。
このように２つのBSから同じブロツクについ
てブロツク転送要求があつた場合、MSへは一つ
の要求として送るため、MSに対するブロツク転
送要求の回数を減らすことができ、ブロツク転送
時間の短縮をはかることができる。
てブロツク転送要求があつた場合、MSへは一つ
の要求として送るため、MSに対するブロツク転
送要求の回数を減らすことができ、ブロツク転送
時間の短縮をはかることができる。
上述の実施例では、BS１１，１２は一つの
CPUからの要求を受けているが、夫々異なる
CPUから要求を受けるようにしてもよい。
CPUからの要求を受けているが、夫々異なる
CPUから要求を受けるようにしてもよい。
本発明によれば、REQ元を表示して行なうこ
とにより、重複して複数のブロツク転送処理を行
うことができ、ブロツク転送時間を短縮すること
ができる。
とにより、重複して複数のブロツク転送処理を行
うことができ、ブロツク転送時間を短縮すること
ができる。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図のブロツク転送制御部の具体例を
示すブロツク図である。 １１，１２……バツフア記憶装置、１３……ブ
ロツク転送制御部、１４……主記憶装置、２３…
…セレクタ、２４……比較器。
第２図は第１図のブロツク転送制御部の具体例を
示すブロツク図である。 １１，１２……バツフア記憶装置、１３……ブ
ロツク転送制御部、１４……主記憶装置、２３…
…セレクタ、２４……比較器。
Claims (1)
- 【特許請求の範囲】 １ 共有の記憶装置と、 該共有記憶装置が保持するデータの一部をブロ
ツクを単位として保持する各々独立に動作する複
数のバツフア記憶装置と、 上記バツフア記憶装置と上記共有記憶装置との
間のブロツク転送を制御する制御手段を含むシス
テムにおいて、 上記制御手段は上記各バツフア記憶装置からの
ブロツク転送要求に応じて、上記共有記憶装置に
対して上記バツフア記憶装置を識別する情報を付
してブロツク転送要求を行ない、 上記主記憶装置はブロツク転送要求に対するブ
ロツクデータと共にバツフア記憶装置の識別情報
を上記制御手段に送り、 上記バツフア記憶装置は上記識別情報に応じて
自己の出したブロツク転送要求の結果得られたブ
ロツクデータを取り込み、 上記制御装置はさらに、一のバツフア記憶装置
からの要求を既に上記主記憶装置に出していると
きに、他のバツフア記憶装置から同じアドレスの
ブロツク転送要求を受けた場合、他のバツフア記
憶装置からのブロツク転送要求を上記主記憶装置
に出さず、上記主記憶装置からのブロツクデータ
に付された識別情報が両方のバツフア記憶装置を
表すとして両方のバツフア記憶装置に送ることに
より、 先行するブロツク転送要求に対する上記共有記
憶装置における処理の終了を待たずに他のバツフ
ア記憶からのブロツク転送要求を上記共有装置に
行なうことを特徴とするバツフア記憶制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243878A JPS60136842A (ja) | 1983-12-26 | 1983-12-26 | バツフア記憶制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243878A JPS60136842A (ja) | 1983-12-26 | 1983-12-26 | バツフア記憶制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136842A JPS60136842A (ja) | 1985-07-20 |
| JPH0131219B2 true JPH0131219B2 (ja) | 1989-06-23 |
Family
ID=17110322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243878A Granted JPS60136842A (ja) | 1983-12-26 | 1983-12-26 | バツフア記憶制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136842A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5520305A (en) * | 1978-07-27 | 1980-02-13 | Saginomiya Seisakusho Inc | Control method for air conditioner |
| JPS5712470A (en) * | 1980-06-25 | 1982-01-22 | Nec Corp | Information processor having buffer memory |
-
1983
- 1983-12-26 JP JP58243878A patent/JPS60136842A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136842A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03127147A (ja) | 情報処理システム | |
| JPH0219945A (ja) | 主記憶制御装置 | |
| US6801958B2 (en) | Method and system for data transfer | |
| JPH08161254A (ja) | 情報処理システムおよびそのバス調停方式 | |
| JP3296240B2 (ja) | バス接続装置 | |
| JPH0131219B2 (ja) | ||
| JP2647035B2 (ja) | バス制御回路 | |
| JP2587586B2 (ja) | データ転送方法 | |
| JPS6145348A (ja) | バス優先権制御方式 | |
| JPS61141051A (ja) | バツフア記憶制御方式 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JP2003167782A (ja) | 二重化コントローラ構成ディスク記憶システム向けコントローラ、及び同コントローラが二重化されたディスク記憶システム | |
| JPS6345654A (ja) | 情報処理装置の無効化処理方式 | |
| JPH03241442A (ja) | ストアバッファ制御方式 | |
| JPH10228418A (ja) | メモリ制御装置及びメモリ制御方法 | |
| JPH01261748A (ja) | バッファ記憶制御装置 | |
| JPH104420A (ja) | データ転送方法 | |
| JPH0675793A (ja) | 仮想計算機間データ送受信処理方法 | |
| JPH0261745A (ja) | Ｄｍａｃのリード転送制御装置 | |
| JPH0322053A (ja) | ムーブ・イン・バッファ制御方式 | |
| JPH07200408A (ja) | 情報処理装置 | |
| JPH08101810A (ja) | バス制御方法 | |
| JPH1011356A (ja) | メモリアクセスシステム | |
| JPS62546B2 (ja) | ||
| JPH01229334A (ja) | 仮想計算機システム |