JPH01314451A - 位相ジッタ検知回路 - Google Patents

位相ジッタ検知回路

Info

Publication number
JPH01314451A
JPH01314451A JP14481788A JP14481788A JPH01314451A JP H01314451 A JPH01314451 A JP H01314451A JP 14481788 A JP14481788 A JP 14481788A JP 14481788 A JP14481788 A JP 14481788A JP H01314451 A JPH01314451 A JP H01314451A
Authority
JP
Japan
Prior art keywords
digital data
clock signal
data signal
sawtooth wave
peak
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14481788A
Other languages
English (en)
Inventor
Takashi Fukuoka
隆 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP14481788A priority Critical patent/JPH01314451A/ja
Publication of JPH01314451A publication Critical patent/JPH01314451A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manipulation Of Pulses (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、位相ジッタ検知回路に関するものである。
[従来の技術] ディジタル信号伝送において、クロックタイミング時の
信号状態は1または0で安定しているのが望ましい。
しかしながら、外的または内的な要因により、ディジタ
ル信号のパルス幅が変動した場合、クロックタイミング
時の状態がちょうど信号の状態遷移時となるため、誤っ
て識別されていた。この問題点を解決する方法としては
、誤りをチエツクするための符号化を行ない、ソフトウ
ェア上で誤りの検出を行なう方法が知られている。
′  [発明が解決しようとする課題]従来の位相ジッ
タ検知回路は、上記のように構成したので、次の(1)
、(2)のような問題点があった。
(1)信号の符号化において、誤り検知のための機能(
情報)を持たせるため信号の冗長度を大きくとる必要が
ある。
(2)信号誤り自体送受信器等の下位のレベルでの検出
が困難であり、より上位のレベルでの処理が必要となり
、構成が複雑化する。
本発明の目的は、上記のような問題点を解決し、ソフト
ウェアを用いず、かつ、構成がMl−な位相ジッタ検知
回路を提供することにある。
[課題を解決するための手段] このような目的を達成するために、本発明は、ディジタ
ルデータ信号のレベルが変化した直後のクロック信号の
レベル変化時から、ディジタルデータ信号のレベル変化
直後のディジタルデータ信号のレベル変化時までの間、
鋸歯状波を発生する鋸歯状波発生手段と、鋸歯状波のピ
ークをホールドするピークホールド手段と、ホールドさ
れた鋸歯状波のピークから位相ジッタの有無を判別する
判別手段とを備えたことを特徴とする。
[作 用] 本発明では、ディジタルデータ信号のレベルが変化した
直後のクロック信号のレベル変化時から、前記ディジタ
ルデータ信号の前記レベル変化直後のディジタルデータ
信号のレベル変化時までの間、鋸歯状波発生手段により
鋸歯状波を発生し、発生された鋸歯状波のピークをピー
クホールド手段によりホニルドし、ホールドされた鋸歯
状波のピークからジッタの有無を判別手段により判別す
る。
[実施例] 以下、図面を参照して本発明の実施例を詳細に説明する
第1図は本発明の一実施例を示す。
図において、1は鋸歯状波発生回路で、第2図に示すよ
うに、受信データDATAをラッチするラッチ回路2、
クロック信号CLにを微分する微分器3および回路4と
により構成されている。ラッチ回路2に入力される受信
データDATAとクロック信号CLにの真理値の一例を
表1に示す。
表1 回路4はラッチ回路2の出力を積分する積分器5、微分
器3により駆動される電流駆動回路6、積分器出力信号
をリセットする回路により構成されている0回路4の具
体例を第3図に示す、第3図において、 41はデイレ
イ回路、42はバッファIC,43はNPN トランジ
スタ、44はコンデンサ、45はNPN トランジスタ
、48はバッファIC,47は電流源である。
7はピークホールド回路で、ホールド手段として、鋸歯
状波発生回路1から出力される鋸面状波のピークをホー
ルドするものである。8は判別回路で、判別手段として
、ピークホールド回路7によりホールドされた鋸歯状波
のピークから位相ジッタの有無を判別するものである。
鋸歯状波発生回路1の出力信号と判別回路8の出力信号
の例を第4図に示す。
次に、動作を説明する。
゛(1)ディジタルデータ信号にジッタが無い場合第5
図(a)に示すディジタルデータ信号[IATAlは、
ラッチ回路2により、第5図(c)に示すパルスA、す
なわち、ディジタルデータ信号が立ち上がった直後のク
ロック信号の立ち上がりに同期して立ち上がり、ディジ
タルデータ信号およびクロック信号CLにの立ち下がり
に同期して立ち下がるパルスに変換される。
このパルスAの立ち上がりに同期してコンデンサ44が
ディスチャージされ、クロック信号CLにの立ち上がり
時の微分パルスCにより、電流駆動回路6が駆動され、
第5図(d)に示すような鋸歯状波が鋸歯状発生回路1
から出力される。
そして、ピークホールド回路7により、鋸歯状波のピー
クがホールドされると、ホールドされたピークは、VP
IIとvPLのみであるから、判別回路8によりジッタ
が無しと判別される。
(2)ディジタルデータ信号にジッタが有る場合この場
合、ディジタルデータ信号が第6図(a)に示すように
なったとすると、ラッチ回路2から出力されるパルスは
、第6図(C)に示すようになる。従って、鋸歯状波発
生回路1から出力される鋸歯状波は、ジッタが有る部分
のピークが第6図(d)に示すようにVPLより大きく
 Vpuより小さくなる。
そして、ピークホールド回路7により、鋸歯状波のピー
クがホールドされると、ホールドされたピーク値はvP
□r vP Lの他にVPHより小さくVPLより大き
い値なので、判別回路8によりジッタ有りと判別される
[発明の効果] 以上説明したように、本発明によれば、ディジタルデー
タ信号のレベルが変化した直後のクロック信号のレベル
変化時から、前記ディジタルデータ信号のレベル変化直
後のディジタルデータ信号のレベル変化時までの間に発
生された鋸歯状波のピークをホールドし、ホールドされ
たピークから位相ジッタの有無を判別するようにしたの
で、ソフトウェアを用いず、かつ、構成が簡単な位相ジ
ッタ検知回路を提供できるという効果がある。
【図面の簡単な説明】
第1図は本発明実施例を示すブロック図、第2図は第1
図に示す鋸歯状波発生回路1の構成を示す図、 第3図は第2図に示す回路4の具体例を示す回路図、 第4図は鋸歯状波発生回路1の出力信号と判別回路8の
出力信号の一例を示す波形図、第5図はジッタがない場
合の第1図の各部の波形を示す図、 第6図はジッタがある場合の第1図の各部の波形を示す
図である。 1・・・鋸歯状波発生回路、 7・・・ピークホールド回路、 8・・・判別回路。 特許出願人  住友電気工業株式会社

Claims (1)

  1. 【特許請求の範囲】 1)ディジタルデータ信号のレベルが変化した直後のク
    ロック信号のレベル変化時から、前記ディジタルデータ
    信号の前記レベル変化直後のディジタルデータ信号のレ
    ベル変化時までの間、鋸歯状波を発生する鋸歯状波発生
    手段と、 前記鋸歯状波のピークをホールドするピークホールド手
    段と、 ホールドされた鋸歯状波のピークから位相ジッタの有無
    を判別する判別手段と を備えたことを特徴とする位相ジッタ検知回路。 2)鋸歯状波発生手段は、ディジタルデータ信号が立ち
    上がった直後のクロック信号の立ち上がりに同期してリ
    ニアに立ち上がり、その後、前記ディジタルデータ信号
    の前記立ち上がり直後の立ち下がりに同期して立ち下が
    るまで、クロック信号が立ち上がるごとに立ち下がると
    ともにリニアに立ち上がりを開始する鋸歯状波を発生す
    ることを特徴とする請求項1記載の位相ジッタ検知回路
    。 3)鋸歯状波発生手段は、ディジタルデータ信号が立ち
    下がった直後のクロック信号の立ち下がりに同期してリ
    ニアに立ち上がり、その後、前記ディジタルデータ信号
    の前記立ち下がり直後の立ち上がりに同期して立ち下が
    るまで、クロック信号が立ち下がるごとに立ち下がると
    ともにリニアに立ち上がりを開始することを特徴とする
    請求項1記載の位相ジッタ検知回路。
JP14481788A 1988-06-14 1988-06-14 位相ジッタ検知回路 Pending JPH01314451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14481788A JPH01314451A (ja) 1988-06-14 1988-06-14 位相ジッタ検知回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14481788A JPH01314451A (ja) 1988-06-14 1988-06-14 位相ジッタ検知回路

Publications (1)

Publication Number Publication Date
JPH01314451A true JPH01314451A (ja) 1989-12-19

Family

ID=15371152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14481788A Pending JPH01314451A (ja) 1988-06-14 1988-06-14 位相ジッタ検知回路

Country Status (1)

Country Link
JP (1) JPH01314451A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1067448B1 (de) * 1999-07-08 2009-02-11 Siemens Aktiengesellschaft PC-System für Echtzeit- und Nicht-Echtzeitprogramme

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1067448B1 (de) * 1999-07-08 2009-02-11 Siemens Aktiengesellschaft PC-System für Echtzeit- und Nicht-Echtzeitprogramme

Similar Documents

Publication Publication Date Title
KR950005054B1 (ko) 기수/우수의 필드 검출장치
JPH02501526A (ja) 光フアイバシステムのためのデータビツト検知器
JPH01314451A (ja) 位相ジッタ検知回路
JPH0551215B2 (ja)
JPH0644756B2 (ja) 同期クロツク発生回路
JP2560406B2 (ja) ディジタル位相制御回路
US5832033A (en) Clock disturbance detection based on ratio of main clock and subclock periods
JPH01194709A (ja) 位相判別回路
JP3171205B2 (ja) 変調周波数検出回路
JPS63158934A (ja) スタ−トビツト検出回路
JP2723835B2 (ja) 同期信号の極性判別回路
JP2984802B2 (ja) 入力信号異常検出回路
JP2641066B2 (ja) カウンタ装置
JP2970241B2 (ja) サンプリングクロック情報生成回路
JP2961750B2 (ja) マイクロコンピュータ
JP2658126B2 (ja) 入力周波数の発生装置
JPH0316054B2 (ja)
JP2864779B2 (ja) パルス入力回路
JPH0583140A (ja) 信号変換装置
JPH0511584U (ja) データ・クロツク同期回路
JPH02192298A (ja) リモートコントロール信号検出装置
JPH1062454A (ja) ピーク電圧検出回路
JPS583120A (ja) デ−タ判別回路
JPS60174551A (ja) Hdb−3型バイポ−ラ信号エラ−検出回路
JPS58182352A (ja) デジタルデ−タ受信回路