JPH01318228A - 半導体薄膜の結晶成長方法 - Google Patents
半導体薄膜の結晶成長方法Info
- Publication number
- JPH01318228A JPH01318228A JP15013788A JP15013788A JPH01318228A JP H01318228 A JPH01318228 A JP H01318228A JP 15013788 A JP15013788 A JP 15013788A JP 15013788 A JP15013788 A JP 15013788A JP H01318228 A JPH01318228 A JP H01318228A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor thin
- substrate
- polar semiconductor
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体薄膜の結晶成長方法にかかり、特に無
極性半導体基板上に異種の有極性半導体薄膜をエピタキ
シャル成長させる方法に関する。
極性半導体基板上に異種の有極性半導体薄膜をエピタキ
シャル成長させる方法に関する。
（従来の技術）
近年、シリコン基板上にＧａＡｓなと他の半導体を成長
させるヘテロエピタキシーと呼ばれる技術が、低価格化
、大面積化の利点に加え、電子デバイスと光デバイスの
モノリシックＩＣ化の可能性の点から注目されている。
させるヘテロエピタキシーと呼ばれる技術が、低価格化
、大面積化の利点に加え、電子デバイスと光デバイスの
モノリシックＩＣ化の可能性の点から注目されている。
この成長方法としては、二段階成長法（Ｍ、 Ａｋｉｙ
ａｍａ ａｔ ａｌ、、 Ｊ、 ＣｒｙｓｔａｌＧｒｏ
ｗｔｈ、 ７７（１９８６）４９０））が提案されてい
るが、この成長方法においては歩留りが大きな問題点で
あった。これは基板の前処理の微妙な変化により成長す
るａａＡｓＮの膜質が大きく左右されることに原因があ
った。
ａｍａ ａｔ ａｌ、、 Ｊ、 ＣｒｙｓｔａｌＧｒｏ
ｗｔｈ、 ７７（１９８６）４９０））が提案されてい
るが、この成長方法においては歩留りが大きな問題点で
あった。これは基板の前処理の微妙な変化により成長す
るａａＡｓＮの膜質が大きく左右されることに原因があ
った。
（発明が解決しようとする課題）
この様に従来の技術では、成長層の転位や欠陥などの原
因となっていた基板表面の前処理法が確立されていなか
った。
因となっていた基板表面の前処理法が確立されていなか
った。
本発明は−Ｆ記事情を考慮してなされたもので、その目
的とするところは、無極性半導体基板上に転位及び欠陥
の少ない良質の有極性半導体薄膜を再現性良く成長する
方法を提供することにある。
的とするところは、無極性半導体基板上に転位及び欠陥
の少ない良質の有極性半導体薄膜を再現性良く成長する
方法を提供することにある。
（課題を解決するための手段）
本発明は半導体薄膜の結晶成長方法にかかり。
無極性半導体基板上に有極性半導体薄膜を結晶成長させ
るにあたり、このｆｉ極性半導体基板上に予め無極性半
導体結晶層を成長させ、次いで前記無極性半導体結晶層
上に有極性半導体薄膜を結晶成長させることを特徴とす
る。
るにあたり、このｆｉ極性半導体基板上に予め無極性半
導体結晶層を成長させ、次いで前記無極性半導体結晶層
上に有極性半導体薄膜を結晶成長させることを特徴とす
る。
（作 用）
本発明によれば、無極性半導体基板上に有極性半導体薄
膜を結晶成長する際に、あらかじめ基板−ヒに無極性半
導体の清浄なエピタキシャル成長層表面を得、直ちにそ
の上ヘイｆ極性半導体薄膜を成長させることにより、転
位や欠陥が少なく、表面モホロジーの良好な半導体薄膜
を再現性良く得ることが可能となる。さらに、この無極
性半導体結晶）１４は、基板と同一材料で構成すると、
−層良好な結果が得られる。
膜を結晶成長する際に、あらかじめ基板−ヒに無極性半
導体の清浄なエピタキシャル成長層表面を得、直ちにそ
の上ヘイｆ極性半導体薄膜を成長させることにより、転
位や欠陥が少なく、表面モホロジーの良好な半導体薄膜
を再現性良く得ることが可能となる。さらに、この無極
性半導体結晶）１４は、基板と同一材料で構成すると、
−層良好な結果が得られる。
（実施例）
以下、本発明の実施例について図を用いて説明する。
第２図に本発明の実施例に用いた有機金属気相成長（Ｍ
ＯＣＶＤ）装置の概略構成を示す、第２図において、１
０は石英製の反応容器で、カーボンのサセプタ２０が設
置され、このサセプタ２０の上に半導体基板：３０が保
持される。基板３０は加熱装置４０により加熱される。
ＯＣＶＤ）装置の概略構成を示す、第２図において、１
０は石英製の反応容器で、カーボンのサセプタ２０が設
置され、このサセプタ２０の上に半導体基板：３０が保
持される。基板３０は加熱装置４０により加熱される。
この反応容器１０にはガス導入口１１から原料ガスが導
入、され、ガス排出口１２から排出され、減圧下及び常
圧下でのエピタキシャル成長が可能となっている。
入、され、ガス排出口１２から排出され、減圧下及び常
圧下でのエピタキシャル成長が可能となっている。
以下この装置を用い、Ｓｉ基板上にＧａＡｓ結品を成長
させた実施例について説明する。
させた実施例について説明する。
第１図は本発明の一実施例に係わる結晶成長工程を示す
断面図である。本実施例では熱サイクル法を用いた。な
お、この熱サイクル法については、本出願人による特願
昭６２−６１９６９号の出願がある。
断面図である。本実施例では熱サイクル法を用いた。な
お、この熱サイクル法については、本出願人による特願
昭６２−６１９６９号の出願がある。
まず、面方位（１００）のＳｉ基板１上に、 ５ｉｎ４
を原料ガスに用い成長温度１１００°ＣにおいてＳｉ結
晶成長層２をＩμＩ厚にエピタキシャル成長させる。つ
いで、ＳＬ基板温度を４５０℃に設定し、ＧａＡｓバッ
ファ層３を１００〜２００人厚に成長させる。続いて前
記ＧａＡｓバッファ層３にアニールを施すため、ＳＬ基
板温度を７５０℃に設定し、１０分間保持する。かかる
アニールが終了したのち基板温度を下げる。ついでＳｊ
基板１を通常の成長温度７５０℃に加熱し、１０分間程
度保持した後、前記ＧａＡｓバッファ層３上にＧａＡｓ
エピタキシャル層４を成長させる。これにより表面モホ
ロジが優れ、かつ、転位や欠陥の少い良好なＧａＡｓ薄
膜を再現性良く得ることができ、その転位密度を５ｘｌ
Ｏ’個／ｄ以下にすることができた。
を原料ガスに用い成長温度１１００°ＣにおいてＳｉ結
晶成長層２をＩμＩ厚にエピタキシャル成長させる。つ
いで、ＳＬ基板温度を４５０℃に設定し、ＧａＡｓバッ
ファ層３を１００〜２００人厚に成長させる。続いて前
記ＧａＡｓバッファ層３にアニールを施すため、ＳＬ基
板温度を７５０℃に設定し、１０分間保持する。かかる
アニールが終了したのち基板温度を下げる。ついでＳｊ
基板１を通常の成長温度７５０℃に加熱し、１０分間程
度保持した後、前記ＧａＡｓバッファ層３上にＧａＡｓ
エピタキシャル層４を成長させる。これにより表面モホ
ロジが優れ、かつ、転位や欠陥の少い良好なＧａＡｓ薄
膜を再現性良く得ることができ、その転位密度を５ｘｌ
Ｏ’個／ｄ以下にすることができた。
なお、本発明は上述した実施例に限定されるものでない
。例えば、前記単導体基板はシリコンに限定されるもの
ではなく、ゲルマニウムその他の無極性半導体を用いる
ことが出来る。また、Ｓｉ結晶の膜厚は１μｍに限るも
のではない、同様に、前記成長させる半導体薄膜は［１
ａＡｓに限るものではなく、他の■−■族半導体、ある
いは■−■族半導体を用いることが出来る。また１本発
明は他の基板面方位に対しても有効であるゆさらに、Ｇ
ａＡｓエピタキシャル層４の成長温度は７５０℃になん
ら限定されるものではな（、ＧａＡｓが最も良好に成長
する最適成長温度６００〜８００℃の範囲で適宜選択す
ればよい、また、ＧａＡｓバッファ層３の成長温度は４
５０℃に限られるものではなく、 ＧａＡｓの通常の
最 −過成長温度よりも低ければよい。但し、バッファ
１ｆ１３の成長温度がＧａＡｓの最適成長温度に近いと
バッファ層形成の効果が得られないので、一般に最適成
長温度よりも１００℃程度以上低くすればよい。
。例えば、前記単導体基板はシリコンに限定されるもの
ではなく、ゲルマニウムその他の無極性半導体を用いる
ことが出来る。また、Ｓｉ結晶の膜厚は１μｍに限るも
のではない、同様に、前記成長させる半導体薄膜は［１
ａＡｓに限るものではなく、他の■−■族半導体、ある
いは■−■族半導体を用いることが出来る。また１本発
明は他の基板面方位に対しても有効であるゆさらに、Ｇ
ａＡｓエピタキシャル層４の成長温度は７５０℃になん
ら限定されるものではな（、ＧａＡｓが最も良好に成長
する最適成長温度６００〜８００℃の範囲で適宜選択す
ればよい、また、ＧａＡｓバッファ層３の成長温度は４
５０℃に限られるものではなく、 ＧａＡｓの通常の
最 −過成長温度よりも低ければよい。但し、バッファ
１ｆ１３の成長温度がＧａＡｓの最適成長温度に近いと
バッファ層形成の効果が得られないので、一般に最適成
長温度よりも１００℃程度以上低くすればよい。
さらに本発明は、通常の２段階成長法にも有効である。
また、 ＧａＡｓバッファ層、ＧａＡｓエピタキシャル
層の成長について、その成長方法もＭＯＣＶＤ法に限定
されるものではなく、他の気相成長法６例えば分子線エ
ピタキシー法（ＭＢＥ法）などを用いてもよく、ドーパ
ントとして何を用いたものでもかまわない。
層の成長について、その成長方法もＭＯＣＶＤ法に限定
されるものではなく、他の気相成長法６例えば分子線エ
ピタキシー法（ＭＢＥ法）などを用いてもよく、ドーパ
ントとして何を用いたものでもかまわない。
以−Ｆ説明したように１本発明によれば無極性半導体基
板上に有極性半導体薄膜を成長させる際に。
板上に有極性半導体薄膜を成長させる際に。
予め前記無極性半導体基板と同じ材料の無極性半導体結
晶を成長させることにより、転位や欠陥が少なく、表面
モホロジーのよい有極性半導体薄膜を再現性良く成長さ
せることが出来る顕著な利点がある。
晶を成長させることにより、転位や欠陥が少なく、表面
モホロジーのよい有極性半導体薄膜を再現性良く成長さ
せることが出来る顕著な利点がある。
第１図は本発明の一実施例にかかる半導体薄膜の結晶成
長方法を説明するための断面図、第２図は本発明の一実
施例に用いられる成長装置を示す断面図である。 １−−−−−−−−−−シリコン基板 ２−−−一一一−−−−シリコンエピタキシャル層３−
−−−−−−−−−ＧａＡｓバッファ層４−−−−−−
−一−−ＧａＡｓエピタキシャル層１０−−−−−−−
−−一反応容器 ３０−−−−−−−−−−基板 代理人 弁理士 大 胡 典 夫 第 １ 図 ／２：’７）’スネＬ七口 １に２＠
長方法を説明するための断面図、第２図は本発明の一実
施例に用いられる成長装置を示す断面図である。 １−−−−−−−−−−シリコン基板 ２−−−一一一−−−−シリコンエピタキシャル層３−
−−−−−−−−−ＧａＡｓバッファ層４−−−−−−
−一−−ＧａＡｓエピタキシャル層１０−−−−−−−
−−一反応容器 ３０−−−−−−−−−−基板 代理人 弁理士 大 胡 典 夫 第 １ 図 ／２：’７）’スネＬ七口 １に２＠
Claims (1)
- 無極性半導体基板上に有極性半導体薄膜を結晶成長さ
せるにあたり、この無極性半導体基板上に予め無極性半
導体結晶層を成長させ、次いで前記無極性半導体結晶層
上に有極性半導体薄膜を結晶成長させることを特徴とす
る半導体薄膜の結晶成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013788A JPH01318228A (ja) | 1988-06-20 | 1988-06-20 | 半導体薄膜の結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15013788A JPH01318228A (ja) | 1988-06-20 | 1988-06-20 | 半導体薄膜の結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01318228A true JPH01318228A (ja) | 1989-12-22 |
Family
ID=15490298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15013788A Pending JPH01318228A (ja) | 1988-06-20 | 1988-06-20 | 半導体薄膜の結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01318228A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04202097A (ja) * | 1990-11-30 | 1992-07-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 半導体基体及びその製造方法 |
-
1988
- 1988-06-20 JP JP15013788A patent/JPH01318228A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04202097A (ja) * | 1990-11-30 | 1992-07-22 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 半導体基体及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5919305A (en) | Elimination of thermal mismatch defects in epitaxially deposited films through the separation of the substrate from the film at the growth temperature | |
| US6676751B2 (en) | Epitaxial film produced by sequential hydride vapor phase epitaxy | |
| US5019529A (en) | Heteroepitaxial growth method | |
| JPH01225114A (ja) | 半導体薄膜の製造方法 | |
| EP2037013B1 (en) | Method for preparing substrate for growing gallium nitride and method for preparing gallium nitride substrate | |
| JPH04186824A (ja) | 半導体基板およびその製造方法 | |
| TW202323576A (zh) | 異質磊晶晶圓的製造方法 | |
| JPH01318228A (ja) | 半導体薄膜の結晶成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH02221196A (ja) | ３―ｖ族化合物半導体薄膜の形成方法 | |
| JP2743351B2 (ja) | 気相エピタキシヤル成長方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPH071755B2 (ja) | エピタキシャル成長方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH04182386A (ja) | エピタキシャル成長基板サセプタ | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH08181077A (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体結晶の成長方法 | |
| JPH0714767A (ja) | ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法 | |
| JP2712505B2 (ja) | 気相成長法 | |
| JP2985413B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH02178915A (ja) | 半導体素子の製造方法 | |
| JPS63239922A (ja) | エピタキシヤル成長結晶体 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPH0786159A (ja) | 化合物半導体の成長方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 |