JPH0786159A - 化合物半導体の成長方法 - Google Patents
化合物半導体の成長方法Info
- Publication number
- JPH0786159A JPH0786159A JP25255093A JP25255093A JPH0786159A JP H0786159 A JPH0786159 A JP H0786159A JP 25255093 A JP25255093 A JP 25255093A JP 25255093 A JP25255093 A JP 25255093A JP H0786159 A JPH0786159 A JP H0786159A
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- growing
- substrate
- temperature
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【構成】 非酸化性雰囲気の反応炉内でＳｉ基板上に化
合物半導体をエピタキシャル成長させる化合物半導体の
成長方法において、該Ｓｉ基板上に 800℃以下の温度で
単結晶Ｓｉ層を成長させる第１工程と、形成した該単結
晶Ｓｉ層上に 450℃以下の温度でＧａＡｓバッファ層を
50nm以下の厚さに成長させる第２工程と、該ＧａＡｓバ
ッファ層を 700〜800 ℃の温度でアニールする第３工程
と、該ＧａＡｓバッファ層上に III−Ｖ族化合物半導体
をエピタキシャル成長させる第４工程とを有することを
特徴とする化合物半導体の成長方法。 【効果】 従来と同等の半導体特性を有するにもかかわ
らず反応炉内付着物の落下や装置の機械的な故障等の問
題がなくなり、品質の優れた化合物半導体が安定して得
られる。
合物半導体をエピタキシャル成長させる化合物半導体の
成長方法において、該Ｓｉ基板上に 800℃以下の温度で
単結晶Ｓｉ層を成長させる第１工程と、形成した該単結
晶Ｓｉ層上に 450℃以下の温度でＧａＡｓバッファ層を
50nm以下の厚さに成長させる第２工程と、該ＧａＡｓバ
ッファ層を 700〜800 ℃の温度でアニールする第３工程
と、該ＧａＡｓバッファ層上に III−Ｖ族化合物半導体
をエピタキシャル成長させる第４工程とを有することを
特徴とする化合物半導体の成長方法。 【効果】 従来と同等の半導体特性を有するにもかかわ
らず反応炉内付着物の落下や装置の機械的な故障等の問
題がなくなり、品質の優れた化合物半導体が安定して得
られる。
Description
【０００１】
【産業上の利用分野】本発明はＳｉ基板上にＧａＡｓ等
の III−Ｖ族化合物半導体をエピタキシャル成長させる
成長方法に関する。
の III−Ｖ族化合物半導体をエピタキシャル成長させる
成長方法に関する。
【０００２】
【従来の技術】ＧａＡｓ等の III−Ｖ族化合物半導体は
Ｓｉに比較して電子移動度が大きいため高速電子デバイ
スの材料として優れている。しかしデバイス作成に用い
る基板としてはＳｉの方がＧａＡｓに比較して大口径の
ものが安価に入手可能である。そこでこのような両者の
利点を生かしたものとしてＳｉ基板上にＧａＡｓ等のII
I−Ｖ族化合物半導体をエピタキシャル成長させてデバ
イスを作成する方法が研究開発されている。
Ｓｉに比較して電子移動度が大きいため高速電子デバイ
スの材料として優れている。しかしデバイス作成に用い
る基板としてはＳｉの方がＧａＡｓに比較して大口径の
ものが安価に入手可能である。そこでこのような両者の
利点を生かしたものとしてＳｉ基板上にＧａＡｓ等のII
I−Ｖ族化合物半導体をエピタキシャル成長させてデバ
イスを作成する方法が研究開発されている。
【０００３】この場合の基本的な成長技術としては２段
階成長法（特公平2-36059 号公報、特公平2-36060 号公
報、M.Akiyama et al., J.Crystal Growth vol.77 （19
86）p.490)がよく知られている。この２段階成長法は I
II−Ｖ族化合物半導体の成長法である有機金属気相成長
法（ＭＯＶＰＥ法）、分子線エピタキシー法（ＭＢＥ
法）、ケミカルビームエピタキシー法（ＣＢＥ法）等い
ずれの方法にも適用可能であるが、ここではＭＯＶＰＥ
法で２段階成長法を実施する場合について説明する。
階成長法（特公平2-36059 号公報、特公平2-36060 号公
報、M.Akiyama et al., J.Crystal Growth vol.77 （19
86）p.490)がよく知られている。この２段階成長法は I
II−Ｖ族化合物半導体の成長法である有機金属気相成長
法（ＭＯＶＰＥ法）、分子線エピタキシー法（ＭＢＥ
法）、ケミカルビームエピタキシー法（ＣＢＥ法）等い
ずれの方法にも適用可能であるが、ここではＭＯＶＰＥ
法で２段階成長法を実施する場合について説明する。
【０００４】図１に２段階成長法の温度シーケンスの一
例を示し、これに沿って説明する。先ずＳｉ基板をＨＦ
で処理して表面酸化膜を除去し、これを水洗乾燥した後
反応炉内に設置する。反応炉内にはキャリアガスとして
Ｈ2 ガスが流される。
例を示し、これに沿って説明する。先ずＳｉ基板をＨＦ
で処理して表面酸化膜を除去し、これを水洗乾燥した後
反応炉内に設置する。反応炉内にはキャリアガスとして
Ｈ2 ガスが流される。
【０００５】そして２段階成長法の第１の工程として
は、Ｓｉ基板を 950℃に加熱して10分間の熱処理を行う
（図１の）。この工程の目的は、上記前処理でＳｉ基
板は表面酸化膜を除去されるが、これを反応炉内に設置
するまでに再度酸化膜が形成されるのでこの酸化膜を除
去するためである。
は、Ｓｉ基板を 950℃に加熱して10分間の熱処理を行う
（図１の）。この工程の目的は、上記前処理でＳｉ基
板は表面酸化膜を除去されるが、これを反応炉内に設置
するまでに再度酸化膜が形成されるのでこの酸化膜を除
去するためである。
【０００６】第２の工程としては基板の温度を 450℃に
下げ（図１の）、温度が安定した後反応炉内にトリメ
チルガリウム（ＴＭＧａ）、アルシン（ＡｓＨ3 ）を導
入して基板上にＧａＡｓバッファ層を20nmの厚さに成長
させる。なおＡｓＨ3 はこの工程以降全工程が終了する
まで反応炉内に導入し続ける。
下げ（図１の）、温度が安定した後反応炉内にトリメ
チルガリウム（ＴＭＧａ）、アルシン（ＡｓＨ3 ）を導
入して基板上にＧａＡｓバッファ層を20nmの厚さに成長
させる。なおＡｓＨ3 はこの工程以降全工程が終了する
まで反応炉内に導入し続ける。
【０００７】第３の工程としては基板温度を 750℃まで
上げて５分間アニールする（図１の）。
上げて５分間アニールする（図１の）。
【０００８】第４の工程としては基板温度を 650℃とし
て（図１の）、温度安定後ＴＭＧａを再度導入して所
望のＧａＡｓを成長させる。その後はＴＭＧａの導入を
停止して温度を下げる。
て（図１の）、温度安定後ＴＭＧａを再度導入して所
望のＧａＡｓを成長させる。その後はＴＭＧａの導入を
停止して温度を下げる。
【０００９】
【発明が解決しようとする課題】上記の２段階成長法に
おいて、その第１の工程で酸化膜を除去するために基板
温度を 900℃以上の高温にするのは、第４の工程で成長
させるＧａＡｓの特性の再現性が乏しくなるという問題
を解消するためであるが、他方 900℃以上に設定すると
反応炉内の付着物が剥離して落下しやすくなり、これが
落下して基板に付着したときには表面欠陥の一因となる
という問題があった。
おいて、その第１の工程で酸化膜を除去するために基板
温度を 900℃以上の高温にするのは、第４の工程で成長
させるＧａＡｓの特性の再現性が乏しくなるという問題
を解消するためであるが、他方 900℃以上に設定すると
反応炉内の付着物が剥離して落下しやすくなり、これが
落下して基板に付着したときには表面欠陥の一因となる
という問題があった。
【００１０】また反応装置として近年発達してきた自公
転型反応炉（複数の基板を円周上に配置したサセプタが
回転すると同時に、各基板自身も単独で回転する構成の
装置）では、基板自身の自転のために歯車等の機械的な
回転部品を用いているので高温に加熱されるとこれらが
熱膨張を起こして自転が停止したりする不具合が発生す
る。さらに場合によっては回転軸に無理な負荷がかかる
ために部品が破壊したりする問題があった。
転型反応炉（複数の基板を円周上に配置したサセプタが
回転すると同時に、各基板自身も単独で回転する構成の
装置）では、基板自身の自転のために歯車等の機械的な
回転部品を用いているので高温に加熱されるとこれらが
熱膨張を起こして自転が停止したりする不具合が発生す
る。さらに場合によっては回転軸に無理な負荷がかかる
ために部品が破壊したりする問題があった。
【００１１】
【課題を解決するための手段】本発明はこれらの問題に
鑑みて種々検討の結果、ＧａＡｓ半導体特性の再現性に
優れ、かつ基板の表面欠陥をなくした化合物半導体の成
長法を開発したものである
鑑みて種々検討の結果、ＧａＡｓ半導体特性の再現性に
優れ、かつ基板の表面欠陥をなくした化合物半導体の成
長法を開発したものである
【００１２】即ち本発明は、非酸化性雰囲気の反応炉内
でＳｉ基板上に化合物半導体をエピタキシャル成長させ
る化合物半導体の成長方法において、該Ｓｉ基板上に 8
00℃以下の温度で単結晶Ｓｉ層を成長させる第１工程
と、形成した該単結晶Ｓｉ層上に450 ℃以下の温度でＧ
ａＡｓバッファ層を50nm以下の厚さに成長させる第２工
程と、該ＧａＡｓバッファ層を 700〜800 ℃の温度でア
ニールする第３工程と、該ＧａＡｓバッファ層上に III
−Ｖ族化合物半導体をエピタキシャル成長させる第４工
程とを有することを特徴とするものである。また、前記
III−Ｖ族化合物半導体としては、ＧａＡｓ、ＡｌＧａ
Ａｓ及びＩｎＧａＡｓの群から選ばれるいずれか１種ま
たは２種以上の積層構造があげられる。
でＳｉ基板上に化合物半導体をエピタキシャル成長させ
る化合物半導体の成長方法において、該Ｓｉ基板上に 8
00℃以下の温度で単結晶Ｓｉ層を成長させる第１工程
と、形成した該単結晶Ｓｉ層上に450 ℃以下の温度でＧ
ａＡｓバッファ層を50nm以下の厚さに成長させる第２工
程と、該ＧａＡｓバッファ層を 700〜800 ℃の温度でア
ニールする第３工程と、該ＧａＡｓバッファ層上に III
−Ｖ族化合物半導体をエピタキシャル成長させる第４工
程とを有することを特徴とするものである。また、前記
III−Ｖ族化合物半導体としては、ＧａＡｓ、ＡｌＧａ
Ａｓ及びＩｎＧａＡｓの群から選ばれるいずれか１種ま
たは２種以上の積層構造があげられる。
【００１３】
【作用】このように本発明では第１工程においてＳｉ基
板を 800℃以下の温度に加熱するものである。従って従
来の 900℃以上の加熱によって生ずる炉内付着物の剥離
や回転系の故障といった不具合は発生しなくなる。一方
上記の通り 800℃以下の基板温度ではＳｉ基板上の表面
酸化膜は十分に除去できなくなる。しかし本発明では反
応炉内でこのＳｉ基板上に単結晶Ｓｉ層を新たに形成す
るので、引き続き行う第２工程で形成するＧａＡｓバッ
ファ層は表面酸化膜のないＳｉ層上に形成されることに
なり、実質的に従来の第１の工程を行ったのと同一の効
果を生ずるものである。
板を 800℃以下の温度に加熱するものである。従って従
来の 900℃以上の加熱によって生ずる炉内付着物の剥離
や回転系の故障といった不具合は発生しなくなる。一方
上記の通り 800℃以下の基板温度ではＳｉ基板上の表面
酸化膜は十分に除去できなくなる。しかし本発明では反
応炉内でこのＳｉ基板上に単結晶Ｓｉ層を新たに形成す
るので、引き続き行う第２工程で形成するＧａＡｓバッ
ファ層は表面酸化膜のないＳｉ層上に形成されることに
なり、実質的に従来の第１の工程を行ったのと同一の効
果を生ずるものである。
【００１４】
【実施例】以下に本発明を実施例に基いてさらに説明す
る。
る。
【００１５】（実施例）次の→→→の工程で反
応炉内に設置したＳｉ基板上にＧａＡｓ化合物半導体を
エピタキシャル成長させ、半導体サンプルＡを得た。
応炉内に設置したＳｉ基板上にＧａＡｓ化合物半導体を
エピタキシャル成長させ、半導体サンプルＡを得た。
【００１６】：基板温度を 750℃とし、反応炉内にキ
ャリアガスとしとＨ2 ガスと共にジシラン（Ｓｉ
2 Ｈ6 ）を２cc/minの流量で10分間流して単結晶Ｓｉ層
を形成した。 ：基板温度を 450℃として反応炉内にＴＭＧａを16cc
/min、ＡｓＨ3 を 480cc/min流し、ＧａＡｓバッファ層
を20nmの厚さに成長させた。 ：基板温度を 750℃として反応炉内にＡｓＨ3 を 100
cc/min流しながら10分間アニールした。 ：基板温度を 650℃としてＴＭＧａを 160cc/min、Ａ
ｓＨ3 を 480cc/min流しＧａＡｓ単結晶を３μｍの厚さ
にエピタキシャル成長させた。
ャリアガスとしとＨ2 ガスと共にジシラン（Ｓｉ
2 Ｈ6 ）を２cc/minの流量で10分間流して単結晶Ｓｉ層
を形成した。 ：基板温度を 450℃として反応炉内にＴＭＧａを16cc
/min、ＡｓＨ3 を 480cc/min流し、ＧａＡｓバッファ層
を20nmの厚さに成長させた。 ：基板温度を 750℃として反応炉内にＡｓＨ3 を 100
cc/min流しながら10分間アニールした。 ：基板温度を 650℃としてＴＭＧａを 160cc/min、Ａ
ｓＨ3 を 480cc/min流しＧａＡｓ単結晶を３μｍの厚さ
にエピタキシャル成長させた。
【００１７】（従来例）従来例として上記の条件を下
記′の条件に変更した従来の２段階成長法によりＧａ
Ａｓ化合物半導体サンプルＢを得た。 ′：基板温度を 950℃としてキャリアガス（Ｈ2 ）中
で10分間加熱した。
記′の条件に変更した従来の２段階成長法によりＧａ
Ａｓ化合物半導体サンプルＢを得た。 ′：基板温度を 950℃としてキャリアガス（Ｈ2 ）中
で10分間加熱した。
【００１８】（比較例）上記２段階成長法における′
の条件を下記″に変更してＧａＡｓ化合物半導体サン
プルＣを得た。 ″：基板温度を 750℃としてキャリアガス（Ｈ2 ）中
で10分間加熱した。
の条件を下記″に変更してＧａＡｓ化合物半導体サン
プルＣを得た。 ″：基板温度を 750℃としてキャリアガス（Ｈ2 ）中
で10分間加熱した。
【００１９】以上の各ＧａＡｓ化合物半導体サンプルＡ
〜Ｃについて先ず表面状態を比較したところ実施例およ
び従来例のサンプルＡ、Ｂはいずれも鏡面であったが、
Ｓｉ基板上の表面酸化膜が十分除去されていない比較例
サンプルＣの表面は白濁しており不良品であった。
〜Ｃについて先ず表面状態を比較したところ実施例およ
び従来例のサンプルＡ、Ｂはいずれも鏡面であったが、
Ｓｉ基板上の表面酸化膜が十分除去されていない比較例
サンプルＣの表面は白濁しており不良品であった。
【００２０】次にサンプルＡ、ＢについてHall測定を行
った結果を表１に示す。
った結果を表１に示す。
【００２１】
【表１】
【００２２】このように本発明法で得られた化合物半導
体と従来の２段階成長法で得られたものとはほぼ同等の
特性を有することがわかる。これは本発明例のの工程
でＳｉ2 Ｈ6 を反応炉内に導入することによりＳｉ基板
上に表面酸化膜のない単結晶Ｓｉ層が形成されているた
め、上記の工程を開始するに際してＳｉ基板上には酸
化膜のないＳｉ層が露出していることになり、従来の２
段階成長法で第１の工程を実施した場合と同じ効果が発
揮されることによるものである。
体と従来の２段階成長法で得られたものとはほぼ同等の
特性を有することがわかる。これは本発明例のの工程
でＳｉ2 Ｈ6 を反応炉内に導入することによりＳｉ基板
上に表面酸化膜のない単結晶Ｓｉ層が形成されているた
め、上記の工程を開始するに際してＳｉ基板上には酸
化膜のないＳｉ層が露出していることになり、従来の２
段階成長法で第１の工程を実施した場合と同じ効果が発
揮されることによるものである。
【００２３】
【発明の効果】このように本発明によれば従来と同等の
半導体特性を有するにもかかわらず反応炉内付着物の落
下や装置自体の機械的な故障等の問題がなくなり、品質
の優れた化合物半導体が安定して得られる等の効果を有
する。
半導体特性を有するにもかかわらず反応炉内付着物の落
下や装置自体の機械的な故障等の問題がなくなり、品質
の優れた化合物半導体が安定して得られる等の効果を有
する。
【図１】従来の２段階成長法の温度シーケンスの例を示
す線図である。
す線図である。
Claims (2)
- 【請求項１】 非酸化性雰囲気の反応炉内でＳｉ基板上
に化合物半導体をエピタキシャル成長させる化合物半導
体の成長方法において、該Ｓｉ基板上に 800℃以下の温
度で単結晶Ｓｉ層を成長させる第１工程と、形成した該
単結晶Ｓｉ層上に 450℃以下の温度でＧａＡｓバッファ
層を50nm以下の厚さに成長させる第２工程と、該ＧａＡ
ｓバッファ層を 700〜800 ℃の温度でアニールする第３
工程と、該ＧａＡｓバッファ層上に III−Ｖ族化合物半
導体をエピタキシャル成長させる第４工程とを有するこ
とを特徴とする化合物半導体の成長方法。 - 【請求項２】 前記 III−Ｖ族化合物半導体がＧａＡ
ｓ、ＡｌＧａＡｓ及びＩｎＧａＡｓの群から選ばれるい
ずれか１種または２種以上の積層構造である請求項１記
載の化合物半導体の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25255093A JPH0786159A (ja) | 1993-09-14 | 1993-09-14 | 化合物半導体の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25255093A JPH0786159A (ja) | 1993-09-14 | 1993-09-14 | 化合物半導体の成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0786159A true JPH0786159A (ja) | 1995-03-31 |
Family
ID=17238936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25255093A Pending JPH0786159A (ja) | 1993-09-14 | 1993-09-14 | 化合物半導体の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127326A (ja) * | 1999-08-13 | 2001-05-11 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法 |
| WO2010099544A3 (en) * | 2009-02-27 | 2011-01-13 | Alta Devices, Inc. | Tiled substrates for deposition and epitaxial lift off processes |
-
1993
- 1993-09-14 JP JP25255093A patent/JPH0786159A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001127326A (ja) * | 1999-08-13 | 2001-05-11 | Oki Electric Ind Co Ltd | 半導体基板及びその製造方法、並びに、この半導体基板を用いた太陽電池及びその製造方法 |
| WO2010099544A3 (en) * | 2009-02-27 | 2011-01-13 | Alta Devices, Inc. | Tiled substrates for deposition and epitaxial lift off processes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| JP3093904B2 (ja) | 化合物半導体結晶の成長方法 | |
| US6176925B1 (en) | Detached and inverted epitaxial regrowth & methods | |
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JPS63169717A (ja) | 半導体素子 | |
| US4835116A (en) | Annealing method for III-V deposition | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JPH0786159A (ja) | 化合物半導体の成長方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JPH0794409A (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜の形成方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH07130657A (ja) | 化合物半導体の成長方法 | |
| JPS621224A (ja) | 半導体素子構造 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JPH05234907A (ja) | ＧａＡｓ基板及びＧａＡｓ基板の製造方法 | |
| JP2753832B2 (ja) | 第▲ｉｉｉ▼・ｖ族化合物半導体の気相成長法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPH0222812A (ja) | 化合物半導体層の成長方法 | |
| JPH04324626A (ja) | ヘテロエピタキシャル基板の製造方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JPH0360173B2 (ja) | ||
| JPH05343321A (ja) | 化合物半導体基板及びその製法 | |
| JPS61101496A (ja) | 結晶成長方法 |