JPH0131824B2 - - Google Patents

Description

【発明の詳細な説明】 発明の関連する技術分野 本発明は、特殊な光電装置、即ち特許請求の範
囲第１項の上位概念に記載の、集積回路で形成さ
れた光スイツチを制御する制御回路に関する。

本発明は殊に、唯一の第１の基板上に集積回路
において製造されかつ殊に、電話交換系における
純然たる光学的リンクを有するスイツチフレーム
の結合点に用いるべき多数の光スイツチを制御す
るために開発された。しかし本発明は、更に別の
技術分野においても、例えば計算技術およびその
他の、信号を伝送乃至処理する系および装置にお
ける光スイツチを制御するために、とりわけ種々
異なつた光スイツチそれぞれに個別に、例えば製
造偏差によつて生じる異なつた大きさの、精確に
調整設定された振幅の電気制御電圧を供給しなけ
ればならない場合に、使用可能である。

電気的に制御可能な光スイツチはそれ自体、と
りわけ通し接続の形式に応じて種々に構成可能で
ある。方向性結合器として構成されている光スイ
ツチにおいて、電圧に依存する光速度変化によつ
て、それに応じて一緒に変化する、大抵は緊密に
隣接しかつ平行に延在する２つの光導体路間の漏
話結合が、２つの光導体路の直線状または交差状
の通し接続のために利用される。第２の平行な光
導体路は、光吸収体で終わつているので、この方
向性結合器は、外から観察すれば、信号出力側と
して唯一の光導体路しか有していない、カーセル
に類似の光スイツチのように作用する。更に例え
ば、信号を一方または他方の分岐出力側に切換え
るための、方向性結合器に類似した制御可能な光
分岐スイツチがある。この種の光スイツチは、そ
れぞれ、通し接続を制御するための１つまたは複
数の導電性の電極を含んでいる。

この種の光スイツチおよび特許請求の範囲第１
項の上位概念に記載のその制御装置は、既に多数
の文献によつて公知であり、その際公知文献では
光スイツチは有利には、GaAs―ベースまたは
LiNbO₃―ベースに集積技術において製造された
方向性結合器であり、かつ制御装置は実質的に、
調整可能な直流電圧―回路装置によつてのみ形成
されかつそれぞれ、唯一の光スイツチのみを制御
する。例えば光スイツチおよびその制御装置は次
の文献に記載されている。

(1) エレクトロニクス・レターズ10（1974年２月
21日）No.４、第41乃至43頁 (2) エレクトロニクス・レターズ12（1977年９月
２日）No.18、第459、460頁 (3) エレクトロニクス・レターズ12（1976年10月
28日）No.22、第575乃至第577頁 (4) アプライド・フイジクス・レターズ25（1974
年10月15日）No.８、第458乃至第460頁 (5) アプライド・フイジクス・レターズ25（1974
年11月15日）No.10、第561、562頁 (6) アプライド・フイジクス・レターズ27（1975
年８月15日）No.４、第202乃至205頁 (7) アプライド・フイジクス・レターズ27（1975
年９月１日）No.５、第289乃至第291頁 (8) アプライド・フイジクス・レターズ28（1976
年５月１日）No.９、第503乃至506頁 (9) アプライド・フイジクス・レターズ31（1977
年８月15日）No.４、第266、267頁 (10) IEEE J.オブ・クワント．El.QE―12（1976年
７月）No.７、第396乃至401頁 (11) インテグレーテド．オプチクス．Salt‐
Lake City Utah（1976年１月12日乃至14日）
MA4―１乃至MA4―３ 即ちこの種の、１つ乃至複数の基板上に形成さ
れた多数の光スイツチは、電話交換系における純
然たる光学的リンクを有するスイツチフレームの
結合点として使用することができ、この点につい
ては殊に上記の文献(1)および(3)に記載されてい
る。この種の光スイツチは、純然たる電気信号に
対するスイツチフレームにおける２×２―スイツ
チに代わつて等価的に光信号に対するスイツチと
して使用できることが多い。この種の公知のスイ
ツチは例えば次の刊行物に記載されている。

(12) 米国特許第3638193号明細書 (13) 米国特許第3593295号明細書 (14) ドイツ連邦共和国特許公開第1922891号公
報 (15) ドイツ連邦共和国特許公告第2036128号公
報 (16) ドイツ連邦共和国特許公告第2036176号公
報 (17) BELL―システム・テヒニーク．J.1968年、
５月―６月、第813頁乃至822頁 その上、上記の光スイツチを、第１または第２
の基板上に設けられたトランジスタ乃至ダイオー
ドを含んでいる制御装置によつて制御すること
は、例えば次の文献から既に公知である。

(18) オプチクス・レターズ25（1978年２月）No.
２、第45頁乃至第47頁、殊に第45頁、左欄、第
２段落 (19) アプライド・フイジクス・レターズ37
（1980年７月15日）No.２、第195乃至197頁、殊
に195頁左欄、第３段落および第２図―第２図
において、ダイオードに対する第２のSi―基板
上に部分的に第１のLiNbO₃―基板を有する基
板ブロツクが図示されている。

(20) 第６回ECOC（ヨーロピアン・コンフエレン
ス・オン・オプチカル・コミユニケーシヨン、
英国、ヨーク大学、1980年９月16日乃至19日）、
IEE.パブリケーシヨンス、No.190、第252頁乃至
255頁、殊に第252頁、第１段落および第３図 (21) IEEEJ.オブ・クワント．El・QE―16（1980
年４月）、No.４、第390／391頁、殊に第１図―
この図は、第２のGaAs―基板上のFETを有す
る基板ブロツクおよび第１のGaAs―基板にお
けるレーザ乃至光導体路を示し、その際第１お
よび第２の基板は共通の基板ブロツクを形成す
る。

SiO₂―層上に光導体路を有する第１のGaAs
―基板を形成することも、 (22) エレクトロニクス（1981年６月２日）第33
頁、第３段落 において既に公知である。

この種の光電スイツチは、次のような厄介な欠
点を示すことが多い。つまり制御電圧乃至制御電
圧の制御電位を、最適な作動を行なうために、
度々極めて精確に、例えば１％まで正確に調整設
定しなければならない。即ち制御電圧が十分精確
に調整設定されないとき、光スイツチおよび場合
に応じて第１の基板全体の種々異なつた光導体間
の漏話減衰かまたは光導体路内のその他の減衰が
不都合である。この種の光スイツチを、純然たる
光学的リンクを有する電話交換系の結合点として
使用するには特に、一方において漏話減衰に、ま
た他方において光導体路の通過減衰に極めて高度
な要求を課さなければならない。

しかし集積化製造技術およびそれと関連した比
較的大きな、殊に光導体路に対する製造偏差は、
それぞれ最適な制御のために必要な、制御電圧の
精確な値は場合に応じて実際に相異している。こ
の種の第１の基板上の光スイツチそれぞれに対す
る制御電位の実際に最適な値は場合に応じて、測
定によつてしか求められず、その際しかも後から
の作動時において、同一の第１の基板上に設けら
れた多数の光スイツチのそれぞれの光スイツチに
対してそれぞれ異なつた大きさの制御電位が有
利、即ち最適である。

発明の課題 本発明の課題は、光スイツチに対する最適な制
御電位の値が種々異なつているにも拘わらず、そ
れぞれ当該の光スイツチを制御するために作動中
個々に極めて精確に調整設定された制御電位を、
技術的使用に対して著しく有利な方法で得られる
ようにすることである。従つて本発明は殊に、そ
れ自体生じ得る制御電圧値の広範な範囲内の固有
な値をそれぞれ精確に迅速かつ容易に再生可能に
使用できるようにすることによつて、光スイツチ
の製造の際の歩留りを著しく大きくすることがで
きる。その上本発明による歩留りの増大によつて
はじめて、この種の光スイツチおよびその製造装
置を、殊に電話交換系のスイツチフレームにそれ
らを集中的に使用するために製造する経済的に現
実性のある可能性が得られる。

発明の開示および効果 本発明はこの課題を、特許請求の範囲第１項の
上位概念に記載の、光スイツチに対する制御回路
を、特許請求の範囲第１項の要旨に記載の構成に
よつて、解決する。

特許請求の範囲の実施態様項に記載の付加的な
構成により付加的な利点が得られる。

特許請求の範囲第２項に記載の構成によれば、
公知のように制御電極毎に２つの異なつた制御電
位、即ち直線状の通し接続のための第１の電位
と、交差状の通し接続のための第２の電位とを必
要とする方向性結合器と、直線状の通し接続にお
いても、交差状の通し接続においてもそれぞれ精
確に調整設定された制御電圧で作動できるように
なる。

特許請求の範囲第３項に記載の構成によれば、
特許請求の範囲第２項に記載の固有の光スイツチ
を、殊にスイツチフレームに対して使用する際自
動的に必要に応じてそれぞれ、直線状の通し接続
または交差状の通し接続を調整設定できるように
なる。

特許請求の範囲第４項に記載の構成によれば、
殊に語の種々異なつたデイジツトを直列に代わつ
て並列に変換器のデジタル入力側に供給すること
によつて語のアナログ値の変換を特別迅速に行な
うことができるようになる。

特許請求の範囲第５項に記載の構成によれば、
殊に特許請求の範囲第４項記載のように特別迅速
に動作することができる唯一の変換器を用いて最
適な制御電位乃至制御電圧を、多数の光スイツチ
に供給できるようになる。

特許請求の範囲第６項に記載の構成によれば、
光スイツチの電極の自己放電による不都合な作用
を取除くことができるようになる。

特許請求の範囲第７項記載の構成によれば、極
めて僅かなコストで、種々異なつた制御電圧の第
２の制御電位を唯一の接続端子を介して特に手間
のかゝらないやり方で供給することができるよう
になる。

特許請求の範囲第８項記載の構成によれば、光
スイツチの第２の制御電極にもそれぞれ固有に、
その電極に対して、最適な制御電位に対する最適
な制御電位を精確に迅速かつ容易に供給すること
ができるようになる。

特許請求の範囲第９項に記載の構成によれば、
集積度を特別高くすることができ、従つてろう接
またはその他の方法で結合すべき接続端子の数を
特別僅かにすることができるようになる。

特許請求の範囲第１０項に記載の構成によれば
電気制御装置に関しても、光電信号通し接続に関
しても特別迅速な装置を得ることができるように
なる。

特許請求の範囲第１１項に記載の構成によれ
ば、異質技術を用いて比較的迅速な、純然たる電
気制御装置を特別に減衰の少ない光電的な光導体
路と組合わせることができるようになる。

特許請求の範囲第１２項に記載の構成によれ
ば、製造並びに異質の基板ブロツク上での制御装
置の後からの作動を出来るだけ容易に行うことが
できるようになる。

実施例の説明 次に本発明を図示の実施例を用いて詳細に説明
する。

まず第１図には、方向性結合器として構成され
ている公知の、２つの光導体路LL、即ちＡ―
A′およびＢ―B′を有する光スイツチLKが図示さ
れている。光スイツチはこの場合、約３mmの長さ
にわたつて密接して平行に配設されている光導体
路LL並びに８つの電気制御可能な電極Ｅ１１…
Ｅ２４を含んでいる。後者は、対をなして配置さ
れており、光導体路LLの平行な部分をはさんで
前後に設けられていて、それぞれ交互に第１の制
御電位Ｖ１および第２の制御電位Ｖ２によつて制
御される。絶縁層Isは、制御電位Ｖ１の導電路
と、制御電位Ｖ２の導電路とを空間的に分離す
る。これら制御電位Ｖ１，Ｖ２はそれ自体公知の
方法において、光導体路LLにおける光速度を制
御する。制御電位Ｖ１，Ｖ２、即ち制御電圧Ｖ
１／Ｖ２の固有の値において、ＡからB′への信
号およびＢからA′への信号が交差状に、直線状
方向、即ちＡからA′およびＢからB′の方向にお
いて高い減衰が生じるように、通し接続される交
差結合が行なわれる。光スイツチLKの製造中、
その都度直線方向における高い減衰を有する交差
状の通し接続が生じ、また交差方向において高い
減衰を有する直線方向の通し接続が生じる精確で
最適な、制御電位の値は、所望しない通し接続方
向において高い減衰が生じかつ所望の通し接続方
向において低い減衰が生じるようにしても必ず、
光スイツチ毎に著しく、ランダムに例えば１％以
上も相異する。

即ち第１図に図示されているのは、集積技術に
おいて製造された、少なくとも１つの光導体路
LLに導かれる光信号に対する特殊な方向性結合
器LKである。光スイツチLKは、例えばそれ自体
公知の方法においてGaAsまたはLiNbO₃から成
る第１の基板上に形成されている。光導体路に
は、光スイツチLKを制御するためにそれぞれ、
少なくとも１つの電気制御可能な、導電性の電極
Ｅ１１…Ｅ２４が設けられている。制御電位、
こゝではＶ１およびＶ２によつて電極が制御され
て、当該の光導体路LLに導かれる光がＡから
A′へ乃至ＢからB′へ直線状に通し接続されるか
または光導体路LLの間で交差状に、即ちＡから
B′へまたはＢからA′へ通し接続される。しかし
本発明では、１つの導体路に導かれる光信号を切
換接続するために、１つの制御電極を含むそれぞ
れ別個の光スイツチを使用することができる。

本発明は、次のような問題を解決するものであ
る。即ちそれぞれの光スイツチに応じて、例えば
1mVの精度で、例えば電話交換系内の極めて高
速な作動においても、選択的に、所望の通し接続
方向における低い減衰が保証されかつ必要な、例
えば1mVまで正確な、制御電位Ｖ１および／ま
たはＶ２の最適な値が光スイツチ毎に例えば数百
ミリボルトの差異を有することがあるにも拘ら
ず、とりわけ選択的に所望しない通し接続方向に
おいてこの通し接続方向を遮断するために高い減
衰が生じることが保証されるように、精確な制御
電圧乃至制御電位Ｖ１，Ｖ２を１つまたは複数の
電極Ｅ１１…Ｅ１４に供給することである。この
種の光スイツチLKは即ち、２つの光信号入力側
Ａ，Ｂおよび２つの光信号出力側A′，B′を有す
る。

第２図は、DA変換器Ｄ／ＡおよびそのDA変
換器Ｄ／Ａを作動させる少なくとも１つのメモリ
Ｓ１／Ｓ２／Ｓ３を用いてその都度当該の光スイ
ツチLKに対して高精度で迅速かつ個別に、当該
の制御電圧Ｖ１，Ｖ２を調整する制御装置の本発
明の実施例を示す。

第２図に図示の実施例では、第１の基板KF上
に、それぞれ２つの光信号入力側および２つの光
信号出力側を有する光スイツチLKのみならず、
この種の光スイツチLKが複数個形成されている。
これら光スイツチLKは、一部は直列に、一部は
並列に光導体路LLに挿入されているので、この
実施例では第１の基板KFは交換系のスイツチフ
レームの部分とみることができる。従つて光信号
が供給されるおよび／または光信号を送出する端
子LAは、このスイツチフレーム部分KFの入力側
および／または出力側である。これらすべての光
スイツチLKはこの実施例では唯一の制御装置に
よつて制御される。

第２の独自の基板IS上に、所属の制御装置Ｓ
１，Ｓ２，Ｓ３，SW，ZR，Ｄ／Ａ，SZ，RZ，
TGが形成されており―または少なくともこの制
御装置の一部、とりわけDA変換器Ｄ／Ａが形成
され、或いは第２図におけるように例えばSW，
ZR，SZ，RZ，TGも形成されている。しかし制
御装置（の部分）を有するこの第２の基板を、後
述するように、第１の基板KFと同一とすること
ができ、その結果この特別な場合には２つの基板
KF／ISは、外部導体を介して接続されている２
つの別個の基板に代わつて唯一の均質または異質
の基板ブロツクとすることができる。第２の基板
IS上には、本発明によれば即ち、そのアナログ出
力電圧に関して直流電圧源の電圧変動に対して安
定化されたDA変換器Ｄ／Ａが集積技術において
形成されている。即ちこの種の変動に無関係に、
変換器Ｄ／Ａは精確なアナログ制御電位Ｖ１およ
びＶ２を、その都度制御される光スイツチLKの
電極に供給する。

変換器Ｄ／Ａのアナログ出力側はこの場合種々
異なつた光スイツチLKの電極Ｅ１１…Ｅ２４と、
循環的に切換操作される中間スイツチSZを介し
て導電接続されている。このために中間スイツチ
SZは、例えば100KHzで循環的に順次短時間、例
えば1MHzのパルス列を発生するクロツク発生器
TGおよびシフトレジスタ乃至リングカウンタRZ
を用いて導通制御される。このようにしてDA変
換器Ｄ／Ａは唯一の光スイツチばかりでなく、多
数の、例えば10個の光スイツチLKに、制御電位
Ｖ１および／または制御電位Ｖ２を供給すること
ができる。

DA変換器Ｄ／Ａのデジタル入力側は、こゝで
は多数の光スイツチLKを制御するために、少な
くとも１つのメモリを含むバイト発生器（こゝで
は中間レジスタZR、クロツク発生器TGおよびリ
ングカウンタ乃至シフトレジスタRZを有する３
つのメモリ）Ｓ１／Ｓ２／Ｓ３に接続されてい
る。このバイト発生器は、作動中、複数のデイジ
ツトから形成された語を、DA変換器Ｄ／Ａのデ
ジタル入力側に供給する。この種の語から、ノイ
ズの影響を受けないDA変換器Ｄ／Ａは、その都
度制御される当該の光スイツチLKを、そのスイ
ツチに対して個別に規定されて、相応に高い精度
で制御するアナログ制御電位Ｖ１および／または
Ｖ２を精確および迅速に発生することができる。
この場合、これらの語に対して、出来るだけ小さ
なジヤンプ変化において電極における制御電位Ｖ
１乃至Ｖ２の最適な値を調整設定することができ
るような符号を使用すると有利であり、その際
こゝでは直線的符号化、即ち均一な量子化（ユニ
ホーム・クワンテイチイング）が、対数的符号化
（ノンユニホーム・クワンテイチング）より有利
であることが多い。その場合DA変換器Ｄ／Ａの
このアナログ出力電圧はその都度、光スイツチ
LKの１つにその都度固有に、その必要に応じて
供給される制御電圧乃至制御電位Ｖ１および／ま
たはＶ２である。バイト発生器のメモリにおい
て、こゝではメモリＳ１／Ｓ２において、図示の
実施例においては順次読出されて中間レジスタ
ZRに一時記憶される多数のこの種の語が記憶さ
れ、その結果特別時間が節約されるように、中間
レジスタZRに中間記憶されていて、最後に読出
された語が、DA変換器Ｄ／Ａのアナログ出力側
において相応のアナログ電圧を発生するためにま
だ比較的長い時間があるにも拘わらず、メモリＳ
１／Ｓ２内の次の読出しサイクルを始めることが
できる。それぞれの光スイツチLKには、この場
合それぞれ第１のメモリＳ１に１語および第２の
メモリＳ２に１語が対応して配属されている。こ
の場合第１のメモリＳ１に記憶されている語は、
多数の光スイツチから固有の光スイツチLKを直
線方向に通し接続するための制御電圧乃至制御電
位、例えばＶ１に相応する、例えば２進符号語で
ある。この場合第１のメモリＳ１には、同一の
DA変換器Ｄ／Ａによつて循環的に順次中間スイ
ツチSZを介して制御される光スイツチLKの数を
有する多数の、例えば２進符号化された、直線方
向の通し接続に対する語が記憶されている。この
場合別の第２のメモリＳ２に相応の方法におい
て、当該の光スイツチLKの同一の電極に、交差
状の通し接続のために供給されるその都度別の制
御電位、この場合もＶ１に相応する例えば２進符
号語が記憶されている。その都度中間スイツチ
SZの１つを介して制御される当該の光スイツチ
LKの同一の電極、例えばＥ１１に、変換器Ｄ／
Ａからその都度、直線状の通し接続方向、即ち第
１のメモリＳ１に記憶されている語または交差状
の通し接続方向、即ち第２のメモリＳ２に記憶さ
れている語に相応する制御電位、この場合はＶ１
dirおよびＶ１ kreuが、―必ずそのうち一方
が導通していて、他方が遮断状態にある２つの切
換スイツチのいづれがその時導通しているかに依
存して―供給される。

切換スイツチSWは、例えば交換系の中央制御
装置に設けられている第３のメモリＳ３を用いて
自動的に制御することもできる。その際第３のメ
モリは、その都度制御される光スイツチLKの切
換設定状態が直線方向であるかまたは交差方向で
あるかを記憶する。第３のメモリＳ３に記憶され
たこの切換設定状態信号に依存して、中間スイツ
チSZを介してその都度制御される光スイツチLK
は、第１のメモリＳ１からのそのスイツチに固有
に対応する語によつて直線状に通し接続されるか
または第２のメモリＳ２からのそのスイツチに固
有に対応する語によつて交差状に通し接続され
る。

２つのスイツチＳ１，Ｓ２またはこの種の別の
メモリは、光スイツチLKの別の電極（例えばＥ
２１）における第２の制御電位Ｖ２に相応しかつ
それ自体、同一のDA変換器Ｄ／Ａまたはこの種
の別のDA変換器Ｄ／Ａを介してこの種の別の語
から発生することができる、付加的に更に同じ数
の別の符号語を含むことができる。即ちその場合
この第２の制御電位Ｖ２を発生するために、独自
の第２の変換器Ｄ／Ａを設けるかまたは変換器
Ｄ／Ａの２心線出力側の第２の心線に生じる可変
の電位を利用することができる。

しかし基本的には、上述のように、語を直線状
の通し接続に対してメモリＳ１に記憶しかつ交差
状の通し接続に対してメモリＳ２に記憶する代わ
りに、メモリの異なつた領域における語の記憶を
別の方法で行なうこともできる。本発明の重要な
点は、記憶がどのように行なわれるようになつて
いるかには係わらない。重要なことは、少なくと
も１つの符号化されて記憶されている語が少なく
とも１つのDA変換器Ｄ／Ａを介して、少なくと
も１つの光スイツチLKを制御するために用いら
れる少なくとも１つのアナログ制御電位Ｖ１およ
び／またはＶ２を発生することである。

即ち、例えばSiまたはGaAsから成る第２の基
板上に、そのアナログ出力電圧が直流電圧源の変
動に対して安定化されたDA変換器を集積技術に
おいて形成し、かつ変換器のアナログ出力側を光
スイツチの少なくとも１つの電極に接続し、かつ
光スイツチを制御するための変換器のデジタル入
力側を、作動中デイジツトから形成された語を供
給するバイト発生器に接続することによつて、ど
んな形式の特別な光スイツチが使用されているか
に無関係に、当該の光スイツチの精確な最適な調
整設定が可能になる。

光スイツチが、平行に配置された光導体路を有
する方向性結合器である場合、バイト発生器は２
つのメモリを格納することができ、そのうち第１
のメモリは、光スイツチの当該の光導体路の直線
状の通し接続に相応する語を記憶しかつ第２のメ
モリはこの光スイツチの別の光導体路への交差状
通し接続に相応する語を記憶する。従つて同一の
変換器を用いて、当該の電極に、直線状の通し接
続に対しても、交差状の通し接続に対しても最適
な制御電位を供給することは容易に可能である。
この場合付加的にバイト発生器が更に、第１のメ
モリまたは第２のメモリのどちらが変換器のデジ
タル入力側に語を供給すべきであるかが例えば２
進記憶されている第３のメモリを格納してして、
かつ付加的にこの第３のメモリの出力側がそれぞ
れ、一方において第１のメモリおよび第２のメモ
リと他方において変換器のデジタル入力側との間
に挿入されている少なくとも１つの切換スイツチ
の制御入力側に接続されている場合、自動的に必
要に応じて例えば交換系の中央制御装置によつて
直接、その都度の接続路探索結果に相応して、直
線状および交差状の通し接続を調整設定すること
ができる。その際更にそれぞれ第１のメモリおよ
び第２のメモリと変換器との間で並列に伝送され
るデイジツト毎にそれぞれ１つの切換スイツチが
設けられているとき、当該の光スイツチの特別迅
速な新たな調整設定が可能であり、しかも切換ス
イツチと変換器ののデジタル入力側との間にそれ
ぞれ、作動中光スイツチを制御する語を一時記憶
する中間レジスタの記憶セルを挿入し、その結果
変換器はまだその前に印加された語によつて制御
されているにも拘わらず第１および第２のメモリ
において既に次の読出しが行なわれるようにすれ
ば更に一層迅速になる。

変換器は、そのアナログ出力側が循環的に順次
切換操作される中間スイツチを介して、これによ
り同様循環的に順次制御され、有利には同一の第
１の基板に形成されている種々異なつた光スイツ
チの電極に接続されていれば、多数の光スイツチ
に、それぞれ固有に対応している最適で精確な値
の制御電位を供給することができる。このように
制御される電極の自己放電自体は大抵僅かである
が、中間スイツチを用いて行なわれる光スイツチ
の循環的な制御が、最後の制御後生じた、電極の
自己放電を取除くリフレツシユサイクルであるよ
うにすれば完全に補償することができる。

第１の基板上に多数の光スイツチを有する本発
明の制御装置において、光スイツチをその都度制
御する制御電圧の第２の電位Ｖ２（第２図参照）
が、この第１の基板上のすべてのスイツチに対し
て、唯一の共通な制御入力側を介して供給される
場合、この第２の制御電位Ｖ２に対するコストは
特別に僅かである。しかし光スイツチLKの減衰
値に対しては更に、第２の制御電位Ｖ２を、原理
的には第１の制御電位Ｖ１と同様に、DA変換器
において変換される語を用いてその都度付加的
に、（別のDA変換器において発生するか、或い
はまた原理的には、殊に変換器が同時に、２つの
アナログ出力側を成す出力端子を有する場合）第
１の制御電位を発生するために用いられるのと同
じDA変換器において発生するようにすれば、一
層有利である。

第１の基板KFおよび第２の基板ISが共通の唯
一の基板ブロツクを形成するようにすれば、差込
み乃至ろう付けまたは溶着すべき線の数は特に僅
かですみ、その際従つて制御装置―または少なく
とも制御装置の一部は―光スイツチの光導体路
LL／光スイツチと同じ基板ブロツクIS／KF上に
設けられている。基板ブロツクIS／KFをそれ自
体原理的には公知の方法で実質的に均質の、例え
ばGaAsをベースとして製造された基板とすれ
ば、特別高速な制御装置が得られしかも容易に製
造することができる。しかし基板ブロツクIS／
KFが、第２の、例えばSiまたはGaAsから成る
基板ISが薄膜技術において、第１の、例えば
GaAsまたはとりわけLiNbO₃から形成された基
板KF上に蒸着されている実質的に異質な基板で
あれば、光導体路および光スイツチの減衰値の点
で特に有利であつてかつ高速な制御装置が得られ
る。この種の異質の基板ブロツクの製造並びに基
板ブロツクの２つの基板間の不可欠な場合が多い
電気絶縁は、基板ブロツクIS／KFにおける第１
の基板ISと第２の基板KFとを、例えばSiO₂から
形成されている絶縁性中間層によつて分離するこ
とによつて容易に行なえる。

製造偏差によつても規定される、変換器の特性
の大きなばらつきにも拘わらず、次のようにして
特別簡単に、それぞれの光スイツチをしばしば一
回だけの試験で制御電位の精確な最適な調整設定
を行なうことができる。即ち当該の光スイツチ
LKの漏話および減衰が最適である、制御電圧Ｖ
１／Ｖ２のそれぞれ最適な電位Ｖ１，Ｖ２をDA
変換器Ｄ／Ａのデジタル入力側に供給される語を
変えることによつて検出しかつ引続いて最適値に
相応する語をバイト発生器Ｓ１，Ｓ２に記憶す
る。その場合光スイツチおよび変換器の製造偏差
とは無関係に、光スイツチおよび制御装置に対す
るそれぞれ最適な作動が極めて迅速に再生可能に
調整設定されており、その場合その上に集積され
た光スイツチおよび制御装置を有する基板の製造
に対する歩留りは相対的に非常に高い。減衰およ
び製造コストに対する要求が極めて高いにも拘わ
らず、集積技術において形成された光スイツチを
経済的に使用できる。

【図面の簡単な説明】

第１図は、方向性結合器として構成されてい
る、公知の光スイツチの１実施例の略図、第２図
は、殊に電話交換系のスイツチフレームにおける
複数の光スイツチを制御するために使用される、
本発明の制御装置の１実施例のブロツク線図であ
る。 LK…光スイツチ、LL，Ａ―A′，Ｂ―B′…光導
体路（オプチツクフアイバ）、Ｅ１１〜Ｅ１４，
Ｅ２１〜Ｅ２４…電極、Is…絶縁層、Ｖ１，Ｖ２
…制御電位（乃至制御電圧）、LA…接続端子、
KF，IS…基板（KF…スイツチフレーム）、SZ…
中間スイツチ、TG…クロツク発生器、RZ…シフ
トレジスタ（リングカウンタ）、Ｓ１，Ｓ２，Ｓ
３…メモリ、SW…切換スイツチ、TG…クロツ
ク発生器。

Claims (1)

1. 【特許請求の範囲】 １ 光スイツチLKを制御するために、光導体路
   LLにそれぞれ少なくとも１つの電気的に制御可
   能な、光スイツチLKの導電性の電極Ｅ１１……
   Ｅ１４；Ｅ２１…Ｅ２４が設けられており、かつ
   前記電極における電気的な制御電位Ｖ１，Ｖ２に
   よつて制御されて、当該の光導体路LL，Ａ―
   A′に導かれる光が切換えられるようにした、第
   １の基板KFに設けられた光導体路LL，Ａ―A′，
   Ｂ―B′に導かれる光信号に対して、集積回路で
   形成された光スイツチLKを制御する制御回路に
   おいて、 第２の基板IS上に、直流電圧源の変動に対して
   安定化されたアナログ出力電圧を送出するDA変
   換器（Ｄ／Ａ）が集積回路において形成されてお
   り、 前記DA変換器（Ｄ／Ａ）のアナログ出力側
   は、前記光スイツチLKの少なくとも１つの電極
   Ｅ１１，Ｅ２２，Ｅ１３，Ｅ２４に接続されてお
   りかつ前記DA変換器（Ｄ／Ａ）のデジタル入力
   側は、前記光スイツチLKを制御するために、少
   なくとも１つのメモリＳ１，Ｓ２，Ｓ３を有して
   いて、作動中複数デイジツトから形成されたワー
   ドを供給するバイト発生器Ｓ１，Ｓ２，ZRに接
   続されていることを特徴とする集積回路で形成さ
   れた光スイツチを制御する制御回路。 ２ 光スイツチLKは、平行に配置された光導体
   路Ａ―A′，Ｂ―B′を備えた方向性結合器であり、
   かつバイト発生器が２つのメモリＳ１，Ｓ２を有
   しており、その際該メモリのうち、一方のメモリ
   Ｓ１が、光スイツチLKの当該の光導体路の直線
   状の通し接続（ＡからA′へ）に相応するワード
   を記憶し、また第２のメモリＳ２が、前記光スイ
   ツチLKの別の光導体路を交差状に通し接続する
   （ＡからB′へ）のに相応するワードを記憶する特
   許請求の範囲第１項記載の集積回路で形成された
   光スイツチを制御する制御回路。 ３ バイト発生器が第３のメモリＳ３も含んでお
   り、該メモリにおいて、第１のメモリＳ１または
   第２のメモリＳ２のいずれがDA変換器（Ｄ／
   Ａ）のデジタル入力側にワードを供給するべきか
   が記憶されており、かつ該第３のメモリＳ３の出
   力側はそれぞれ、一方において第１のメモリＳ１
   および第２のメモリＳ２と他方においてDA変換
   器のデジタル入力側との間に挿入された、少なく
   とも１つの切換スイツチSWの制御入力側に接続
   されている特許請求の範囲第２項記載の集積回路
   で形成された光スイツチを制御する制御回路。 ４ 第１のメモリＳ１または第２のメモリＳ２か
   らそれぞれ供給されるワードの並列に伝送される
   デイジツト毎に、それぞれ１つの切換スイツチ
   SWが設けられており、かつ該切換スイツチSW
   とDA変換器（Ｄ／Ａ）のデジタル入力側との間
   にそれぞれ、中間レジスタZRの記憶セルが挿入
   されており、その際該中間レジスタは作動中、光
   スイツチLKを制御するワードを一時記憶する特
   許請求の範囲第３項記載の集積回路で形成された
   光スイツチを制御する制御回路。 ５ 変換器（Ｄ／Ａ）のアナログ出力側は、多数
   の、循環的に順次切換操作される中間スイツチ
   SZを介して、これにより同様に循環的に順次制
   御される、種々異なつた光スイツチLKの電極に
   接続されている特許請求の範囲第１項から第４項
   までのいずれか１項記載の集積回路で形成された
   光スイツチを制御する制御回路。 ６ 光スイツチLKの循環的な制御により最後の
   制御以降生じた、電極Ｅ１１……Ｅ１４；Ｅ２１
   …Ｅ２４の自己放電を補償するリフレツシユ・サ
   イクルが形成される特許請求の範囲第５項記載の
   集積回路で形成された光スイツチを制御する制御
   回路。 ７ 第１の基板KF上に多数の光スイツチLKが設
   けられており、その際光スイツチLKをその都度
   制御する、前記第１の基板KF上のすべての光ス
   イツチLKに対する制御電圧Ｖ１／Ｖ２の第２の
   制御電位Ｖ２は、唯一の、共通の制御入力側を介
   して供給される直流電位Ｖ２である特許請求の範
   囲第１項から第６項までのいずれか１項記載の集
   積回路で形成された光スイツチを制御する制御回
   路。 ８ １つまたは複数の光スイツチLKをその都度
   制御する制御電圧Ｖ１／Ｖ２の第２の制御電位Ｖ
   ２は該制御電圧の第１の制御電位Ｖ１と同様、
   DA変換器（Ｄ／Ａ）において変換されるワード
   を用いて発生される特許請求の範囲第１項から第
   ６項までのいずれか１項記載の集積回路で形成さ
   れた光スイツチを制御する制御回路。 ９ 第１の基板KFおよび第２の基板ISに共通に
   唯一の基板ブロツクを形成する特許請求の範囲第
   １項から第８項までのいずれか１項記載の集積回
   路で形成された光スイツチを制御する制御回路。 １０ 第１の基板KFは、第２の基板ISとは、薄
   い絶縁性の中間層によつて分離されている特許請
   求の範囲第９項記載の集積回路で形成された光ス
   イツチを制御する制御回路。