JPH01318251A - Semiconductor device and assembling method thereof - Google Patents

Semiconductor device and assembling method thereof

Info

Publication number
JPH01318251A
JPH01318251A JP63150963A JP15096388A JPH01318251A JP H01318251 A JPH01318251 A JP H01318251A JP 63150963 A JP63150963 A JP 63150963A JP 15096388 A JP15096388 A JP 15096388A JP H01318251 A JPH01318251 A JP H01318251A
Authority
JP
Japan
Prior art keywords
package
semiconductor chip
bonding
frame
arms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63150963A
Other languages
Japanese (ja)
Inventor
Hitoshi Nokimura
均 除村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63150963A priority Critical patent/JPH01318251A/en
Publication of JPH01318251A publication Critical patent/JPH01318251A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PURPOSE:To reduce the thermal resistance between a semiconductor chip and a heat sink, assure good radiating characteristics, and increase the number of accomodated terminals by joining a semiconductor chip directly with a heat sink, inserting said semiconductor chip from the upper portion into a package, and mounting the same by means of face down bonding. CONSTITUTION:A semiconductor chip 2 is inserted into a cavity 1a from the upper portion of a package 1, and an outer frame 3c of a mount frame 3 is hermetically joined with the upper surface of the package 1 by eutectic bonding. Then, a bonding head of a bonding device is inserted from a space 3b-1 between arms 3b, and all outer leads 4a-2 of a tab frame 4 are simultaneously connected to an internal terminal 1b by compression bonding. The upper surface of the mount frame 3 is covered with a sealing cap 5, and the package 1 is hermetically sealed by eutectic bonding. Hereby, radiating properties can satisfactorily maintained, the number of accomodated terminals can be increased, and wiring length can be shortened. Thus, miniature and high density mounting can be realized and an integrated circuit can be made a high speed.

Description

【発明の詳細な説明】 〔概要〕 半導体装置とその組立方法に関し、 放熱特性が良好で外部接続端子収容数を増加することを
目的とし、 内部端子を底面に備えるキャビティと該内部端子に接続
された外部端子を底外面に備えるパッケージと、半導体
チップを接合するアイランドを中央に複数のアームで外
枠と結合し該アーム間に空間を有する搭載フレームと、
半導体チップの電極と上記内部端子とを接続するタブフ
レームと、上記アーム間の空間を気密封止するシールキ
ャップとから構成し、上記タブフレームのインナリード
部を接続した半導体チップを上記搭載フレームに接合し
、上記パンケージに内挿して搭載フレームの外枠をパッ
ケージ上面に気密封着し2、上記アーム間の空間からボ
ンディングヘッドを挿入しタブフレームのアウタリード
部を内部端子に接合した後、上記シールキャップで搭載
フレームを覆ってアーム間の空間を気密封着するように
構成する。
[Detailed Description of the Invention] [Summary] Regarding a semiconductor device and its assembly method, the purpose is to increase the number of external connection terminals accommodated while having good heat dissipation characteristics. a mounting frame having an island for bonding a semiconductor chip connected to an outer frame by a plurality of arms in the center and having a space between the arms;
It consists of a tab frame that connects the electrodes of the semiconductor chip and the internal terminals, and a seal cap that hermetically seals the space between the arms, and the semiconductor chip connected to the inner lead part of the tab frame is mounted on the mounting frame. The outer frame of the mounting frame is hermetically sealed to the top surface of the package by inserting it into the pan cage. 2. After inserting the bonding head from the space between the arms and bonding the outer lead part of the tab frame to the internal terminal, The mounting frame is covered with a cap to airtightly seal the space between the arms.

〔産業上の利用分野〕[Industrial application field]

本発明は半導体装置とその組立方法に関する。 The present invention relates to a semiconductor device and a method for assembling the same.

近年の電子機器の高速化、小型化の要求に伴い電子回路
を構成する半導体装置はますます高集積化の要求が高く
、高集積度の半導体装置が多く使用されている。
2. Description of the Related Art With the recent demands for higher speed and smaller size of electronic devices, there is an increasing demand for higher integration of semiconductor devices constituting electronic circuits, and more and more highly integrated semiconductor devices are being used.

そのため、半導体装置自体の放熱を良くするとともに、
半導体チップを収容するパッケージを小型化し、かつ半
導体装ノブの電極と接続されるパッケージの内、外端子
を高密度配置してその収容数を増加することが求められ
、この要求を満足する半導体装置とその組立方法が要望
されている。
Therefore, in addition to improving the heat dissipation of the semiconductor device itself,
There is a need to reduce the size of the package that accommodates the semiconductor chip, and to increase the number of packages that can be accommodated by densely arranging the inner and outer terminals of the package that are connected to the electrodes of the semiconductor device knob, and a semiconductor device that satisfies this demand. There is a need for a method for assembling the same.

〔従来の技術〕[Conventional technology]

従来技術では半導体チップ12をパッケージ11に組み
立てる場合、フェイスアップとフェイスダウンの構成が
ある。
In the prior art, when assembling the semiconductor chip 12 into the package 11, there are face-up and face-down configurations.

フェイスアップの構成は、第5図の側断面図に示すよう
に底外面lidの外部端子用Cに接続された(接続経路
は図示路)内部端子11bを底面11a−1に備えるパ
ッケージ11のキャビティllaに半導体チップ12を
電極12a側をと方にして挿入し底面11a−1にグイ
ボンディングし、半導体チップ12の電極12a と内
部端子]、1bとをワイヤ14でボンディングした後、
シールキャップ15で気密封止する。
As shown in the side cross-sectional view of FIG. 5, the face-up configuration includes a cavity of a package 11 having an internal terminal 11b on the bottom surface 11a-1 connected to an external terminal C on the bottom outer surface lid (the connection path is as shown in the figure). After inserting the semiconductor chip 12 into the lla with the electrode 12a side facing upward and bonding it to the bottom surface 11a-1, and bonding the electrode 12a of the semiconductor chip 12 and the internal terminals 1b with wires 14,
It is hermetically sealed with a seal cap 15.

フェイスダウンの構成は、第6図の側面図に示すように
放熱板23にボンディングした半導体チップ22を電極
22a側を下方にしてパッケージ21のキャビティ21
aの中央部を繰り抜いた貫通孔21a−1に挿入し、放
熱板23をパッケージ21の上面にボンディングし、半
導体チップ22の電極22a と底外面の外部端子21
c、に接続された(接続経路は図示路)内部端子21b
とをワイヤ24でボンディングした後、パッケージ2】
の下面をシールキ、トップ25で気密封止する。
In the face-down configuration, as shown in the side view of FIG. 6, the semiconductor chip 22 bonded to the heat sink 23 is placed in the cavity 21 of the package 21 with the electrode 22a side facing downward.
Insert the central part of the package 21 into the hollowed-out through hole 21a-1, bond the heat sink 23 to the top surface of the package 21, and connect the electrode 22a of the semiconductor chip 22 and the external terminal 21 on the bottom outer surface.
internal terminal 21b connected to c (the connection path is as shown)
After bonding with wire 24, package 2]
Airtightly seal the bottom surface with a seal and top 25.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、このような上記実装構造によれば、フェ
イスアップの場合、半導体チップがパッケージ底面にボ
ンディングされているためパッケージ上部からの放熱特
性が悪くなる欠点があるが、パッケージ下面の全面を用
いて外部端子を設けることができるためその数を増加で
きる利点があり、一方のフェイスダウンの場合、放熱板
に補助放熱フィンや冷却ジャケットなどを接触させるこ
とにより良好な放熱特性が得られる利点があるが、パッ
ケージ下面の中央大部分をシールキャップで占めるため
外部端子数に限度があり、しかもボンディングワイヤの
配線長さが長くなる欠点があるといった問題があった。
However, according to the above-mentioned mounting structure, in the face-up case, the semiconductor chip is bonded to the bottom of the package, so the heat dissipation characteristics from the top of the package are poor. It has the advantage of being able to increase the number of terminals because it can provide terminals, and on the other hand, in the case of face-down, it has the advantage of providing good heat dissipation characteristics by bringing auxiliary heat dissipation fins, cooling jackets, etc. into contact with the heat dissipation plate. Since the seal cap occupies most of the center of the bottom surface of the package, there is a limit to the number of external terminals, and there are also problems in that the length of the bonding wire becomes long.

上記問題点に鑑み、本発明は上記利点を組み合わせ放熱
特性を良好で端子収容数を増加することのできる半導体
装置とその組立方法を提供することを目的とする。
In view of the above-mentioned problems, an object of the present invention is to provide a semiconductor device that combines the above-mentioned advantages, has good heat dissipation characteristics, and can increase the number of terminals accommodated, and a method for assembling the same.

〔課題を解決するだめの手段〕[Failure to solve the problem]

上記目的を達成するためGこ、本発明の半4体チップの
実装構造6.二おいては、内部端子を底面に備えるキャ
ビティと該内部端子に接続された外部端子を底外面に備
えるパッケージと、半導体チップを接合するアイランF
′を中央に複数のアームで外枠と結合し該アーム間に空
間を有する搭載フレームと、半導体チップの電極と上記
内部端子とを接続するタブフレームと、上記アーム間の
空間を気密封止するシールキャップとから構成し、上記
タブフレームのインナリード部を接続した半導体チップ
を上記搭載フレームに接合し、上記パッケージに内挿し
て搭載フレームの外枠をパッケージ上面に気密封着し、
上記アーム間の空間からボンディングヘッドを挿入しタ
ブフレームのアウタリード部を内部端子に接合した後、
上記シールキャップで搭載フレームを覆ってアーム間の
空間を気密封着するように構成する。
In order to achieve the above object, the half-quad chip mounting structure of the present invention6. 2, a package having an internal terminal on the bottom surface, an external terminal connected to the internal terminal on the bottom outer surface, and an island F for bonding the semiconductor chip;
a mounting frame which is connected to an outer frame by a plurality of arms at the center and has a space between the arms; a tab frame which connects the electrodes of the semiconductor chip and the internal terminal; and a space between the arms which is hermetically sealed. a seal cap, a semiconductor chip connected to the inner lead portion of the tab frame is bonded to the mounting frame, and the semiconductor chip is inserted into the package and the outer frame of the mounting frame is hermetically sealed to the top surface of the package;
After inserting the bonding head from the space between the arms and joining the outer lead part of the tab frame to the internal terminal,
The seal cap is configured to cover the mounting frame and hermetically seal the space between the arms.

〔作用〕[Effect]

半導体チップを放熱板に直接、接合しパッケージ内に上
部から挿入しフェイスダウンで実装することにより、半
導体チップと放熱板との熱抵抗を小さくし、補助放熱体
を放熱板に接触させて放熱面積を拡張することができる
By bonding the semiconductor chip directly to the heat sink, inserting it into the package from the top, and mounting it face down, the thermal resistance between the semiconductor chip and the heat sink is reduced, and the heat dissipation area is increased by bringing the auxiliary heat sink into contact with the heat sink. can be expanded.

また、パンケージ下面にシールキャップがないため、全
面を利用して外部端子を設けることができ、かつ半導体
チップの電極との距離を短くすることができる。
Furthermore, since there is no seal cap on the bottom surface of the pancage, the entire surface can be used to provide external terminals, and the distance to the electrodes of the semiconductor chip can be shortened.

〔実施例〕〔Example〕

以下図面に示した実施例に基づいて本発明の要旨を詳細
に説明する。
The gist of the present invention will be explained in detail below based on embodiments shown in the drawings.

第1図の側断面図に示すように、半導体装置はパッケー
ジ1と、半導体チップ2を接合した搭載フレーム3と、
タブフレーム4と、シールキャ・ツブ5とから構成され
る。
As shown in the side sectional view of FIG. 1, the semiconductor device includes a package 1, a mounting frame 3 to which a semiconductor chip 2 is bonded,
It is composed of a tab frame 4 and a seal cap 5.

パッケージ1は、第1図に示すようにセラミック直方体
からなり、底面1a−1に内部端子(ランド)1bを備
え半導体チップ2を収納する空間を有するキャビティ1
aと、底外面1dに内部端子1bと接続された(接続経
路は図示路)外部端子IC1即ちリードとを備え、さら
にパッケージ1の上面は共晶ボンディングするためメタ
ライズ(図示路)される。
The package 1 is made of a ceramic rectangular parallelepiped, as shown in FIG.
a, and an external terminal IC1, that is, a lead, which is connected to the internal terminal 1b on the bottom outer surface 1d (the connection path is shown), and the upper surface of the package 1 is metalized (the path shown) for eutectic bonding.

搭載フレーム3は、第2図の平面図に示すように金属ま
たはセラミックからなり、半導体チップ2を半田あるい
は共晶ボンディングにより接合するアイランド3aを中
央に複数、例えば十字形のアーム3bで方形の外枠3C
と結合してなり、アーム3b間にボンディング装置のボ
ンディングヘッド(図示路)を挿通する空間3b−1(
斜線で示す孔)を形成している。なお、搭載フレームが
セラミック製の場合、接合面はメタライズされる。
The mounting frame 3 is made of metal or ceramic, as shown in the plan view of FIG. Frame 3C
space 3b-1(
A hole (shown with diagonal lines) is formed. Note that if the mounting frame is made of ceramic, the joint surfaces are metalized.

タブフレーム4は、第3図の平面図に示すようにポリイ
ミド樹脂製のテープフィルム4b上に半導体チップ2の
電極(パッド) 2aとパッケージ1の内部端子1bと
を接続するリードフレーム4aを形成してなり、このリ
ードフレーム4aのインナリート部4a−1とアウタリ
ード部4a−2のテープフィルム4hはその接続部を接
続可能に除去しである。
As shown in the plan view of FIG. 3, the tab frame 4 includes a lead frame 4a that connects the electrodes (pads) 2a of the semiconductor chip 2 and the internal terminals 1b of the package 1 on a tape film 4b made of polyimide resin. Therefore, the tape film 4h of the inner lead part 4a-1 and the outer lead part 4a-2 of this lead frame 4a is removed so that the connecting part thereof can be connected.

シールキャップ5は、第4図の平面図に示すように金属
からなり、搭載フレーム3のアイランド3aの面積より
僅かに小さい面積で2点鎖線で示す補助放熱体6を挿通
する逃げ孔5a (斜線部分)を備え、搭載フレーム3
上面を覆ってアーム3b間の空間3b−1を気密封止す
る。
The seal cap 5 is made of metal, as shown in the plan view of FIG. part), and the mounting frame 3
The upper surface is covered to airtightly seal the space 3b-1 between the arms 3b.

半導体装置の組立方法は、第1図に示すようにまず、半
導体チップ2を電極2a側の反対面を搭載フレーム3の
アイランド3aの内側に例えば、共晶ボンディングによ
り接合し半導体チップ2の電極2aにタブフレーム4の
インナリード部4a−1を例えば、圧着ボンディングに
より接続する。あるいは、先にタブフレーム4を電ti
2aに接続してから半導体チップ2を搭載フレーム3に
接合してもよい。
As shown in FIG. 1, the method for assembling the semiconductor device is to first bond the semiconductor chip 2 with the opposite surface of the electrode 2a to the inside of the island 3a of the mounting frame 3 by, for example, eutectic bonding. The inner lead portion 4a-1 of the tab frame 4 is connected to the tab frame 4 by, for example, pressure bonding. Alternatively, first turn the tab frame 4 on.
The semiconductor chip 2 may be joined to the mounting frame 3 after being connected to the mounting frame 3.

つぎに、この半導体チップ2をパッケージ1の上部から
キャビティ1aに内挿して搭載フレーム3の外枠3cを
パッケージ1上面に例えば、共晶ボンディングにより気
密接合する。なお、このタブフレーム4は半導体チップ
2の電極2aに接続する時点および搭載フレーム3をパ
ッケージl上面に接合する時点で内部端子1bに対向す
るように光学装置(図示路)を用いて位置決めされる。
Next, this semiconductor chip 2 is inserted into the cavity 1a from the upper part of the package 1, and the outer frame 3c of the mounting frame 3 is hermetically bonded to the upper surface of the package 1 by, for example, eutectic bonding. Note that this tab frame 4 is positioned using an optical device (path shown) so as to face the internal terminal 1b at the time of connecting to the electrode 2a of the semiconductor chip 2 and at the time of bonding the mounting frame 3 to the upper surface of the package l. .

更につぎに、アーム3b間の空間3b−1からボンディ
ング装置のボンディングヘッド(図示路)を挿入してタ
ブフレーム4のすべてのアウタリード4a−2を内部端
子1bに例えば、圧着ボンディングにより同時に接続す
る。位置決めは光学装置(図示路)を用いて行う。
Next, a bonding head (as shown) of a bonding device is inserted into the space 3b-1 between the arms 3b to simultaneously connect all the outer leads 4a-2 of the tab frame 4 to the internal terminals 1b by, for example, crimp bonding. Positioning is performed using an optical device (path shown).

そして最後に、シールキャップ5で搭載フレーム3の上
面を覆ってアーム3b間の空間3b−1とともにパッケ
ージ1を例えば、共晶ボンディングにより気密封着して
完成する。
Finally, the upper surface of the mounting frame 3 is covered with the seal cap 5, and the package 1 is hermetically sealed together with the space 3b-1 between the arms 3b by, for example, eutectic bonding, thereby completing the package.

第1図の2点鎖線で示す補助放熱体6は放熱特性を良く
するために搭載フレーム3に接続したもので、放熱フィ
ンや水冷ジャケットなど(図は放熱フィンを示す)を接
触させて放熱面積を拡張するものである。
The auxiliary heat radiator 6 shown by the two-dot chain line in Figure 1 is connected to the mounting frame 3 in order to improve heat radiation characteristics, and the heat radiation area is It is an extension of

半導体チップをボンディング用の空間を有する搭載フレ
ームを用い半導体チップの背面を搭載フレーム内面に直
接、接合したフェイスダウン構成に組み立てることによ
り、熱抵抗を小さく熱伝導を極めて良好に保持し、放熱
特性を格段に向上することができ、かつパッケージ下面
の外部端子の収容数を増加できパッケージ内の配線長さ
もさらに短くすることができる。
By assembling the semiconductor chip in a face-down configuration using a mounting frame with a space for bonding and bonding the back of the semiconductor chip directly to the inner surface of the mounting frame, thermal resistance is kept low and heat conduction is maintained extremely well, and heat dissipation characteristics are improved. In addition, the number of external terminals accommodated on the bottom surface of the package can be increased, and the length of wiring inside the package can be further shortened.

なお、上記説明の第1図に示した外部端子は挿入接続可
能なリードピンとしたが、プリント基板などに表面実装
する場合はその形状をバンプに形成してもよい。
Note that the external terminals shown in FIG. 1 in the above description are lead pins that can be inserted and connected, but when surface mounting on a printed circuit board or the like, the external terminals may be formed into bumps.

〔発明の効果〕〔Effect of the invention〕

以上、詳述したように本発明によれば、従来同様に放熱
特性を良好に維持でき、しかも端子収容数が増加でき配
線長も短くすることができるため、小型・高密度実装化
、および集積回路の高速度化を図ることができるといっ
た産業上極めて有用な効果を発揮する。
As described in detail above, according to the present invention, it is possible to maintain good heat dissipation characteristics as in the past, and also to increase the number of terminals accommodated and shorten the wiring length. This has extremely useful effects in industry, such as increasing the speed of circuits.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明による一実施例の側断面図、第2図は第
1図の搭載フレームの平面図、第3図は第1図のシール
キャンプの平面図、第4図は第1図のタブフレームの平
面図、第5図は従来技術によるフェイスアップ構成の側
断面図、 第6図は従来技術によるフェイスダウン構成の側断面図
である。 図において、 1はパッケージ、 1aはキャビティ、 1bは内部端子(ランド)、 1cは外部端子(リード)、 2は半導体チップ、 2aは電極(パッド)、 3は搭載フレーム、 3aはアイランド、 3bはアーム、 3b−1は空間(孔)、 3cは外枠 4はタブフレーム、 4aはリードフレーム、 4a−1はインナリード部、 4a−2はアウタリード部、 4bはテープフィルム、 5はシールキャップ、 5aは逃げ孔、 6は補助放熱体を示す。 入 搭載フレーム3 第1図の搭載フレームの平面図   第1図のシールキ
ャップの平面図第2図     第3図 第す図
FIG. 1 is a side sectional view of an embodiment of the present invention, FIG. 2 is a plan view of the mounting frame shown in FIG. 1, FIG. 3 is a plan view of the seal camp shown in FIG. 1, and FIG. 4 is a plan view of the seal camp shown in FIG. FIG. 5 is a side sectional view of a face-up configuration according to the prior art, and FIG. 6 is a side sectional view of a face-down configuration according to the prior art. In the figure, 1 is the package, 1a is the cavity, 1b is the internal terminal (land), 1c is the external terminal (lead), 2 is the semiconductor chip, 2a is the electrode (pad), 3 is the mounting frame, 3a is the island, and 3b is the Arm, 3b-1 is a space (hole), 3c is an outer frame 4 is a tab frame, 4a is a lead frame, 4a-1 is an inner lead part, 4a-2 is an outer lead part, 4b is a tape film, 5 is a seal cap, 5a is an escape hole, and 6 is an auxiliary heat radiator. Loading frame 3 Plan view of the mounting frame shown in Figure 1 Plan view of the seal cap shown in Figure 1 Figure 2 Figure 3

Claims (1)

【特許請求の範囲】 〔1〕内部端子(1b)を底面に備えるキャビティ(1
a)と該内部端子(1b)に接続された外部端子(1c
)を底外面に備えるパッケージ(1)と、半導体チップ
(2)を接合するアイランド(3a)を中央に複数のア
ーム(3b)で外枠(3c)と結合し該アーム(3b)
間に空間(3b−1)を有する搭載フレーム(3)と、
半導体チップ(2)の電極(2a)と上記内部端子(1
b)とを接続するタブフレーム(4)と、上記アーム間
の空間(3b−1)を気密封止するシールキャップ(5
)とからなることを特徴とする半導体装置。 〔2〕上記タブフレーム(4)のインナリード部(4a
−1)を接続した半導体チップ(2)を上記搭載フレー
ム(3)に接合し、上記パッケージ(1)に内挿して搭
載フレーム(3)の外枠(3c)をパッケージ(1)上
面に気密封着し、上記アーム間の空間(3b−1)から
ボンディングヘッドを挿入しタブフレーム(4)のアウ
タリード部(4a−2)を内部端子(1b)に接合した
後、上記シールキャップ(5)で搭載フレーム(3)を
覆ってアーム間の空間(3b−1)を気密封着すること
を特徴とする請求項1記載の組立方法。
[Claims] [1] A cavity (1) having an internal terminal (1b) on the bottom surface.
a) and an external terminal (1c) connected to the internal terminal (1b).
) on the bottom outer surface, and an island (3a) for bonding a semiconductor chip (2) to an outer frame (3c) with a plurality of arms (3b) in the center, and the arms (3b)
a mounting frame (3) having a space (3b-1) therebetween;
The electrode (2a) of the semiconductor chip (2) and the internal terminal (1)
b) and a seal cap (5) that hermetically seals the space (3b-1) between the arms.
) A semiconductor device comprising: [2] Inner lead part (4a) of the tab frame (4)
-1) is connected to the mounting frame (3), and the semiconductor chip (2) is inserted into the package (1) and the outer frame (3c) of the mounting frame (3) is attached to the top surface of the package (1). After sealing and inserting the bonding head from the space (3b-1) between the arms and bonding the outer lead part (4a-2) of the tab frame (4) to the internal terminal (1b), the seal cap (5) is sealed. 2. The assembly method according to claim 1, wherein the space (3b-1) between the arms is hermetically sealed by covering the mounting frame (3) with the mounting frame (3).
JP63150963A 1988-06-17 1988-06-17 Semiconductor device and assembling method thereof Pending JPH01318251A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63150963A JPH01318251A (en) 1988-06-17 1988-06-17 Semiconductor device and assembling method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63150963A JPH01318251A (en) 1988-06-17 1988-06-17 Semiconductor device and assembling method thereof

Publications (1)

Publication Number Publication Date
JPH01318251A true JPH01318251A (en) 1989-12-22

Family

ID=15508265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63150963A Pending JPH01318251A (en) 1988-06-17 1988-06-17 Semiconductor device and assembling method thereof

Country Status (1)

Country Link
JP (1) JPH01318251A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992005583A1 (en) * 1990-09-19 1992-04-02 Fujitsu Limited Semiconductor device having many lead pins

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992005583A1 (en) * 1990-09-19 1992-04-02 Fujitsu Limited Semiconductor device having many lead pins
US5475261A (en) * 1990-09-19 1995-12-12 Fujitsu Limited Semiconductor device having many lead pins

Similar Documents

Publication Publication Date Title
US5644163A (en) Semiconductor device
US5293301A (en) Semiconductor device and lead frame used therein
KR100186309B1 (en) Stacked bottom lead package
JP2664754B2 (en) High density electronic package and method of manufacturing the same
KR100307465B1 (en) Power module
KR0135585B1 (en) Package and semiconductor device for semiconductor devices
JPH06244231A (en) Airtight semiconductor device and manufacturing method thereof
JPH0964099A (en) Semiconductor device and its mounting structure
KR20090056594A (en) Semiconductor power module package with temperature sensing element and its manufacturing method
JPH05283460A (en) Semiconductor device
US4964019A (en) Multilayer bonding and cooling of integrated circuit devices
JPH05326735A (en) Semiconductor device and manufacture thereof
JPH03102862A (en) Semiconductor device
JP2895920B2 (en) Semiconductor device and manufacturing method thereof
JPH04207061A (en) Semiconductor device
JPH0730059A (en) Multi-chip module
JPH0382060A (en) Semiconductor device
JPS63190363A (en) Power package
KR19980025890A (en) Multi-chip package with lead frame
JP2822990B2 (en) CSP type semiconductor device
JP2522182B2 (en) Semiconductor device
KR960000149Y1 (en) Semiconductor devices
JP2500664B2 (en) Semiconductor device
JPH0582584A (en) Semiconductor device
JPH08250529A (en) Resin-sealed semiconductor device and manufacturing method thereof